JPH06348515A - データエラー検出装置の動作確認方法 - Google Patents
データエラー検出装置の動作確認方法Info
- Publication number
- JPH06348515A JPH06348515A JP5132252A JP13225293A JPH06348515A JP H06348515 A JPH06348515 A JP H06348515A JP 5132252 A JP5132252 A JP 5132252A JP 13225293 A JP13225293 A JP 13225293A JP H06348515 A JPH06348515 A JP H06348515A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- area
- error
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【目的】メモリ２にデータを書込む際、エラー検出装置
がそのデータのエラー検出用のＥＤデータを作り、メモ
リ２のデータに対応するＥＤメモリ５の領域に格納し、
データの読出時はエラー検出装置が読出しデータから作
ったＥＤデータとＥＤメモリ５内のＥＤデータとを比較
し両者が一致しなければエラー信号６を出力するシステ
ムで、エラー検出装置が正常に動作する事を簡単に確認
する。 【構成】メモリ２内にデータ書込を行わないＮＡ領域１
１を設ける。従ってＮＡ領域１１に対応するＥＤメモリ
５の領域１２にもデータ書込は行われない。そして電源
立ち上げ時、先ずデータエラー検出装置にこのＮＡ領域
１１を読出させる。この場合ＮＡ領域１１の読出しによ
って作られるべきＥＤデータと領域１２から読出される
擬似的ＥＤデータとは一致しないのでこのときエラー信
号が出力されれば、データエラー検出装置は正常に動作
すると確認できる。
がそのデータのエラー検出用のＥＤデータを作り、メモ
リ２のデータに対応するＥＤメモリ５の領域に格納し、
データの読出時はエラー検出装置が読出しデータから作
ったＥＤデータとＥＤメモリ５内のＥＤデータとを比較
し両者が一致しなければエラー信号６を出力するシステ
ムで、エラー検出装置が正常に動作する事を簡単に確認
する。 【構成】メモリ２内にデータ書込を行わないＮＡ領域１
１を設ける。従ってＮＡ領域１１に対応するＥＤメモリ
５の領域１２にもデータ書込は行われない。そして電源
立ち上げ時、先ずデータエラー検出装置にこのＮＡ領域
１１を読出させる。この場合ＮＡ領域１１の読出しによ
って作られるべきＥＤデータと領域１２から読出される
擬似的ＥＤデータとは一致しないのでこのときエラー信
号が出力されれば、データエラー検出装置は正常に動作
すると確認できる。
Description
【０００１】
【産業上の利用分野】本発明はメモリから読出されたデ
ータのエラーの有無を検出するデータエラー検出装置が
正常に動作するか否かを通常の動作に先立って確認する
方法に関する。なお以下各図において同一の符号は同一
もしくは相当部分を示す。
ータのエラーの有無を検出するデータエラー検出装置が
正常に動作するか否かを通常の動作に先立って確認する
方法に関する。なお以下各図において同一の符号は同一
もしくは相当部分を示す。
【０００２】
【従来の技術】図２はデータエラー検出装置を持つシス
テムにおいて、メモリへデータを書き込む際の動作の説
明図である。この図２において１はデータバス、２はこ
のデータバス１を介してデータが読み書きされるメモ
リ、３はデータエラー検出装置（ＥＤＣとも略記す
る）、４Ａはメモリ２に書込まれるデータに対応して作
られるデータエラー検出用のデータ（ＥＤデータと呼
ぶ）、５はメモリ２の各番地のデータに対応するＥＤデ
ータ４Ａが格納されるエラー検出用データメモリ（ＥＤ
メモリとも略す）である。
テムにおいて、メモリへデータを書き込む際の動作の説
明図である。この図２において１はデータバス、２はこ
のデータバス１を介してデータが読み書きされるメモ
リ、３はデータエラー検出装置（ＥＤＣとも略記す
る）、４Ａはメモリ２に書込まれるデータに対応して作
られるデータエラー検出用のデータ（ＥＤデータと呼
ぶ）、５はメモリ２の各番地のデータに対応するＥＤデ
ータ４Ａが格納されるエラー検出用データメモリ（ＥＤ
メモリとも略す）である。
【０００３】次に図２の動作を説明する。メモリ２にデ
ータバス１を介してデータを書き込む際にはデータエラ
ー検出装置（ＥＤＣ）３等でこの書込データに対応する
データエラー検出用データ（ＥＤデータ）４Ａが作成さ
れ、エラー検出用データメモリ（ＥＤメモリ）５に書込
まれる。図３はメモリ２からデータを読出す際の動作の
説明図である。即ち次にデータバス１を介して、メモリ
２からデータを読出す際にはＥＤＣ３でメモリ２からの
読出しデータからＥＤデータ４Ｂを作成し、このＥＤデ
ータ４Ｂと、書込む際に作成されたＥＤメモリ５内のＥ
Ｄデータ４Ａとを照合して、両者が異なる場合にはエラ
ーと判断し、エラー信号６を出力する。
ータバス１を介してデータを書き込む際にはデータエラ
ー検出装置（ＥＤＣ）３等でこの書込データに対応する
データエラー検出用データ（ＥＤデータ）４Ａが作成さ
れ、エラー検出用データメモリ（ＥＤメモリ）５に書込
まれる。図３はメモリ２からデータを読出す際の動作の
説明図である。即ち次にデータバス１を介して、メモリ
２からデータを読出す際にはＥＤＣ３でメモリ２からの
読出しデータからＥＤデータ４Ｂを作成し、このＥＤデ
ータ４Ｂと、書込む際に作成されたＥＤメモリ５内のＥ
Ｄデータ４Ａとを照合して、両者が異なる場合にはエラ
ーと判断し、エラー信号６を出力する。
【０００４】次に図４は従来のデータエラー検出装置
（ＥＤＣ）の動作確認方法の説明図である。即ち従来は
ＥＤＣ３とメモリ２の間のデータ信号線７、またはＥＤ
Ｃ３とＥＤメモリ５の間のＥＤデータ信号線８の中の任
意のビットの信号線をメモリ２からのデータ読出中に切
替器ＳＷ１又はＳＷ２等を介して電源Ｖｃｃ又はグラン
ドＧＮＤに切替えることで擬似的にデータエラーを発生
させ、これによりＥＤＣ３にエラー信号６を出力させる
ことでＥＤＣの動作確認を行っていた。
（ＥＤＣ）の動作確認方法の説明図である。即ち従来は
ＥＤＣ３とメモリ２の間のデータ信号線７、またはＥＤ
Ｃ３とＥＤメモリ５の間のＥＤデータ信号線８の中の任
意のビットの信号線をメモリ２からのデータ読出中に切
替器ＳＷ１又はＳＷ２等を介して電源Ｖｃｃ又はグラン
ドＧＮＤに切替えることで擬似的にデータエラーを発生
させ、これによりＥＤＣ３にエラー信号６を出力させる
ことでＥＤＣの動作確認を行っていた。
【０００５】
【発明が解決しようとする課題】しかしながらこのよう
な従来のデータエラー検出装置の動作確認方法において
は、データエラーを発生させるために切替器ＳＷ１，Ｓ
Ｗ２を含めた専用の回路等が必要となる。また切替器Ｓ
Ｗ１又はＳＷ２の切替操作をメモリ２のデータ読出し中
に行わなければならないために、ＥＤＣ３にエラー信号
６を出力させることが難しいという問題がある。
な従来のデータエラー検出装置の動作確認方法において
は、データエラーを発生させるために切替器ＳＷ１，Ｓ
Ｗ２を含めた専用の回路等が必要となる。また切替器Ｓ
Ｗ１又はＳＷ２の切替操作をメモリ２のデータ読出し中
に行わなければならないために、ＥＤＣ３にエラー信号
６を出力させることが難しいという問題がある。
【０００６】そこで本発明はこの問題を解消できるデー
タエラー検出装置の動作確認方法を提供することを課題
とする。
タエラー検出装置の動作確認方法を提供することを課題
とする。
【０００７】
【課題を解決するための手段】前記の課題を解決するた
めに、本発明の動作確認方法では、メモリ（２など）へ
のデータ（以下正味データという）の書込時、この正味
データについてのエラー検出用データ（ＥＤデータ４Ａ
など）を作り、このエラー検出用データを正味データが
書込まれるメモリ領域に対応するエラー検出用データメ
モリ（ＥＤメモリ５など）の領域に格納し、正味データ
の読出時、この読出された正味データについてのエラー
検出用データ（ＥＤデータ４Ｂなど）を作り、この作ら
れたエラー検出用データと前記エラー検出用データメモ
リから読出された当該の正味データについてのエラー検
出用データとを照合し、両者が一致しないときはエラー
発生を示すエラー信号（６など）を出力するデータエラ
ー検出装置（ＥＤＣ３など）が正常に動作するか否かを
予め確認する方法において、電源立ち上げ時にデータの
書込を行わない予め定めたメモリの領域（ＮＡ領域１１
など）を読出させ、このときエラー信号が出力されたと
きはデータエラー検出装置を正常であると判定するよう
にする。
めに、本発明の動作確認方法では、メモリ（２など）へ
のデータ（以下正味データという）の書込時、この正味
データについてのエラー検出用データ（ＥＤデータ４Ａ
など）を作り、このエラー検出用データを正味データが
書込まれるメモリ領域に対応するエラー検出用データメ
モリ（ＥＤメモリ５など）の領域に格納し、正味データ
の読出時、この読出された正味データについてのエラー
検出用データ（ＥＤデータ４Ｂなど）を作り、この作ら
れたエラー検出用データと前記エラー検出用データメモ
リから読出された当該の正味データについてのエラー検
出用データとを照合し、両者が一致しないときはエラー
発生を示すエラー信号（６など）を出力するデータエラ
ー検出装置（ＥＤＣ３など）が正常に動作するか否かを
予め確認する方法において、電源立ち上げ時にデータの
書込を行わない予め定めたメモリの領域（ＮＡ領域１１
など）を読出させ、このときエラー信号が出力されたと
きはデータエラー検出装置を正常であると判定するよう
にする。
【０００８】
【作用】予めメモリ２内にデータ書込を行わないＮＡ領
域１１を設け、電源立ち上げ時にこのＮＡ領域１１の読
出しを行わせる。データの書込まれていないメモリ２の
領域としてのＮＡ領域１１の各ビットには一般に全て
“０”又は“１”が格納されており、同様にこのＮＡ領
域１１に対応するＥＤメモリ５の領域の各ビットにも全
て“０”又は“１”が格納されているので、ＮＡ領域１
１の読出しによってＥＤＣ３によって作られるべきＥＤ
データ４Ａと領域１２から読出されるＥＤデータ４Ａと
は一致せずＥＤＣ３が正常であればエラー信号６が出力
される。
域１１を設け、電源立ち上げ時にこのＮＡ領域１１の読
出しを行わせる。データの書込まれていないメモリ２の
領域としてのＮＡ領域１１の各ビットには一般に全て
“０”又は“１”が格納されており、同様にこのＮＡ領
域１１に対応するＥＤメモリ５の領域の各ビットにも全
て“０”又は“１”が格納されているので、ＮＡ領域１
１の読出しによってＥＤＣ３によって作られるべきＥＤ
データ４Ａと領域１２から読出されるＥＤデータ４Ａと
は一致せずＥＤＣ３が正常であればエラー信号６が出力
される。
【０００９】
【実施例】図１は本発明の実施例としてのメモリマップ
を示す。なお図２，図３の構成と動作は本発明において
も同様にあてはまる。図１においてデータ＃１〜＃ｎ，
＃（ｎ＋２）の領域は夫々メモリ２の１〜ｎ，（ｎ＋
２）番地としての通常のデータ書込に使用される領域で
あり、また１１のＮＡ領域はメモリ２のｎ＋１番地とし
てのデータ書込を行わない領域である。
を示す。なお図２，図３の構成と動作は本発明において
も同様にあてはまる。図１においてデータ＃１〜＃ｎ，
＃（ｎ＋２）の領域は夫々メモリ２の１〜ｎ，（ｎ＋
２）番地としての通常のデータ書込に使用される領域で
あり、また１１のＮＡ領域はメモリ２のｎ＋１番地とし
てのデータ書込を行わない領域である。
【００１０】またＥＤデータ＃１〜＃ｎ，＃（ｎ＋２）
の領域は夫々ＥＤメモリ５の１−ｎ，（ｎ＋２）番地と
しての、メモリ２のデータ＃１〜＃ｎ，＃（ｎ＋２）に
対応するＥＤデータ４Ａが書込まれる領域、またＥＤメ
モリ５の（ｎ＋１）番地としての領域１２はメモリ２の
ＮＡ領域１１に対応する領域である。次に図１の動作を
述べる。ＥＤデータ４Ａは各データ＃１〜＃ｎ，＃（ｎ
＋２）毎にあり、図２で述べたようにメモリ２に夫々の
データを書込む際にＥＤＣ３によって作成される。
の領域は夫々ＥＤメモリ５の１−ｎ，（ｎ＋２）番地と
しての、メモリ２のデータ＃１〜＃ｎ，＃（ｎ＋２）に
対応するＥＤデータ４Ａが書込まれる領域、またＥＤメ
モリ５の（ｎ＋１）番地としての領域１２はメモリ２の
ＮＡ領域１１に対応する領域である。次に図１の動作を
述べる。ＥＤデータ４Ａは各データ＃１〜＃ｎ，＃（ｎ
＋２）毎にあり、図２で述べたようにメモリ２に夫々の
データを書込む際にＥＤＣ３によって作成される。
【００１１】本発明では前述のようにメモリ２内にデー
タの書込みをしない領域としてのＮＡ領域１１を設け、
このＮＡ領域１１に対応するＥＤメモリ５の領域１２内
には正常なＥＤデータ４Ａのない状態にしておく。この
ようなメモリ２及びＥＤメモリ５のデータの未書込の領
域の各ビットには一般に全て“０”又は“１”が格納さ
れている。そこで電源立ち上げ時、ＥＤＣ３の動作確認
をする際に、メモリ２のＮＡ領域１１を読み出しするこ
とにより、ＥＤＣ３によって作られるＥＤデータ４Ｂ
と、ＥＤメモリ５の領域１２から読出された擬似的ＥＤ
データ４Ａとは一致せず、ＥＤＣ３が正常であればエラ
ーを検出してエラー信号６を出力する。このようにし
て、ＥＤＣ３が正常に動作するか否かが確認できる。
タの書込みをしない領域としてのＮＡ領域１１を設け、
このＮＡ領域１１に対応するＥＤメモリ５の領域１２内
には正常なＥＤデータ４Ａのない状態にしておく。この
ようなメモリ２及びＥＤメモリ５のデータの未書込の領
域の各ビットには一般に全て“０”又は“１”が格納さ
れている。そこで電源立ち上げ時、ＥＤＣ３の動作確認
をする際に、メモリ２のＮＡ領域１１を読み出しするこ
とにより、ＥＤＣ３によって作られるＥＤデータ４Ｂ
と、ＥＤメモリ５の領域１２から読出された擬似的ＥＤ
データ４Ａとは一致せず、ＥＤＣ３が正常であればエラ
ーを検出してエラー信号６を出力する。このようにし
て、ＥＤＣ３が正常に動作するか否かが確認できる。
【００１２】
【発明の効果】本発明によれば、メモリ上にデータの書
込みをしないテストデータ領域１１を設け、この領域を
読出してＥＤＣ３の動作確認をするようにしたので、従
来のように専用の回路等を必要とせず、予め定めたデー
タ書込をしない領域を読み出すだけのソフトウェア処理
により、容易にＥＤＣ３の動作確認ができるという効果
が得られる。
込みをしないテストデータ領域１１を設け、この領域を
読出してＥＤＣ３の動作確認をするようにしたので、従
来のように専用の回路等を必要とせず、予め定めたデー
タ書込をしない領域を読み出すだけのソフトウェア処理
により、容易にＥＤＣ３の動作確認ができるという効果
が得られる。
【図１】本発明の一実施例としてのメモリマップを示す
図
図
【図２】本発明および従来のメモリ書込動作の説明図
【図３】本発明および従来のメモリ読出動作の説明図
【図４】従来のデータエラー検出装置の動作確認方法の
説明図
説明図
１ データバス ２ メモリ ３ データエラー検出装置（ＥＤＣ） ４Ａ ＥＤデータ ４Ｂ ＥＤデータ ５ エラー検出用データメモリ（ＥＤメモリ） １１ ＮＡ領域 １２ ＮＡ領域に対応するＥＤデータ領域
Claims (1)
- 【請求項１】メモリへのデータ（以下正味データとい
う）の書込時、この正味データについてのエラー検出用
データを作り、このエラー検出用データを正味データが
書込まれるメモリ領域に対応するエラー検出用データメ
モリの領域に格納し、 正味データの読出時、この読出された正味データについ
てのエラー検出用データを作り、この作られたエラー検
出用データと前記エラー検出用データメモリから読出さ
れた当該の正味データについてのエラー検出用データと
を照合し、両者が一致しないときはエラー発生を示すエ
ラー信号を出力するデータエラー検出装置が正常に動作
するか否かを予め確認する方法において、 電源立ち上げ時にデータの書込を行わない予め定めたメ
モリの領域を読出させ、このときエラー信号が出力され
たときはデータエラー検出装置を正常であると判定する
ようにしたことを特徴とするデータエラー検出装置の動
作確認方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5132252A JPH06348515A (ja) | 1993-06-03 | 1993-06-03 | データエラー検出装置の動作確認方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5132252A JPH06348515A (ja) | 1993-06-03 | 1993-06-03 | データエラー検出装置の動作確認方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06348515A true JPH06348515A (ja) | 1994-12-22 |
Family
ID=15076934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5132252A Pending JPH06348515A (ja) | 1993-06-03 | 1993-06-03 | データエラー検出装置の動作確認方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06348515A (ja) |
-
1993
- 1993-06-03 JP JP5132252A patent/JPH06348515A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6222199B2 (ja) | ||
| JPS609301B2 (ja) | 停電中のメモリ内容破壊検査方式 | |
| JPH06348515A (ja) | データエラー検出装置の動作確認方法 | |
| JPS6288044A (ja) | メモリ制御方式 | |
| JPH0652065A (ja) | メモリ制御回路 | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JP2910692B2 (ja) | ランダムアクセスメモリの試験の方法 | |
| JP3348251B2 (ja) | 入出力装置 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH0793225A (ja) | メモリチェック方式 | |
| JPH06110721A (ja) | メモリ制御装置 | |
| JPH03126147A (ja) | 外部記憶装置のテスト方式 | |
| JPH0667988A (ja) | Ｒａｓ機能付半導体記憶装置 | |
| JPH0325646A (ja) | パリティエラー判別方式 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JPH02123631U (ja) | ||
| JPH01205357A (ja) | メモリエラー検出回路テスト方式 | |
| JPS6236578B2 (ja) | ||
| JPH04101253A (ja) | メモリのｅｃｃ回路の動作試験方式 | |
| JPH05150908A (ja) | 高信頼性補助記憶装置 | |
| JPH02235161A (ja) | 初期値設定有無の検出方式 | |
| JPH01191245A (ja) | メモリ試験方式 | |
| JPH0368035A (ja) | 情報処理装置 | |
| JPH02133843A (ja) | メモリエラー検出方式 | |
| JPH02105230A (ja) | 半導体集積回路 |