JPH06348515A - データエラー検出装置の動作確認方法 - Google Patents
データエラー検出装置の動作確認方法Info
- Publication number
- JPH06348515A JPH06348515A JP5132252A JP13225293A JPH06348515A JP H06348515 A JPH06348515 A JP H06348515A JP 5132252 A JP5132252 A JP 5132252A JP 13225293 A JP13225293 A JP 13225293A JP H06348515 A JPH06348515 A JP H06348515A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- area
- error
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【目的】メモリ2にデータを書込む際、エラー検出装置
がそのデータのエラー検出用のEDデータを作り、メモ
リ2のデータに対応するEDメモリ5の領域に格納し、
データの読出時はエラー検出装置が読出しデータから作
ったEDデータとEDメモリ5内のEDデータとを比較
し両者が一致しなければエラー信号6を出力するシステ
ムで、エラー検出装置が正常に動作する事を簡単に確認
する。 【構成】メモリ2内にデータ書込を行わないNA領域1
1を設ける。従ってNA領域11に対応するEDメモリ
5の領域12にもデータ書込は行われない。そして電源
立ち上げ時、先ずデータエラー検出装置にこのNA領域
11を読出させる。この場合NA領域11の読出しによ
って作られるべきEDデータと領域12から読出される
擬似的EDデータとは一致しないのでこのときエラー信
号が出力されれば、データエラー検出装置は正常に動作
すると確認できる。
がそのデータのエラー検出用のEDデータを作り、メモ
リ2のデータに対応するEDメモリ5の領域に格納し、
データの読出時はエラー検出装置が読出しデータから作
ったEDデータとEDメモリ5内のEDデータとを比較
し両者が一致しなければエラー信号6を出力するシステ
ムで、エラー検出装置が正常に動作する事を簡単に確認
する。 【構成】メモリ2内にデータ書込を行わないNA領域1
1を設ける。従ってNA領域11に対応するEDメモリ
5の領域12にもデータ書込は行われない。そして電源
立ち上げ時、先ずデータエラー検出装置にこのNA領域
11を読出させる。この場合NA領域11の読出しによ
って作られるべきEDデータと領域12から読出される
擬似的EDデータとは一致しないのでこのときエラー信
号が出力されれば、データエラー検出装置は正常に動作
すると確認できる。
Description
【0001】
【産業上の利用分野】本発明はメモリから読出されたデ
ータのエラーの有無を検出するデータエラー検出装置が
正常に動作するか否かを通常の動作に先立って確認する
方法に関する。なお以下各図において同一の符号は同一
もしくは相当部分を示す。
ータのエラーの有無を検出するデータエラー検出装置が
正常に動作するか否かを通常の動作に先立って確認する
方法に関する。なお以下各図において同一の符号は同一
もしくは相当部分を示す。
【0002】
【従来の技術】図2はデータエラー検出装置を持つシス
テムにおいて、メモリへデータを書き込む際の動作の説
明図である。この図2において1はデータバス、2はこ
のデータバス1を介してデータが読み書きされるメモ
リ、3はデータエラー検出装置(EDCとも略記す
る)、4Aはメモリ2に書込まれるデータに対応して作
られるデータエラー検出用のデータ(EDデータと呼
ぶ)、5はメモリ2の各番地のデータに対応するEDデ
ータ4Aが格納されるエラー検出用データメモリ(ED
メモリとも略す)である。
テムにおいて、メモリへデータを書き込む際の動作の説
明図である。この図2において1はデータバス、2はこ
のデータバス1を介してデータが読み書きされるメモ
リ、3はデータエラー検出装置(EDCとも略記す
る)、4Aはメモリ2に書込まれるデータに対応して作
られるデータエラー検出用のデータ(EDデータと呼
ぶ)、5はメモリ2の各番地のデータに対応するEDデ
ータ4Aが格納されるエラー検出用データメモリ(ED
メモリとも略す)である。
【0003】次に図2の動作を説明する。メモリ2にデ
ータバス1を介してデータを書き込む際にはデータエラ
ー検出装置(EDC)3等でこの書込データに対応する
データエラー検出用データ(EDデータ)4Aが作成さ
れ、エラー検出用データメモリ(EDメモリ)5に書込
まれる。図3はメモリ2からデータを読出す際の動作の
説明図である。即ち次にデータバス1を介して、メモリ
2からデータを読出す際にはEDC3でメモリ2からの
読出しデータからEDデータ4Bを作成し、このEDデ
ータ4Bと、書込む際に作成されたEDメモリ5内のE
Dデータ4Aとを照合して、両者が異なる場合にはエラ
ーと判断し、エラー信号6を出力する。
ータバス1を介してデータを書き込む際にはデータエラ
ー検出装置(EDC)3等でこの書込データに対応する
データエラー検出用データ(EDデータ)4Aが作成さ
れ、エラー検出用データメモリ(EDメモリ)5に書込
まれる。図3はメモリ2からデータを読出す際の動作の
説明図である。即ち次にデータバス1を介して、メモリ
2からデータを読出す際にはEDC3でメモリ2からの
読出しデータからEDデータ4Bを作成し、このEDデ
ータ4Bと、書込む際に作成されたEDメモリ5内のE
Dデータ4Aとを照合して、両者が異なる場合にはエラ
ーと判断し、エラー信号6を出力する。
【0004】次に図4は従来のデータエラー検出装置
(EDC)の動作確認方法の説明図である。即ち従来は
EDC3とメモリ2の間のデータ信号線7、またはED
C3とEDメモリ5の間のEDデータ信号線8の中の任
意のビットの信号線をメモリ2からのデータ読出中に切
替器SW1又はSW2等を介して電源Vcc又はグラン
ドGNDに切替えることで擬似的にデータエラーを発生
させ、これによりEDC3にエラー信号6を出力させる
ことでEDCの動作確認を行っていた。
(EDC)の動作確認方法の説明図である。即ち従来は
EDC3とメモリ2の間のデータ信号線7、またはED
C3とEDメモリ5の間のEDデータ信号線8の中の任
意のビットの信号線をメモリ2からのデータ読出中に切
替器SW1又はSW2等を介して電源Vcc又はグラン
ドGNDに切替えることで擬似的にデータエラーを発生
させ、これによりEDC3にエラー信号6を出力させる
ことでEDCの動作確認を行っていた。
【0005】
【発明が解決しようとする課題】しかしながらこのよう
な従来のデータエラー検出装置の動作確認方法において
は、データエラーを発生させるために切替器SW1,S
W2を含めた専用の回路等が必要となる。また切替器S
W1又はSW2の切替操作をメモリ2のデータ読出し中
に行わなければならないために、EDC3にエラー信号
6を出力させることが難しいという問題がある。
な従来のデータエラー検出装置の動作確認方法において
は、データエラーを発生させるために切替器SW1,S
W2を含めた専用の回路等が必要となる。また切替器S
W1又はSW2の切替操作をメモリ2のデータ読出し中
に行わなければならないために、EDC3にエラー信号
6を出力させることが難しいという問題がある。
【0006】そこで本発明はこの問題を解消できるデー
タエラー検出装置の動作確認方法を提供することを課題
とする。
タエラー検出装置の動作確認方法を提供することを課題
とする。
【0007】
【課題を解決するための手段】前記の課題を解決するた
めに、本発明の動作確認方法では、メモリ(2など)へ
のデータ(以下正味データという)の書込時、この正味
データについてのエラー検出用データ(EDデータ4A
など)を作り、このエラー検出用データを正味データが
書込まれるメモリ領域に対応するエラー検出用データメ
モリ(EDメモリ5など)の領域に格納し、正味データ
の読出時、この読出された正味データについてのエラー
検出用データ(EDデータ4Bなど)を作り、この作ら
れたエラー検出用データと前記エラー検出用データメモ
リから読出された当該の正味データについてのエラー検
出用データとを照合し、両者が一致しないときはエラー
発生を示すエラー信号(6など)を出力するデータエラ
ー検出装置(EDC3など)が正常に動作するか否かを
予め確認する方法において、電源立ち上げ時にデータの
書込を行わない予め定めたメモリの領域(NA領域11
など)を読出させ、このときエラー信号が出力されたと
きはデータエラー検出装置を正常であると判定するよう
にする。
めに、本発明の動作確認方法では、メモリ(2など)へ
のデータ(以下正味データという)の書込時、この正味
データについてのエラー検出用データ(EDデータ4A
など)を作り、このエラー検出用データを正味データが
書込まれるメモリ領域に対応するエラー検出用データメ
モリ(EDメモリ5など)の領域に格納し、正味データ
の読出時、この読出された正味データについてのエラー
検出用データ(EDデータ4Bなど)を作り、この作ら
れたエラー検出用データと前記エラー検出用データメモ
リから読出された当該の正味データについてのエラー検
出用データとを照合し、両者が一致しないときはエラー
発生を示すエラー信号(6など)を出力するデータエラ
ー検出装置(EDC3など)が正常に動作するか否かを
予め確認する方法において、電源立ち上げ時にデータの
書込を行わない予め定めたメモリの領域(NA領域11
など)を読出させ、このときエラー信号が出力されたと
きはデータエラー検出装置を正常であると判定するよう
にする。
【0008】
【作用】予めメモリ2内にデータ書込を行わないNA領
域11を設け、電源立ち上げ時にこのNA領域11の読
出しを行わせる。データの書込まれていないメモリ2の
領域としてのNA領域11の各ビットには一般に全て
“0”又は“1”が格納されており、同様にこのNA領
域11に対応するEDメモリ5の領域の各ビットにも全
て“0”又は“1”が格納されているので、NA領域1
1の読出しによってEDC3によって作られるべきED
データ4Aと領域12から読出されるEDデータ4Aと
は一致せずEDC3が正常であればエラー信号6が出力
される。
域11を設け、電源立ち上げ時にこのNA領域11の読
出しを行わせる。データの書込まれていないメモリ2の
領域としてのNA領域11の各ビットには一般に全て
“0”又は“1”が格納されており、同様にこのNA領
域11に対応するEDメモリ5の領域の各ビットにも全
て“0”又は“1”が格納されているので、NA領域1
1の読出しによってEDC3によって作られるべきED
データ4Aと領域12から読出されるEDデータ4Aと
は一致せずEDC3が正常であればエラー信号6が出力
される。
【0009】
【実施例】図1は本発明の実施例としてのメモリマップ
を示す。なお図2,図3の構成と動作は本発明において
も同様にあてはまる。図1においてデータ#1〜#n,
#(n+2)の領域は夫々メモリ2の1〜n,(n+
2)番地としての通常のデータ書込に使用される領域で
あり、また11のNA領域はメモリ2のn+1番地とし
てのデータ書込を行わない領域である。
を示す。なお図2,図3の構成と動作は本発明において
も同様にあてはまる。図1においてデータ#1〜#n,
#(n+2)の領域は夫々メモリ2の1〜n,(n+
2)番地としての通常のデータ書込に使用される領域で
あり、また11のNA領域はメモリ2のn+1番地とし
てのデータ書込を行わない領域である。
【0010】またEDデータ#1〜#n,#(n+2)
の領域は夫々EDメモリ5の1−n,(n+2)番地と
しての、メモリ2のデータ#1〜#n,#(n+2)に
対応するEDデータ4Aが書込まれる領域、またEDメ
モリ5の(n+1)番地としての領域12はメモリ2の
NA領域11に対応する領域である。次に図1の動作を
述べる。EDデータ4Aは各データ#1〜#n,#(n
+2)毎にあり、図2で述べたようにメモリ2に夫々の
データを書込む際にEDC3によって作成される。
の領域は夫々EDメモリ5の1−n,(n+2)番地と
しての、メモリ2のデータ#1〜#n,#(n+2)に
対応するEDデータ4Aが書込まれる領域、またEDメ
モリ5の(n+1)番地としての領域12はメモリ2の
NA領域11に対応する領域である。次に図1の動作を
述べる。EDデータ4Aは各データ#1〜#n,#(n
+2)毎にあり、図2で述べたようにメモリ2に夫々の
データを書込む際にEDC3によって作成される。
【0011】本発明では前述のようにメモリ2内にデー
タの書込みをしない領域としてのNA領域11を設け、
このNA領域11に対応するEDメモリ5の領域12内
には正常なEDデータ4Aのない状態にしておく。この
ようなメモリ2及びEDメモリ5のデータの未書込の領
域の各ビットには一般に全て“0”又は“1”が格納さ
れている。そこで電源立ち上げ時、EDC3の動作確認
をする際に、メモリ2のNA領域11を読み出しするこ
とにより、EDC3によって作られるEDデータ4B
と、EDメモリ5の領域12から読出された擬似的ED
データ4Aとは一致せず、EDC3が正常であればエラ
ーを検出してエラー信号6を出力する。このようにし
て、EDC3が正常に動作するか否かが確認できる。
タの書込みをしない領域としてのNA領域11を設け、
このNA領域11に対応するEDメモリ5の領域12内
には正常なEDデータ4Aのない状態にしておく。この
ようなメモリ2及びEDメモリ5のデータの未書込の領
域の各ビットには一般に全て“0”又は“1”が格納さ
れている。そこで電源立ち上げ時、EDC3の動作確認
をする際に、メモリ2のNA領域11を読み出しするこ
とにより、EDC3によって作られるEDデータ4B
と、EDメモリ5の領域12から読出された擬似的ED
データ4Aとは一致せず、EDC3が正常であればエラ
ーを検出してエラー信号6を出力する。このようにし
て、EDC3が正常に動作するか否かが確認できる。
【0012】
【発明の効果】本発明によれば、メモリ上にデータの書
込みをしないテストデータ領域11を設け、この領域を
読出してEDC3の動作確認をするようにしたので、従
来のように専用の回路等を必要とせず、予め定めたデー
タ書込をしない領域を読み出すだけのソフトウェア処理
により、容易にEDC3の動作確認ができるという効果
が得られる。
込みをしないテストデータ領域11を設け、この領域を
読出してEDC3の動作確認をするようにしたので、従
来のように専用の回路等を必要とせず、予め定めたデー
タ書込をしない領域を読み出すだけのソフトウェア処理
により、容易にEDC3の動作確認ができるという効果
が得られる。
【図1】本発明の一実施例としてのメモリマップを示す
図
図
【図2】本発明および従来のメモリ書込動作の説明図
【図3】本発明および従来のメモリ読出動作の説明図
【図4】従来のデータエラー検出装置の動作確認方法の
説明図
説明図
1 データバス 2 メモリ 3 データエラー検出装置(EDC) 4A EDデータ 4B EDデータ 5 エラー検出用データメモリ(EDメモリ) 11 NA領域 12 NA領域に対応するEDデータ領域
Claims (1)
- 【請求項1】メモリへのデータ(以下正味データとい
う)の書込時、この正味データについてのエラー検出用
データを作り、このエラー検出用データを正味データが
書込まれるメモリ領域に対応するエラー検出用データメ
モリの領域に格納し、 正味データの読出時、この読出された正味データについ
てのエラー検出用データを作り、この作られたエラー検
出用データと前記エラー検出用データメモリから読出さ
れた当該の正味データについてのエラー検出用データと
を照合し、両者が一致しないときはエラー発生を示すエ
ラー信号を出力するデータエラー検出装置が正常に動作
するか否かを予め確認する方法において、 電源立ち上げ時にデータの書込を行わない予め定めたメ
モリの領域を読出させ、このときエラー信号が出力され
たときはデータエラー検出装置を正常であると判定する
ようにしたことを特徴とするデータエラー検出装置の動
作確認方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5132252A JPH06348515A (ja) | 1993-06-03 | 1993-06-03 | データエラー検出装置の動作確認方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5132252A JPH06348515A (ja) | 1993-06-03 | 1993-06-03 | データエラー検出装置の動作確認方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06348515A true JPH06348515A (ja) | 1994-12-22 |
Family
ID=15076934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5132252A Pending JPH06348515A (ja) | 1993-06-03 | 1993-06-03 | データエラー検出装置の動作確認方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06348515A (ja) |
-
1993
- 1993-06-03 JP JP5132252A patent/JPH06348515A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6222199B2 (ja) | ||
JPS609301B2 (ja) | 停電中のメモリ内容破壊検査方式 | |
JPH06348515A (ja) | データエラー検出装置の動作確認方法 | |
JPS6288044A (ja) | メモリ制御方式 | |
JPH0652065A (ja) | メモリ制御回路 | |
JP2751822B2 (ja) | Fifoメモリ装置のメモリ制御方法 | |
JP2910692B2 (ja) | ランダムアクセスメモリの試験の方法 | |
JP3348251B2 (ja) | 入出力装置 | |
JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
JPH0793225A (ja) | メモリチェック方式 | |
JPH06110721A (ja) | メモリ制御装置 | |
JPH03126147A (ja) | 外部記憶装置のテスト方式 | |
JPH0667988A (ja) | Ras機能付半導体記憶装置 | |
JPH0325646A (ja) | パリティエラー判別方式 | |
JPH05158810A (ja) | 誤り検出回路 | |
JPH02123631U (ja) | ||
JPH01205357A (ja) | メモリエラー検出回路テスト方式 | |
JPS6236578B2 (ja) | ||
JPH04101253A (ja) | メモリのecc回路の動作試験方式 | |
JPH05150908A (ja) | 高信頼性補助記憶装置 | |
JPH02235161A (ja) | 初期値設定有無の検出方式 | |
JPH01191245A (ja) | メモリ試験方式 | |
JPH0368035A (ja) | 情報処理装置 | |
JPH02133843A (ja) | メモリエラー検出方式 | |
JPH02105230A (ja) | 半導体集積回路 |