JPH0633435Y2 - Digital clock - Google Patents
Digital clockInfo
- Publication number
- JPH0633435Y2 JPH0633435Y2 JP1990032315U JP3231590U JPH0633435Y2 JP H0633435 Y2 JPH0633435 Y2 JP H0633435Y2 JP 1990032315 U JP1990032315 U JP 1990032315U JP 3231590 U JP3231590 U JP 3231590U JP H0633435 Y2 JPH0633435 Y2 JP H0633435Y2
- Authority
- JP
- Japan
- Prior art keywords
- time
- circuit
- counter
- signal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electric Clocks (AREA)
Description
【考案の詳細な説明】 (産業上の利用分野) 本考案は、時差補正が可能なデジタル時計に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention relates to a digital timepiece capable of time difference correction.
(従来の技術) 近年、外海渡航が頻繁に行なわれるようになってきてい
るが、各国や地域間では時差があるため、時差を補正す
る機能を備えたデジタル時計が提案されている。(Prior Art) In recent years, travel to the open sea has become frequent, but since there is a time difference between countries and regions, a digital timepiece having a function of correcting the time difference has been proposed.
この種のデジタル時計は、別途、時差補正スイッチを設
け、これらのスイッチの操作によりアップ側又はダウン
側へ表示時刻の時差補正を行なうようになされている。This type of digital timepiece is additionally provided with a time difference correction switch, and the time difference of the displayed time is corrected to the up side or the down side by operating these switches.
(考案が解決しようとする課題) ところが、上述したようなデジタル時計によれば、時差
補正を行なうには、アップ側又はダウン側の修正スイッ
チにより行なう構成となっていたので、通常の修正スイ
ッチのほかに、別途、専用の時差補正スイッチを設ける
必要がある。そのため、従来のデジタル時計において
は、構造が複雑化するとともに、外観性が低下する不具
合があった。(Problems to be solved by the invention) However, according to the digital timepiece described above, the time difference is corrected by the up-side or down-side correction switch. In addition, it is necessary to separately provide a dedicated time difference correction switch. Therefore, in the conventional digital timepiece, the structure is complicated and the appearance is deteriorated.
そこで、本考案は、通常の修正スイッチで時差補正スイ
ッチを兼用させることにより、上記課題を解決すること
を目的としている。Then, this invention aims at solving the said subject by making an ordinary correction switch serve also as a time difference correction switch.
(課題を解決するための手段) 本考案のデジタル時計は、各種の基準信号を発生する基
準信号発生回路と、前記基準信号に基づいて時計の分を
カウントする分カウンタ及び時間をカウントする時間カ
ウンタとを有するカウンタ部と、このカウンタ部により
カウントされた時刻を表示する表示部と、リセットスイ
ッチを含み、外部操作により表示時刻を各々アップ及び
ダウン修正するアップスイッチ及びダウンスイッチを有
するスイッチ回路と、分カウンタの桁上げ信号を時間カ
ウンタに出力するとともに、前記アップ及びダウンスイ
ッチの操作信号により前記基準信号に換えて修正信号を
前記分カウンタに出力して表示時刻を修正する表示修正
回路と、前記リセットスイッチの操作信号により秒カウ
ンタをクリヤするリセット信号を出力するリセット回路
と、を有するデジタル時計において、前記アップ及びダ
ウンスイッチの操作信号と基準信号により時差補正信号
を前記表示修正回路に出力して表示時刻の時桁を修正さ
せる時差補正回路と、前記リセット信号に基づいて前記
操作信号を時差補正回路か又は表示修正回路に出力する
ことを選択するモード切換え回路と、を設けたデジタル
時計である。(Means for Solving the Problems) A digital timepiece according to the present invention comprises a reference signal generating circuit for generating various reference signals, a minute counter for counting minutes of the timepiece based on the reference signal, and a time counter for counting time. A counter section having a display section for displaying the time counted by the counter section, a reset switch, and a switch circuit having an up switch and a down switch for respectively correcting the display time up and down by an external operation, A display correction circuit for outputting a carry signal of the minute counter to the time counter, outputting a correction signal to the minute counter in place of the reference signal by the operation signal of the up and down switches, and correcting the display time; Outputs a reset signal that clears the second counter by operating the reset switch. In a digital timepiece having a reset circuit, a time difference correction circuit that outputs a time difference correction signal to the display correction circuit according to the operation signal of the up and down switches and a reference signal to correct the time digit of the display time, and the reset signal. And a mode switching circuit for selecting whether to output the operation signal to the time difference correction circuit or the display correction circuit based on the above.
(作用) 通常の時刻修正を行なう場合には、リセットスイッチの
投入後、所定時間以内に修正スイッチを投入することに
より、モード切換え回路において修正スイッチからの操
作信号が表示修正回路に入力され、表示修正回路により
表示修正信号が表示部に出力され、時刻の修正が行なわ
れる。(Operation) When the normal time adjustment is performed, the reset switch is turned on and then the correction switch is turned on within a predetermined time, so that the operation signal from the correction switch is input to the display correction circuit in the mode switching circuit to display the display. The correction circuit outputs a display correction signal to the display unit to correct the time.
時差補正の場合には、修正スイッチを投入することによ
り、モード切換え回路において修正スイッチからの操作
信号が時差補正回路に入力され、時差補正回路において
は、上記操作信号と基準信号に基づいて、表示修正回路
を通じて時桁が修正されて時差補正した時刻が表示部に
表示される。In the case of time difference correction, by turning on the correction switch, the operation signal from the correction switch is input to the time difference correction circuit in the mode switching circuit, and in the time difference correction circuit, the display is performed based on the operation signal and the reference signal. The time digit corrected by the correction circuit and the time difference corrected is displayed on the display unit.
(実施例) 以下に本考案の一実施例を図面に基づき説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.
本実施例のデジタル時計1は、第1図に示すように、各
種の基準信号φ0〜φ4を発生する基準信号発生回路2
と、上記基準信号に基づいて時刻の分及び時間をカウン
トするカウンタ部4と、このカウンタ部4によってカウ
ントされた時刻を表示する表示部11と、外部操作により
表示時刻の表示を修正するスイッチ回路15と、このスイ
ッチ回路15から出力される操作信号が一定時間以上出力
されたときには表示時刻を高速で表示修正する表示修正
回路16と、上記スイッチ回路15のリセットスイッチ操作
によりカウンタ部4の分カウンタ8をクリヤするリセッ
ト信号を出力するリセット回路35と、上記操作信号と基
準信号に基づいて、時差補正信号を表示修正回路16に出
力することにより時差補正を行なわせる時差補正回路40
と、上記リセット信号に基づいて上記操作信号を時差補
正回路40か表示修正回路16かに出力することを選択する
モード切換え回路45とにより構成されている。As shown in FIG. 1, the digital timepiece 1 of this embodiment has a reference signal generating circuit 2 for generating various reference signals φ 0 to φ 4.
A counter section 4 for counting the minutes and hours of the time based on the reference signal; a display section 11 for displaying the time counted by the counter section 4; and a switch circuit for correcting the display of the display time by an external operation. 15, a display correction circuit 16 for correcting the display time at high speed when the operation signal output from the switch circuit 15 is output for a certain time or more, and a minute counter of the counter unit 4 by operating the reset switch of the switch circuit 15. A reset circuit 35 that outputs a reset signal that clears 8 and a time difference correction circuit 40 that outputs a time difference correction signal to the display correction circuit 16 based on the operation signal and the reference signal to perform time difference correction.
And a mode switching circuit 45 that selects whether to output the operation signal to the time difference correction circuit 40 or the display correction circuit 16 based on the reset signal.
上記基準信号発生回路2は、発信器3、分周器I、分周
器IIにより構成され、互いに異なる周期のクロック1Hz,
φ0,φ1・・・φ4を出力する。The reference signal generating circuit 2 is composed of an oscillator 3, a frequency divider I, and a frequency divider II.
Outputs φ 0 , φ 1, ... φ 4 .
上記カウンタ部4は、秒カウンタ5、1分カウンタ6と
10分カウンタ7からなる分カウンタ8、時間カウンタ9
などにより構成され、上記基準信号1Hzに基づいて、そ
れぞれ、秒、分、時間をカウントする。さらに、時刻修
正、時差補正時には後述するモード切換え回路45のフリ
ップフロップ50の出力信号に応答して、アップ又はダウ
ンカウントして分桁、又は時桁を修正あるいは補正す
る。The counter unit 4 includes a second counter 5 and a one-minute counter 6.
Minute counter 8 consisting of 10-minute counter 7 and time counter 9
And the like, and counts seconds, minutes, and hours, respectively, based on the reference signal of 1 Hz. Further, at the time of time correction and time difference correction, in response to an output signal of a flip-flop 50 of a mode switching circuit 45 described later, up or down counting is performed to correct or correct the minute digit or the hour digit.
上記表示部11は、デコーダ12、液晶等からなる表示器13
と、表示器13を駆動するドライバ14などにより構成さ
れ、カウンタ部4によりカウントされた分、時間に基づ
いて時刻を表示する。The display unit 11 includes a decoder 12, a display device 13 including a liquid crystal, etc.
And a driver 14 for driving the display 13 and the like, and displays the time based on the time counted by the counter unit 4.
上記スイッチ回路15は、時間の繰上げを行なうスイッチ
Suと、時間の繰下げを行なうスイッチSdと、帰零を行な
うためのリセットスイッチSrとにより構成され、上記修
正スイッチSu,Sdは操作信号U又はDを出力する。The switch circuit 15 is a switch for advancing time.
S u , a switch S d for delaying time, and a reset switch S r for zeroing, and the correction switches S u , S d output the operation signal U or D.
上記表示修正回路16は、分桁入力回路17と時間桁入力回
路25とにより構成されている。上記分桁入力回路17は、
アンド回路18,19,21,22、オア回路20、ノット回路23、3
0進カウンタ24により構成され、通常の計時動作時は秒
カウンタの桁上信号により分カウント信号を出力し、時
刻修正時においては基準信号φ0,φ1、操作信号U
(アップ側),操作信号D(ダウン側)に基づいて分の
桁修正を行なう。時間桁入力回路25は、アンド回路26,2
7,29、オア回路28,30,32、フリップフロップ31により構
成され、通常の計時動作時は分カウンタの桁上信号によ
り時カウント信号を出力し、時差補正時には後述する時
差補正回路40からの時差補正信号Q2、さらに時刻修正時
においては、分カウンタ8からの桁上信号、後述するリ
セット信号に応答して10分カウンタのカウント値が30分
以上のときの歩進信号などにより時桁の修正を行う。The display correction circuit 16 is composed of a minute digit input circuit 17 and a time digit input circuit 25. The minute digit input circuit 17 is
AND circuit 18, 19, 21, 22, OR circuit 20, knot circuit 23, 3
It is composed of a 0-base counter 24, and outputs a minute count signal by a carry signal of a second counter during normal time counting operation, and at the time of time adjustment, reference signals φ 0 , φ 1 and operation signal U.
The digit of the minute is corrected based on the operation signal D (down side) (up side). The time digit input circuit 25 is an AND circuit 26,2.
7, 29, OR circuits 28, 30, 32, and flip-flop 31, and outputs the hour count signal by the carry signal of the minute counter during the normal timekeeping operation. When the time difference correction signal Q 2 and the time are adjusted, the time digit is changed by the carry signal from the minute counter 8 or the step signal when the count value of the 10-minute counter is 30 minutes or more in response to the reset signal described later. Make corrections.
上記リセット回路35は、リセットスイッチの操作により
分周回路II、秒カウンタ5、n進カウンタ52をリセット
して秒補正及び修正スイッチのモードを通常の時刻修正
モードにする。またフリップフロップ31のC入力に入力
して30分振分けとして分桁が30分以上のときは時桁に1
歩進させる。さらにその後、リセット信号R・Eによっ
て分カウンタ8をクリアする。The reset circuit 35 resets the frequency dividing circuit II, the second counter 5, and the n-ary counter 52 by operating the reset switch to set the mode of the second correction and correction switch to the normal time correction mode. In addition, input to the C input of the flip-flop 31 to sort 30 minutes, and if the minute digit is 30 minutes or more, 1 is set to the hour digit.
Step forward. After that, the minute counter 8 is cleared by the reset signal RE.
上記時差補正回路40は、アンド回路41,42、ディケード
カウンタ43とにより構成され、基準信号φ2と操作信号
U又はDに基づいて時差補正信号を表示修正回路16の時
間桁入力回路25に出力する。The time difference correction circuit 40 includes AND circuits 41 and 42 and a decade counter 43, and outputs the time difference correction signal to the time digit input circuit 25 of the display correction circuit 16 based on the reference signal φ 2 and the operation signal U or D. To do.
上記モード切換え回路45は、オア回路46,51、アンド回
路47,48,49,53、n進カウンタ52、フリップフロップ50
により構成され、リセット回路35からのリセット信号R
の発生後一定時間は操作信号U,Dを表示修正回路16へ出
力可能とし、通常は時差補正回路40に操作信号を出力す
るように構成されている。The mode switching circuit 45 includes an OR circuit 46, 51, an AND circuit 47, 48, 49, 53, an n-ary counter 52, a flip-flop 50.
And a reset signal R from the reset circuit 35
The operation signals U and D can be output to the display correction circuit 16 for a certain period of time after the occurrence of, and the operation signals are normally output to the time difference correction circuit 40.
次に、上記構成のデジタル時計1の動作について説明す
る。Next, the operation of the digital timepiece 1 having the above configuration will be described.
まず、時差補正する場合について説明する。First, the case of time difference correction will be described.
この場合には、アップ側のスイッチSuか又はダウン側の
スイッチSdをオンに投入することにより表示時刻の時桁
を一定時間毎に歩進させるパルスを発生し、アップした
り、またダウンして時差の補正が行なわれる。In this case, by turning on the switch S u on the up side or the switch S d on the down side, a pulse for advancing the time digit of the display time at regular time intervals is generated to raise or lower the time digit. Then, the time difference is corrected.
例えば、第2図の時点t1にアップ側のスイッチSuをオン
に投入すると、操作信号Uがモード切換え回路45のオア
回路46、アンド回路48を通じてアンド回路42から時差補
正回路40に入力され、ディケードカウンタ43がリセット
され、ディケードカウンタ43において基準信号φ2に基
づいてカウントが開始される。ディケードカウンタ43に
おいては、所定時間毎にφ2端子から信号が出力され、
アンド回路26及びオア回路28,32を通じて時間カウンタ
9に信号SHが入力され、表示部11において時桁が発生パ
ルス数だけ増加する補正が行なわれる。For example, when the up-side switch Su is turned on at time t 1 in FIG. 2, the operation signal U is input from the AND circuit 42 to the time difference correction circuit 40 through the OR circuit 46 and the AND circuit 48 of the mode switching circuit 45. , The decade counter 43 is reset, and the decade counter 43 starts counting based on the reference signal φ 2 . In the decade counter 43, a signal is output from the φ 2 terminal every predetermined time,
The signal SH is input to the time counter 9 through the AND circuit 26 and the OR circuits 28 and 32, and the display section 11 is corrected to increase the hour digit by the number of generated pulses.
上記ダウン側のスイッチSdを投入した場合には、モード
切換え回路45のフリップフロップ50が操作信号Dにより
リセットされ、端子からHレベルの信号がカウンタ部
4のu/d端子に出力される。このため、時間カウンタ
9においては、時桁がディケードカウンタ43のQ2からの
発生パルス数だけ減少する時差補正が行なわれる。この
様に所望の時差補正を行なった後修正スイッチSuあるい
はSdをオフにし、一定時間以上前記修正スイッチを操作
しなければ、ディケードカウンタ43はQnがHレベルを保
持してアンドゲート41と26を閉じ、アンドゲート42,49,
27を開けて通常の計時動作を行なう。When the down side switch S d is turned on, the flip-flop 50 of the mode switching circuit 45 is reset by the operation signal D, and an H level signal is output from the terminal to the u / d terminal of the counter section 4. Therefore, the time counter 9 performs time difference correction in which the time digit is reduced by the number of pulses generated from Q 2 of the decade counter 43. Off correction switch S u or S d after performing the desired time difference correction in this manner, to be operated with the modified switch over a certain time, decade counter 43 and gate 41 Q n is holding the H level And close 26, AND gate 42,49,
Open 27 and perform normal timekeeping.
次に、通常の時刻修正する場合について説明する。Next, a case of correcting the normal time will be described.
第2図の時点t2においてリセットスイッチSrをオンに投
入すると、リセット回路35のフリップフロップ36のQ出
力はHレベルとなり、この信号Rはn進カウンタ52をリ
セットしてQnをLレベルにするとともに、アンドゲート
53,47を開状態とし、φ2を入力してカウンタのクロッ
ク入力Cに出力するアンドゲート53によりQnがHレベル
となるまで修正スイッチSu,Sdの操作信号をアンドゲー
ト47を介して表示修正回路16へ出力することを可能とす
る。また、この信号Rは分周回路IIと秒カウンタ5のリ
セット入力端子に入力されて秒リセットをするととも
に、時間桁入力回路25のフリップフロップ31のクロック
入力Cにも入力されて、分カウンタ48が30分以上のとき
時間カウンタ9に1歩進させる。さらに、フリップフロ
ップ37のQ出力REにより分カウンタ8をリセットしてそ
のカウント値を零にする。When the reset switch S r is turned on at the time t 2 in FIG. 2 , the Q output of the flip-flop 36 of the reset circuit 35 becomes H level, and this signal R resets the n-ary counter 52 to make Q n L level. And AND gate
53 and 47 are opened, φ 2 is input, and is output to the clock input C of the counter. The AND gate 53 outputs the operation signals of the correction switches Su and S d via the AND gate 47 until Q n becomes the H level. Output to the display correction circuit 16. Further, this signal R is input to the frequency divider circuit II and the reset input terminal of the second counter 5 to reset the second, and also to the clock input C of the flip-flop 31 of the time digit input circuit 25, and the minute counter 48. When is 30 minutes or more, the time counter 9 is advanced by one step. Further, the Q output RE of the flip-flop 37 resets the minute counter 8 to zero its count value.
ここで、修正スイッチSu又はSdが操作されると、その操
作信号はすでに開状態となっているアンドゲート47を介
して表示修正回路16の分桁入力回路17へ出力される。ま
た、アンドゲート47からの操作信号は、n進カウンタ52
をリセットしているため、修正スイッチSu,Sdが操作さ
れている間にQnがHレベルとなりアンドゲート47を閉じ
ることはない。Here, when the correction switch Su or Sd is operated, the operation signal is output to the minute digit input circuit 17 of the display correction circuit 16 via the AND gate 47 which is already open. The operation signal from the AND gate 47 is the n-ary counter 52.
Due to the reset, Q n will not close the AND gate 47 becomes the H level while the modified switch S u, the S d are operated.
分桁入力回路17は上記操作信号により、インバータ23を
介して30進カウンタ24のリセットを解除し、さらにアン
ドゲート18を開状態とし、基準信号φ1をオアゲート20
を介して分カウンタ8に入力するとともに、30進カウン
タ24にも入力しており、30歩進するとQからのキャリー
信号によりアンドゲート18,22が閉じて、アンドゲート1
9を開いて基準信号φ0の高速で分カウンタ8へ入力す
るものである。つまり、時刻修正は、初めはφ1の低速
で行ない、30分修正された後はφ0の高速で行なわれ
る。この分カウンタ8からの桁上信号が時桁入力回路25
に入力されて、ディケードカウンタ43のQnによって開状
態とされているアンドゲート27を介して、時間カウンタ
9が修正される。In response to the operation signal, the minute digit input circuit 17 releases the reset of the 30-ary counter 24 via the inverter 23, opens the AND gate 18, and sets the reference signal φ 1 to the OR gate 20.
It is also input to the minute counter 8 via 30 and the 30 decimal counter 24. When 30 steps are advanced, the AND gates 18 and 22 are closed by the carry signal from Q, and the AND gate 1
9 is opened to input the reference signal φ 0 to the minute counter 8 at high speed. That is, the time adjustment is first performed at a low speed of φ 1 , and after being corrected for 30 minutes, at a high speed of φ 0 . The carry signal from the minute counter 8 is input to the hour digit input circuit 25.
Is input to the time counter 9 via the AND gate 27 which is opened by Q n of the decade counter 43.
尚、修正スイッチSdが操作されたときには、前述した様
にフリップフロップがリセットされ、そのQ出力がHレ
ベルとなり、カウンタ部4の分カウンタ8及び時間カウ
ンタ9はダウンカウントされる。When the correction switch S d is operated, the flip-flop is reset as described above, its Q output becomes H level, and the minute counter 8 and the time counter 9 of the counter unit 4 are down-counted.
したがって、リセットスイッチを押した後に、所定時間
以内に修正スイッチのSuあるいはSdを操作することによ
り、通常の時刻修正ができるものである。Therefore, after pressing the reset switch, by operating the S u or S d modification switch within a predetermined time, in which it is normal time adjustment.
このように、本考案によれば、修正スイッチSu,Sdを初
めに操作すれば時桁を補正して時差補正が行なえ、リセ
ットスイッチSrを操作した後に修正スイッチSu,Sdを操
作することにより通常の時刻修正が行なえるものであ
る。As described above, according to the present invention, if the correction switches S u and S d are first operated, the time digits are corrected to perform the time difference correction, and after the reset switch S r is operated, the correction switches S u and S d are changed. The time can be adjusted normally by operating it.
(考案の効果) 以上説明したように、本考案によれば、リセットスイッ
チを押した後に修正スイッチを投入することにより、通
常の時刻修正ができるとともに、修正スイッチの投入に
より時差補正が可能となるので、時差補正する場合にも
通常の修正スイッチと兼用でき、したがってスイッチが
増加せず、時計の簡素化を図ることができ、また外観性
を向上させることもできるものである。(Effect of the Invention) As described above, according to the present invention, the time can be corrected normally by turning on the correction switch by pressing the reset switch and then turning on the correction switch. Therefore, even in the case of time difference correction, it can be used also as a normal correction switch, so that the number of switches does not increase, the timepiece can be simplified, and the appearance can be improved.
第1図及び第2図は本考案のデジタル時計の一実施例に
係り、第1図はその回路図、第2図はその概略タイムチ
ャートである。 1……デジタル時計、2……基準信号発生回路 4……カウンタ部、8……分カウンタ 9……時間カウンタ、11……表示部 15……スイッチ回路、16……表示修正回路 35……リセット回路、40……時差補正回路 45……モード切換え回路 φ0〜φ4……基準信号、U,D……操作信号 RE……リセット信号1 and 2 relate to an embodiment of a digital timepiece of the invention, FIG. 1 is a circuit diagram thereof, and FIG. 2 is a schematic time chart thereof. 1 ... Digital clock, 2 ... Reference signal generation circuit 4 ... Counter section, 8 ... Minute counter 9 ... Time counter, 11 ... Display section 15 ... Switch circuit, 16 ... Display correction circuit 35 ... Reset circuit, 40 …… Time difference correction circuit 45 …… Mode switching circuit φ 0 to φ 4 …… Reference signal, U, D …… Operation signal RE …… Reset signal
Claims (1)
路と、; 前記基準信号に基づいて時計の分をカウントする分カウ
ンタ及び時間をカウントする時間カウンタとを有するカ
ウンタ部と、; このカウンタ部によりカウントされた時刻を表示する表
示部と、; リセットスイッチを含み、外部操作により表示時刻を各
々アップ及びダウン修正するアップスイッチ及びダウン
スイッチを有するスイッチ回路と、; 分カウンタの桁上げ信号を時間カウンタに出力するとと
もに、前記アップ及びダウンスイッチの操作信号により
前記基準信号に換えて修正信号を前記分カウンタに出力
して表示時刻を修正する表示修正回路と、; 前記リセットスイッチの操作信号により秒カウンタをク
リヤするリセット信号を出力するリセット回路と、; を有するデジタル時計において、; 前記アップ及びダウンスイッチの操作信号と基準信号に
より時差補正信号を前記表示修正回路に出力して表示時
刻の時桁を修正させる時差補正回路と、; 前記リセット信号に基づいて前記操作信号を時差補正回
路か又は表示修正回路に出力することを選択するモード
切換え回路と、; を設けたことを特徴とするデジタル時計。1. A counter signal generating circuit for generating various reference signals; a counter section having a minute counter for counting minutes of a clock based on the reference signal and a time counter for counting time; A display unit that displays the time counted by the unit; a switch circuit that includes a reset switch and that has an up switch and a down switch that up and down the display time by an external operation, respectively; A display correction circuit for outputting to a time counter and outputting a correction signal to the minute counter in place of the reference signal by the operation signal of the up and down switches to correct the display time; A reset circuit for outputting a reset signal for clearing the second counter; In a digital clock, a time difference correction circuit that outputs a time difference correction signal to the display correction circuit according to the operation signals of the up and down switches and a reference signal, and corrects a time digit of a display time; A digital timepiece comprising: a mode switching circuit for selecting whether to output an operation signal to a time difference correction circuit or a display correction circuit;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990032315U JPH0633435Y2 (en) | 1990-03-28 | 1990-03-28 | Digital clock |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990032315U JPH0633435Y2 (en) | 1990-03-28 | 1990-03-28 | Digital clock |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03123294U JPH03123294U (en) | 1991-12-16 |
JPH0633435Y2 true JPH0633435Y2 (en) | 1994-08-31 |
Family
ID=31535268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1990032315U Expired - Lifetime JPH0633435Y2 (en) | 1990-03-28 | 1990-03-28 | Digital clock |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0633435Y2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4922974A (en) * | 1972-06-19 | 1974-02-28 | ||
JPS4989574A (en) * | 1973-07-20 | 1974-08-27 | ||
JPS51138477A (en) * | 1975-05-26 | 1976-11-30 | Citizen Watch Co Ltd | Electronic watch |
JPS62126793U (en) * | 1986-02-03 | 1987-08-11 |
-
1990
- 1990-03-28 JP JP1990032315U patent/JPH0633435Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03123294U (en) | 1991-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3928959A (en) | Electronic timepiece | |
US4185453A (en) | Time setting and correcting circuit for electronic timepieces | |
JPH0633435Y2 (en) | Digital clock | |
US3939641A (en) | Electronic circuit for individually correcting each digit of time displayed | |
US4117657A (en) | Electronic timepiece calendar circuit | |
JPH037834Y2 (en) | ||
JPH0616360Y2 (en) | Digital clock correction circuit | |
JPS5916868Y2 (en) | Calendar display electronic clock | |
FR2306473A1 (en) | TIME CORRECTION DEVICE FOR ELECTRONIC WATCH | |
JPH043275Y2 (en) | ||
JPS625677Y2 (en) | ||
US4228648A (en) | Hour hand corrector for dual display timepiece | |
JPH04312Y2 (en) | ||
JPH0313755Y2 (en) | ||
JPS5837034Y2 (en) | electronic clock | |
JPH041515Y2 (en) | ||
JPS6133475B2 (en) | ||
JPS604154Y2 (en) | calendar display device | |
JPS6342392Y2 (en) | ||
JPH041514Y2 (en) | ||
JPH0443837Y2 (en) | ||
JPS5926312Y2 (en) | digital display electronic clock | |
JPS5832354B2 (en) | Electronic wristwatch with counting function | |
US3998046A (en) | Electronic timepiece | |
JPH0616361Y2 (en) | Digital clock correction circuit |