JPH0633428Y2 - DC power aging device - Google Patents
DC power aging deviceInfo
- Publication number
- JPH0633428Y2 JPH0633428Y2 JP5895188U JP5895188U JPH0633428Y2 JP H0633428 Y2 JPH0633428 Y2 JP H0633428Y2 JP 5895188 U JP5895188 U JP 5895188U JP 5895188 U JP5895188 U JP 5895188U JP H0633428 Y2 JPH0633428 Y2 JP H0633428Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- load
- load current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は、交流入力直流出力型電源の製作直後における
初期故障を未然に発見し、製品の信頼性を高める目的で
行う直流電源のエージングに用いる装置に関するもので
ある。[Detailed Description of the Invention] Industrial Application Field of the Invention The present invention is a device used for aging a DC power source for the purpose of discovering an initial failure immediately after the production of an AC input DC output type power source and improving product reliability. It is about.
従来の技術 従来における簡便なエージング装置としては、例えば一
次側入力電源として商用交流電源を接続すると共に、二
次側直流出力の負荷として供試電源の定格負荷に相当す
る高電力負荷抵抗を接続し、一定時間（８時間、24時
間、48時間又は72時間等）、高温度（例えば60℃）の雰
囲気において負荷運転、即ちエージングを行うように構
成されたものが用いられている。2. Description of the Related Art As a conventional simple aging device, for example, a commercial AC power source is connected as a primary side input power source, and a high power load resistor corresponding to the rated load of the test power source is connected as a secondary side DC output load. , A certain period (8 hours, 24 hours, 48 hours, 72 hours, etc.) and a load operation, that is, an aging operation, in an atmosphere of high temperature (for example, 60 ° C.) are used.
考案が解決しようとする問題点 上記従来のエージング装置においては、負荷抵抗に加え
られる電力がすべて熱に変換され、無駄に放出されてい
る。Problems to be Solved by the Invention In the above-described conventional aging device, all the electric power applied to the load resistance is converted into heat and is wasted.
又、上記負荷運転は多数の供試電源について同時に行う
場合が多く、各供試電源に接続された負荷抵抗において
発生する熱の総合量は極めて大となるため、この発生熱
の処理が面倒な問題となる他、長時間に亙ってエージン
グを行う場合には消費電力量も多大なものとなる欠点が
ある。In addition, the above load operation is often performed simultaneously for many test power supplies, and the total amount of heat generated in the load resistances connected to each test power supply is extremely large. In addition to the problem, there is a drawback that power consumption becomes large when aging is performed for a long time.
問題点を解決するための手段 本考案は、交流電力を整流する整流回路と、 この整流回路の整流出力を交流電力に変換する直流交流
変換回路と、 この直流交流変換回路の交流出力が加えられる交流入力
直流出力型供試電源と、 前記交流入力直流出力型供試電源の出力が加えられる擬
似電子負荷と、 この擬似電子負荷の出力を前記整流回路の出力側に正帰
還せしめる帰還回路と、 前記帰還回路に挿入された逆流阻止ダイオードとを備
え、 前記擬似電子負荷が、 前記交流入力直流出力型供試電源の出力が加えられる入
力端子に接続される高周波トランスの一次巻線、スイッ
チングトランジスタ及び負荷電流検出抵抗の直列回路
と、 前記高周波トランスの一次巻線及び前記スイッチングト
ランジスタの直列回路と、前記負荷電流検出抵抗との間
において、前記高周波トランスの一次巻線及び前記スイ
ッチングトランジスタの直列回路と並列に接続された平
滑コンデンサと、 前記負荷電流検出抵抗の検出電圧に対応する電圧と負荷
電流設定回路又は負荷抵抗設定回路の出力電圧の差動的
合成電圧を出力する誤差増幅器と、 前記スイッチングトランジスタの開閉を制御するパルス
信号を出力すると共に、前記誤差増幅器に加えられる前
記負荷電流検出抵抗の検出電圧に対応する電圧が、前記
負荷電流設定回路又は前記負荷抵抗設定回路の出力電圧
より低い場合、前記パルス信号のパルス幅を大ならし
め、前記誤差増幅器に加えられる前記負荷電流検出抵抗
の検出電圧に対応する電圧が、前記負荷電流設定回路又
は前記負荷抵抗設定回路の出力電圧より高い場合、前記
パルス信号のパルス幅を小ならしめるように構成された
パルス信号発生回路と、 前記高周波トランスの二次側出力を整流平滑して、前記
帰還回路に出力せしめる整流平滑回路とによって構成さ
れた直流電源エージング装置を実現することによって従
来の欠点を除こうとするものである。Means for Solving Problems The present invention includes a rectifier circuit for rectifying AC power, a DC / AC converter circuit for converting the rectified output of the rectifier circuit to AC power, and an AC output of the DC / AC converter circuit. An AC input DC output type DUT, a pseudo electronic load to which the output of the AC input DC output type DUT is added, and a feedback circuit for positively feeding back the output of this pseudo electronic load to the output side of the rectifier circuit, A reverse current blocking diode inserted in the feedback circuit, wherein the pseudo electronic load is connected to an input terminal to which an output of the AC input DC output type power supply under test is applied, a primary winding, a switching transistor, and Between the load current detection resistor series circuit, the primary winding of the high frequency transformer and the switching transistor series circuit, and the load current detection resistor In the smoothing capacitor connected in parallel with the primary winding of the high frequency transformer and the series circuit of the switching transistor, a voltage corresponding to the detection voltage of the load current detection resistor and a load current setting circuit or a load resistance setting circuit. An error amplifier that outputs a differential combined voltage of the output voltages, and a pulse signal that controls the opening and closing of the switching transistor, and a voltage corresponding to the detection voltage of the load current detection resistor applied to the error amplifier, When lower than the output voltage of the load current setting circuit or the load resistance setting circuit, the pulse width of the pulse signal is enlarged, and the voltage corresponding to the detection voltage of the load current detection resistor applied to the error amplifier is When higher than the output voltage of the load current setting circuit or the load resistance setting circuit, the pulse width of the pulse signal And a rectifying / smoothing circuit for rectifying and smoothing the secondary side output of the high-frequency transformer to output it to the feedback circuit. This is intended to eliminate the conventional drawbacks.
作用 このように構成した本案装置においては、整流回路に入
力された交流電力が整流された後、直流交流変換回路に
おいて交流電力に変換されて供試電源に供給され、供試
電源の直流出力が擬似電子負荷に加えられる。In the device of the present invention configured as described above, after the AC power input to the rectifier circuit is rectified, it is converted to AC power in the DC / AC conversion circuit and supplied to the power source under test, and the DC output of the power source under test is converted. Added to pseudo electronic load.
擬似電子負荷に加えられた供試電源の直流出力電圧によ
って擬似電子負荷に流される負荷電流は、高い周波数で
断続され、一定電流又は供試電源の直流出力電圧に比例
する電流に制御保持されると共に、この断続負荷電流が
高周波トランスの二次側に伝達され、整流平滑後、逆流
阻止ダイオードを介して前記整流回路の出力側に正帰還
せしめられる。The load current that is applied to the pseudo electronic load by the DC output voltage of the power source under test applied to the pseudo electronic load is interrupted at a high frequency and is controlled and held at a constant current or a current proportional to the DC output voltage of the power source under test. At the same time, the intermittent load current is transmitted to the secondary side of the high frequency transformer, rectified and smoothed, and then positively fed back to the output side of the rectifier circuit via the reverse current blocking diode.
即ち、高周波トランスの二次側電力が帰還回路に出力せ
しめられることによって、擬似電子負荷に加えられた電
力の大部分の吸収が行われ、擬似電子負荷の出力側と整
流回路の出力側との間、即ち、擬似電子負荷の出力側と
直流交流変換回路の入力側との間に帰還回路を設けてル
ープを形成することにより、擬似電子負荷における負荷
電流を所要値に制御保持せしめることが容易となる。That is, the secondary side power of the high frequency transformer is output to the feedback circuit, so that most of the power applied to the pseudo electronic load is absorbed, and the output side of the pseudo electronic load and the output side of the rectifier circuit are absorbed. By forming a loop by providing a feedback circuit between the output side of the pseudo electronic load and the input side of the DC / AC converter circuit, it is easy to control and hold the load current in the pseudo electronic load to the required value. Becomes
実施例 第１図は、本考案の一実施例を示すブロック線図で、AC
１及びAC２は交流電源接続端子で、例えば商用交流電源
が接続される。RECは整流回路で、端子AC１及びAC２に
加えられる交流電力が単相交流であるか三相交流である
かに応じて従来公知の単相半波整流回路、単相全波整流
回路又は三相全波整流回路等を適宜選択して用いる。Embodiment FIG. 1 is a block diagram showing an embodiment of the present invention.
1 and AC 2 are AC power supply connection terminals, for example, commercial AC power supplies are connected. REC is a rectifier circuit, which is conventionally known as a single-phase half-wave rectifier circuit, a single-phase full-wave rectifier circuit, depending on whether the AC power applied to the terminals AC 1 and AC 2 is single-phase AC or three-phase AC. A three-phase full-wave rectifier circuit or the like is appropriately selected and used.
DC／ACは直流交流変換回路、TS１乃至TSｎは供試電源、
EL１乃至ELｎは擬似電子負荷、ＤF1乃至ＤFnは帰還回路
に挿入した逆流阻止ダイオードである。DC / AC is a DC / AC converter circuit, TS 1 to TS n are test power supplies,
EL 1 to EL n are pseudo electronic loads, and D F1 to D Fn are reverse current blocking diodes inserted in the feedback circuit.
尚、整流回路RECが前記のように従来公知の回路と同様
の回路である他、第２図及び第４図に具体構成の一例を
示す直流交流変換回路DC／AC、交流入力直流出力型供試
電源TS１乃至TSｎ、第５図及び第６図に具体構成の一例
を示す擬似電子負荷EL１乃至ELｎ等もまた従来公知のも
のと同様で、更に第３図について説明する直流交流変換
回路DC／ACの制御信号の発生回路は図示していないが、
このような制御信号の発生回路及び第３図に示した制御
信号によって、第２図又は第４図に示した直流交流変換
回路DC／ACを後述のように作動せしめる技術もまた従来
公知である。The rectifier circuit REC is the same circuit as a conventionally known circuit as described above, and a DC / AC converter circuit DC / AC, an AC input DC output type supply circuit, an example of a concrete configuration of which is shown in FIGS. 2 and 4. The test power sources TS 1 to TS n , the pseudo electronic loads EL 1 to EL n whose concrete constructions are shown in FIGS. 5 and 6 are also the same as those conventionally known, and the direct current AC described in FIG. Although the conversion circuit DC / AC control signal generation circuit is not shown,
A technique for operating the DC / AC conversion circuit DC / AC shown in FIG. 2 or 4 by the control signal generating circuit and the control signal shown in FIG. 3 is also known in the related art. .
第２図は、第１図における直流交流変換回路DC／ACの具
体構成の一例を示す結線図で、DC１＋及びDC１−は直流
入力端子で、第１図における整流回路RECの整流出力が
加えられる。Ｑ１乃至Ｑ12はスイッチングトランジス
タ、Ｄ１乃至Ｄ４は逆起電力吸収ダイオード、Ｄ５乃至
Ｄ12は逆阻止ダイオード、Ｔ１は高周波トランス、ＬＦ
及びＣＦは抵域通過ろ波器を形成するインダクタンス素
子及びコンデンサ、AC３及びAC４は交流出力端子であ
る。FIG. 2 is a connection diagram showing an example of a specific configuration of the DC / AC conversion circuit DC / AC in FIG. 1 , in which DC 1+ and DC 1− are DC input terminals, and the rectified output of the rectifier circuit REC in FIG. Added. Q 1 to Q 12 are switching transistors, D 1 to D 4 are counter electromotive force absorbing diodes, D 5 to D 12 are reverse blocking diodes, T 1 is a high frequency transformer, L F
And C F are inductance elements and capacitors forming a pass band filter, and AC 3 and AC 4 are AC output terminals.
第３図は、第２図に示した直流交流変換回路DC／ACの作
動説明のための波形図で、ａは例えば10KHz乃至100KHz
のパルス信号、ｂは例えば50Hz又は60Hzの正弦波交流電
圧よりなる変調信号、ｃはパルス信号ａを変調信号ｂに
よってパルス幅変調して得られた第１の制御信号、ｄは
第１の制御信号ｃを180°移相して得られた第２の制御
信号である。FIG. 3 is a waveform diagram for explaining the operation of the DC / AC conversion circuit DC / AC shown in FIG. 2, and a is, for example, 10 KHz to 100 KHz.
Pulse signal, b is a modulation signal composed of a sinusoidal alternating voltage of 50 Hz or 60 Hz, c is a first control signal obtained by pulse-width modulating pulse signal a with modulation signal b, and d is a first control signal. It is a second control signal obtained by phase-shifting the signal c by 180 °.
第２図に示した直流交流変換回路DC／ACの入力端子DC
１＋及びDC11−に第１図に示した整流回路RECの整流出
力を加え、変調信号ｂの極性が正の間は、第１の制御信
号ｃを例えばトランジスタＱ１、Ｑ４、Ｑ５及びＱ11の
各ベース・エミッタ間に加えると共に、第２の制御信号
ｄをトランジスタＱ３、Ｑ２、Ｑ８及びＱ10の各ベース
・エミッタ間に加え、変調信号ｂの極性が負の間は、第
１の制御信号ｃをトランジスタＱ１、Ｑ４、Ｑ９及びＱ
７の各ベース・エミッタ間に加えると共に、第２の制御
信号ｄをトランジスタＱ３、Ｑ２、Ｑ12及びＱ６の各ベ
ース・エミッタ間に加えるように制御信号回路を構成す
ると、インダクタンス素子ＬＦ及びコンデンサＣＦより
成る低域通過ろ波器の入力信号は第３図ｅのようにな
り、端子AC３及びAC４から変調信号ｂと同様の交流信号
が出力される。DC / AC input terminal DC of the DC / AC converter circuit shown in Fig. 2
The rectified output of the rectifier circuit REC shown in FIG. 1 is added to 1+ and DC 11− , and while the polarity of the modulation signal b is positive, the first control signal c is supplied to, for example, the transistors Q 1 , Q 4 , Q 5, and A second control signal d is applied between the bases and emitters of Q 11, and a second control signal d is applied between the bases and emitters of the transistors Q 3 , Q 2 , Q 8 and Q 10 while the polarity of the modulation signal b is negative. , The first control signal c to the transistors Q 1 , Q 4 , Q 9 and Q.
When the control signal circuit is configured to apply the second control signal d between the base and the emitter of each of the transistors Q 3 , Q 2 , Q 12 and Q 6 while applying the control signal between the base and the emitter of the inductor 7, the inductance element L The input signal of the low-pass filter composed of F and the capacitor C F is as shown in FIG. 3e, and an AC signal similar to the modulation signal b is output from the terminals AC 3 and AC 4 .
第４図は、第１図における直流交流変換回路DC／ACの具
体構成の他の例を示す結線図で、Ｑ13乃至Ｑ18はスイッ
チングトランジスタ、Ｔ２は高周波トランス、Ｄ13及び
Ｄ14は整流用ダイオード、ＬＳ及びＣＳは平滑回路を形
成するインダクタンス素子及びコンデンサで、他の符号
は第２図と同様である。FIG. 4 is a connection diagram showing another example of the specific configuration of the DC / AC conversion circuit DC / AC in FIG. 1, in which Q 13 to Q 18 are switching transistors, T 2 is a high frequency transformer, and D 13 and D 14 are The rectifying diodes, L S and C S are an inductance element and a capacitor forming a smoothing circuit, and other symbols are the same as those in FIG.
第４図に示した直流交流変換回路DC／ACにおいても、入
力端子DC１＋及びDC１−に第１図に示した整流回路REC
の整流出力を加え、第３図における変調信号ｂの極性が
正の間は、第１の制御信号ｃを例えばトランジスタ
Ｑ13、Ｑ15及びＱ18の各ベース・エミッタ間に加えると
共に、第２の制御信号ｄをトランジスタＱ14、Ｑ15及び
Ｑ18の各ベース・エミッタ間に加え、変調信号ｂの極性
が負の間は、第１の制御信号ｃをトランジスタＱ13、Ｑ
17及びＱ16の各ベース・エミッタ間に加えると共に、第
２の制御信号ｄをトランジスタＱ14、Ｑ17及びＱ16の各
ベース・エミッタ間に加えるように制御回路を構成する
と、インダクタンス素子ＬＦ及びＣＦより成る低域通過
ろ波器の入力信号は第３図ｅのようになり、端子AC３及
びAC４から変調信号ｂと同様の交流信号が出力される。Also in the DC / AC converter circuit DC / AC shown in FIG. 4, the rectifier circuit REC shown in FIG. 1 is connected to the input terminals DC 1+ and DC 1− .
While the polarity of the modulation signal b in FIG. 3 is positive, the first control signal c is applied between the base and emitter of each of the transistors Q 13 , Q 15 and Q 18 , and Is applied between the bases and emitters of the transistors Q 14 , Q 15 and Q 18 , and the first control signal c is applied to the transistors Q 13 , Q while the modulation signal b is negative in polarity.
When the control circuit is configured such that the second control signal d is applied between the bases and emitters of 17 and Q 16 and between the bases and emitters of the transistors Q 14 , Q 17 and Q 16 , the inductance element L F and the input signal of the low-pass wave filter consisting of C F is as shown in Figure 3 e, AC signal similar to the modulation signal b from the terminal AC 3 and AC 4 are output.
第５図は、第１図における擬似電子負荷EL１乃至ELｎの
構成の一例、即ち擬似電子負荷EL１乃至ELｎを定電流型
擬似電子負荷に構成した一例を示す図で、EL１乃至ELｎ
はすべて同様の構成であるから、以下EL１について説明
する。Figure 5 shows an example of a pseudo electronic load EL 1 through the EL n configuration in FIG. 1, namely a pseudo electronic load EL 1 to EL n a diagram showing an example configured to constant current pseudo electronic load, EL 1 to EL n
Since all have the same configuration, EL 1 will be described below.
第５図において、DC２＋及びDC２−は直流入力端子で、
第１図における供試電源TS１の直流出力電圧が加えられ
る。ＲＤは電流検出抵抗、Ａ１は増幅器、Ａ２は誤差増
幅器で、例えば差動増幅器より成る。Ｓは負荷電流設定
回路で、図示のように直流電源及びポテンショメータを
以て構成する他、例えばディジタルスイッチによって設
定したディジタル信号をディジタル・アナログ変換器に
よりアナログ信号に変換するように構成した設定回路を
用いてもよい。Ｔ３は高周波トランス、Ｑ19はスイッチ
ングトランジスタ、PCはトランジスタＱ19の開閉制御用
パルス信号の発生回路で、誤差増幅器Ａ２の出力に応じ
て発生パルス信号のパルス幅を変化せしめるように形成
してある。In FIG. 5, DC 2+ and DC 2− are direct current input terminals,
The DC output voltage of the test power supply TS 1 in Fig. 1 is applied. R D is a current detection resistor, A 1 is an amplifier, A 2 is an error amplifier, and is composed of, for example, a differential amplifier. S is a load current setting circuit, which is configured by a DC power source and a potentiometer as shown in the figure, or by using a setting circuit configured to convert a digital signal set by a digital switch into an analog signal by a digital-analog converter. Good. T 3 is a high frequency transformer, Q 19 is a switching transistor, and PC is a circuit for generating a pulse signal for opening / closing control of the transistor Q 19 , which is formed so as to change the pulse width of the generated pulse signal according to the output of the error amplifier A 2. There is.
Ｄ19は整流用ダイオード、ＣＳは平滑コンデンサ、DC
３＋及びDC３−は直流出力端子、ＣSPは平滑コンデンサ
で、トランジスタＱ19の開閉に伴って高周波トランスＴ
３の一次側に生ずるスイッチングノイズ電圧を除くため
に挿入したものであるが、一般に理想的な大容量低イン
ピーダンスのコンデンサを得ることが困難なため、低域
通過ろ波器LPFを併用して、擬似電子負荷の負荷電流に
スイッチングノイズが混入するのを防ぐように構成して
ある。D 19 is a rectifying diode, C S is a smoothing capacitor, DC
3+ and DC 3− are DC output terminals, C SP is a smoothing capacitor, and the high frequency transformer T is connected with the opening / closing of the transistor Q 19.
It is inserted to remove the switching noise voltage generated on the primary side of No. 3 , but it is generally difficult to obtain an ideal large-capacity low-impedance capacitor. Therefore, using a low-pass filter LPF together, It is configured to prevent switching noise from being mixed into the load current of the pseudo electronic load.
供試電源TS１の出力電圧は低域通過ろ波器LPF及び平滑
コンデンサＣSPを介して高周波トランスＴ３の一次巻線
及びトランジスタＱ19の直列回路に加えられ、パルス信
号発生回路PCから出力されるパルス信号により制御され
るトランジスタＱ19の開閉によって高周波信号に変換さ
れて高周波トランスＴ３の二次側に伝達され、ダイオー
ドＤ19及び平滑コンデンサＣＳにより整流平滑されて端
子DC３＋及びDC３−から出力される。The output voltage of the test power supply TS 1 is applied to the series circuit of the primary winding of the high frequency transformer T 3 and the transistor Q 19 via the low pass filter LPF and the smoothing capacitor C SP , and output from the pulse signal generation circuit PC. The high-frequency signal is converted by the opening and closing of the transistor Q 19 controlled by the pulse signal to be transmitted to the secondary side of the high-frequency transformer T 3 , rectified and smoothed by the diode D 19 and the smoothing capacitor C S, and the terminals DC 3+ and DC. It is output from 3- .
一方、電流検出抵抗ＲＤにおける電圧降下、即ち負荷電
流に比例する電圧が増幅器Ａ１を介して誤差増幅器Ａ２
に加えられ、負荷電流設定回路Ｓの設定信号と比較さ
れ、誤差分が増幅されてパルス信号発生回路PCに加えら
れる。On the other hand, the voltage drop across the current detection resistor R D , that is, the voltage proportional to the load current, passes through the amplifier A 1 and the error amplifier A 2
Is added to the pulse current generating circuit PC and compared with the setting signal of the load current setting circuit S, and the error component is amplified and applied to the pulse signal generating circuit PC.
電流検出抵抗ＲＤによって検出された負荷電流が、設定
回路Ｓに設定された電流値より小なる場合は、誤差増幅
器Ａ２の出力によりパルス信号発生回路PCから出力され
る制御信号のパルス幅を大ならしめて端子DC３＋及びDC
３−から出力される直流電圧を上昇せしめ、逆に電流検
出抵抗ＲＤによって検出された負荷電流が設定回路Ｓに
設定された電流値より大なる場合は、誤差増幅器Ａ２の
出力によりパルス信号発生回路PCから出力される制御信
号のパルス幅を小ならしめて端子DC３＋及びDC３−から
出力される直流電圧を低下せしめる。When the load current detected by the current detection resistor R D is smaller than the current value set in the setting circuit S, the pulse width of the control signal output from the pulse signal generation circuit PC by the output of the error amplifier A 2 is set. Larger terminals, DC 3+ and DC
If the load current detected by the current detection resistor R D is higher than the current value set in the setting circuit S, the pulse signal is output by the error amplifier A 2 when the DC voltage output from The pulse width of the control signal output from the generation circuit PC is reduced to reduce the DC voltage output from the terminals DC 3+ and DC 3− .
第１図の作動説明において後述するように、擬似電子負
荷EL１の出力、即ち端子DC３＋及びDC３−の出力はダイ
オードＤF1を介して整流回路RECの出力側に正帰還され
るから、前記のように電流検出抵抗ＲＤの検出負荷電流
と設定回路Ｓの設定信号を比較し、その誤差分に応じて
パルス発生回路PCから出力される制御信号のパルス幅を
変化せしめて誤差分を零ならしめるように制御すること
により、負荷電流を設定回路Ｓの設定値にほぼ一致せし
め得るので、供試電源TS１の出力電圧に関係なく常に一
定電流を流す負荷、即ち定電流側擬似電子負荷として作
動することとなる。As will be described later in the description of the operation of FIG. 1 , the output of the pseudo electronic load EL 1 , that is, the outputs of the terminals DC 3+ and DC 3− is positively fed back to the output side of the rectifier circuit REC via the diode D F1 . As described above, the detected load current of the current detection resistor R D is compared with the setting signal of the setting circuit S, and the pulse width of the control signal output from the pulse generation circuit PC is changed in accordance with the error amount to reduce the error amount. Since the load current can be made to substantially match the setting value of the setting circuit S by controlling so as to make it zero, a load that always supplies a constant current regardless of the output voltage of the test power supply TS 1 , that is, a constant current side pseudo electronic It will operate as a load.
以上は、負荷電流の設定回路Ｓを誤差増幅器Ａ２の一方
の入力側に設けた場合を例示したが、増幅器Ａ１の出力
側に設けて、増幅器Ａ１の出力と設定回路Ｓの設定出力
とを差動的に合成して誤差増幅器Ａ２に入力せしめるよ
うに構成してもよい。Above, but the setting circuit S of the load current exemplifying a case of providing the one input of the error amplifier A 2, is provided on the output side of the amplifier A 1, setting the output of the setting circuit S to the output of amplifier A 1 And may be differentially combined and input to the error amplifier A 2 .
第６図は、擬似電子負荷EL１、乃至ELｎを定抵抗型に構
成した一例を示す図で、第５図の場合と同様、EL１につ
いて説明するがEL２乃至ELｎも同様の構成である。FIG. 6 is a diagram showing an example in which the pseudo electronic loads EL 1 to EL n are constituted by a constant resistance type. As in the case of FIG. 5, EL 1 will be described, but EL 2 to EL n also have the same constitution. Is.
第６図において、Ａ３は検出電圧の増幅器、ＳＲは負荷
抵抗設定回路で、例えばポテンショメータより成る。In FIG. 6, A 3 is an amplifier for the detection voltage, S R is a load resistance setting circuit, and is composed of, for example, a potentiometer.
他の符号は第５図と同様である。Other reference numerals are the same as those in FIG.
端子DC２＋及びDC２−に加えられた供試電源TS１の出力
電圧は、低域通過ろ波器LPF及び平滑コンデンサＣSPを
介して高周波トランスＴ３の一次巻線及びトランジスタ
Ｑ19の直列回路に加えられ、パルス信号発生回路PCから
出力されるパルス信号により制御されるトランジスタＱ
19の開閉によって高周波信号に変換されて高周波トラン
スＴ３の二次側に伝達され、ダイオードＤ19及び平滑コ
ンデンサＣＳにより整流平滑されて端子DC３＋及びDC
３−から出力され、又、電流検出抵抗ＲＤにおける電圧
降下、即ち負荷電流に比例する電圧が増幅器Ａ１を介し
て誤差増幅器Ａ２に加えられること第５図示の回路と同
様であるが、第６図示の回路においては、端子DC２＋及
びDC２−に加えられた供試電源TS１の出力電圧を増幅器
Ａ３を介して負荷抵抗設定回路ＳＲに加え、その分電圧
を誤差増幅器Ａ２に加えて増幅器Ａ１を介して加えられ
る負荷電流の検出信号と比較し、誤差増幅器Ａ２から出
力される誤差信号に応じてトランジスタＱ19の開閉の時
間比（デューテイ比）を制御変化せしめる。The output voltage of the test power supply TS 1 applied to the terminals DC 2+ and DC 2− is the series connection of the primary winding of the high frequency transformer T 3 and the transistor Q 19 via the low pass filter LPF and the smoothing capacitor C SP. Transistor Q added to the circuit and controlled by the pulse signal output from the pulse signal generation circuit PC
It is converted to a high frequency signal by opening and closing 19 and transmitted to the secondary side of the high frequency transformer T 3 , rectified and smoothed by the diode D 19 and the smoothing capacitor C S, and the terminals DC 3+ and DC.
3 is the same as the circuit shown in FIG. 5, except that a voltage drop at the current detection resistor R D , that is, a voltage proportional to the load current is applied to the error amplifier A 2 via the amplifier A 1 , In the circuit shown in FIG. 6, the output voltage of the test power supply TS 1 applied to the terminals DC 2+ and DC 2− is applied to the load resistance setting circuit S R via the amplifier A 3 , and the corresponding voltage is applied to the error amplifier A. In addition to 2 , the load current applied through the amplifier A 1 is compared with the detected signal, and the opening / closing time ratio (duty ratio) of the transistor Q 19 is controlled and changed according to the error signal output from the error amplifier A 2. .
端子DC３＋及びDC３−の出力電圧はダイオードＤF1を介
して整流回路RECの出力側に正帰還せしめられて誤差増
幅器Ａ２の出力誤差分を零ならしめるように制御が行わ
れ、又、負荷抵抗設定回路ＳＲの分電圧は供試電源の出
力電圧に比例するから負荷電流も亦供試電源の出力電圧
に比例し、定抵抗型の擬似電子負荷として差動すること
となり、負荷抵抗設定回路ＳＲにおける摺動端子を摺動
して分電圧を変化せしめることにより擬似電子負荷とし
ての等価負荷抵抗値を任意に設定することが出来る。The output voltages of the terminals DC 3+ and DC 3− are positively fed back to the output side of the rectifier circuit REC via the diode D F1 and controlled so that the output error component of the error amplifier A 2 is zeroed. Since the divided voltage of the load resistance setting circuit S R is proportional to the output voltage of the power source under test, the load current is also proportional to the output voltage of the power source under test and will be differential as a constant resistance type pseudo electronic load. setting circuit S R optionally is possible to set the equivalent load resistance of the pseudo electronic load by for varying sliding to divided voltage sliding pin in.
尚、負荷抵抗設定回路ＳＲを図示のようにポテンショメ
ータを以て形成する代りに、例えば増幅器Ａ３の出力を
一方の入力信号とし、ディジタルスイッチにより設定し
たディジタル信号を他方の入力とする乗算型ディジタル
・アナログ変換器を以て形成してもよい。Instead of forming the load resistance setting circuit S R with a potentiometer as shown, for example, the output of the amplifier A 3 is used as one input signal and the digital signal set by the digital switch is used as the other input. It may be formed by an analog converter.
以上のように構成した本案装置においては、第１図の端
子AC１及びAC２に加えられた交流電力は整流回路RECで
整流され、直流交流変換回路DC／ACで交流電力に変換さ
れて供試電源TS１乃至TSｎに並列に印加される。In the device of the present invention configured as described above, the AC power applied to the terminals AC 1 and AC 2 in FIG. 1 is rectified by the rectification circuit REC and converted to AC power by the DC / AC conversion circuit DC / AC to be supplied. applied in parallel to試電source TS 1 to TS n.
擬似電子負荷EL１乃至ELｎとして第５図又は第６図に示
した定電流型又は定抵抗型の何れかの負荷を用い、設定
回路Ｓ又はＳＲによって所定の負荷電流又は負荷抵抗を
予め設定しておけば、所定の負荷の大きさに見合った直
流電力が、擬似電子負荷EL１乃至ELｎの各出力端子DC
３＋及びDC３−、ダイオードＤF1乃至ＤFnを介して整流
回路RECの出力側に正帰還せしめられる。As the pseudo electronic loads EL 1 to EL n , either the constant current type or constant resistance type load shown in FIG. 5 or 6 is used, and a predetermined load current or load resistance is set in advance by the setting circuit S or S R. If set, the DC power corresponding to the size of the specified load will be applied to the output terminals DC of the pseudo electronic loads EL 1 to EL n.
Positive feedback is provided to the output side of the rectifier circuit REC via 3+ and DC 3- , and the diodes D F1 to D Fn .
以上は、複数の供試電源のエージングを行う場合につい
て説明したが、１個の供試電源のエージングの場合にも
本考案を実施し得ること勿論である。Although the case of aging a plurality of test power supplies has been described above, it is needless to say that the present invention can be implemented in the case of aging one test power supply.
又、以上は、本案装置を構成する直流交流変換回路DC／
AC及び擬似電子負荷EL１乃至ELｎにおけるスイッチング
素子としてトランジスタを用い、これをオンオフ制御す
ることにより低損失で高効率の直流交流変換回路又は直
流交流変換素子を形成した場合を例示したが、この他、
従来公知の適宜回路を選択使用して本考案を実施するこ
とが出来る。In addition, the above is the DC / AC conversion circuit DC /
A case where a transistor is used as a switching element in the AC and the pseudo electronic loads EL 1 to EL n and a low-loss and high-efficiency DC / AC conversion circuit or a DC / AC conversion element is formed by controlling the ON / OFF of the transistor has been exemplified. other,
The present invention can be implemented by selectively using an appropriately known circuit.
考案の効果 本案装置においては、擬似電子負荷EL１乃至ELｎに各加
えられた直流電力のうち、例えば電流検出抵抗ＲＤ、ス
イッチングトランジスタＱ19及び整流用ダイオードＤ19
等において熱損失として消費される極めて一部の電力を
除く大部分の電力を整流回路RECの出力側に正帰還せし
める形で、擬似電子負荷EL１乃至ELｎに各加えられた直
流電力の大部分を吸収せしめるように構成してあるか
ら、擬似電子負荷EL１乃至ELｎにおける負荷電流設定回
路Ｓ又は負荷抵抗設定回路ＳＲの設定値を適当ならしめ
て、擬似電子負荷EL１乃至ELｎから整流回路RECの出力
側に正帰還せしめられる電圧が、整流回路RECの出力電
圧より適宜高い電圧となるようにしておけば、帰還電力
分だけ交流電源から供給される電力を減少せしめること
が出来る。Effects of the Invention In the device of the present invention, of the DC power applied to each of the pseudo electronic loads EL 1 to EL n , for example, the current detection resistor R D , the switching transistor Q 19, and the rectifying diode D 19 are used.
A large amount of DC power added to each of the pseudo electronic loads EL 1 to EL n is positively fed back to the output side of the rectifier circuit REC except for a very small amount of power consumed as heat loss in because are configured to allowed to absorb the portion, if the pseudo-electronic load EL 1 to appropriately set value of the load current setting circuit S or load resistance setting circuit S R in EL n Shimete, from the pseudo-electronic load EL 1 to EL n If the voltage that is positively fed back to the output side of the rectifier circuit REC is appropriately higher than the output voltage of the rectifier circuit REC, the power supplied from the AC power supply can be reduced by the amount of the feedback power.
即ち、各供試電源TS１乃至TSｎの入出力電力が所定の負
荷時の状態であっても交流電源から供給される電力は、
直流交流変換回路DC／AC、供試電源TS１乃至TSｎ及び擬
似電子負荷EL１乃至ELｎにおける各変換損失に相当する
電力のみで足りるから消費電力が極めて小で、各擬似電
子負荷における発熱量も少なく放熱装置を簡潔ならしめ
得るので、全体の構成を小型ならしめることが出来る。That is, even if the input / output power of each of the test power supplies TS 1 to TS n is in a predetermined load state, the power supplied from the AC power supply is
DC / AC converter circuit DC / AC, test power supplies TS 1 to TS n, and pseudo electronic loads EL 1 to EL n . Since the amount of heat dissipation is small and the heat dissipation device can be simplified, the overall configuration can be made compact.
第１図は、本考案の一実施例を示す図、第２図は、本案
装置の構成素子回路の構成の一例を示す図、第３図は、
その作動説明のための波形図、第４図乃至第６図は、そ
れぞれ本案装置の構成素子回路の一例を示す図で、AC１
及びAC２：交流電源接続端子、REC:整流回路、DC／AC:
直流交流変換回路、TS１乃至TSｎ：供試電源、EL１乃至
ELｎ：擬似電子負荷、ＤF1乃至ＤFn：逆流素子ダイオー
ド、DC１＋及びDC１−：直流入力端子、Ｑ１乃至Ｑ12：
スイッチングトランジスタ、Ｄ１乃至Ｄ４：逆起電力吸
収ダイオード、Ｄ５乃至Ｄ12：逆流阻止ダイオード、Ｔ
１：高周波トランス、ＬＦ及びＣＦ：低域通過ろ波器形
成用インダクタンス素子及びコンデンサ、AC３及びA
C４：交流出力端子、Ｑ13乃至Ｑ18：スイッチングトラ
ンジスタ、Ｔ２：高周波トランス、Ｄ13及びＤ14：整流
用ダイオード、ＬＳ及びＣＳ：平滑回路形成用インダク
タンス素子及びコンデンサ、DC２＋及びDC２−：直流入
力端子、ＲＤ：電流検出抵抗、Ａ１：増幅器、Ａ２：誤
差増幅器、S:負荷電流設定回路、Ｔ３：高周波トラン
ス、Ｑ19：スイッチングトランジスタ、PC:パルス信号
発生回路、Ｄ19：整流用ダイオード、DC３＋及びD
C３−：直流出力端子、ＣSP：平滑コンデンサ、LPF:低
域通過ろ波器、Ａ３：増幅器、ＳＲ：負荷抵抗設定回路
である。FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing an example of a constitutional element circuit of the device of the present invention, and FIG.
Waveform diagrams for explaining the operation, and FIGS. 4 to 6 are diagrams showing an example of a constituent element circuit of the device of the present invention, and AC 1
And AC 2 : AC power supply connection terminal, REC: rectifier circuit, DC / AC:
DC-AC conversion circuit, TS 1 to TS n : power supply under test, EL 1 to
EL n : Pseudo electronic load, D F1 to D Fn : Reverse current element diode, DC 1+ and DC 1- : DC input terminal, Q 1 to Q 12 :
Switching transistors, D 1 to D 4 : back electromotive force absorption diodes, D 5 to D 12 : backflow blocking diodes, T
1 : High frequency transformer, L F and C F : Inductance element and capacitor for forming low pass filter, AC 3 and A
C 4 : AC output terminal, Q 13 to Q 18 : Switching transistor, T 2 : High frequency transformer, D 13 and D 14 : Rectifying diode, L S and C S : Inductor element and capacitor for smoothing circuit formation, DC 2+ and DC 2-: DC input terminal, R D: current detecting resistor, A 1: amplifier, A 2: an error amplifier, S: load current setting circuit, T 3: high-frequency transformers, Q 19: switching transistors, PC: pulse signal generator Circuit, D 19 : Rectifier diode, DC 3+ and D
C 3-: DC output terminal, C SP: smoothing capacitor, LPF: low-pass filtering unit, A 3: amplifier, S R: a load resistance setting circuit.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 7/06 Ｈ 9180−5Ｈ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H02M 7/06 H 9180-5H
Claims (2)
変換回路と、 この直流交流変換回路の交流出力が加えられる交流入力
直流出力型供試電源と、 前記交流入力直流出力型供試電源の出力が加えられる擬
似電子負荷と、 この擬似電子負荷の出力を前記整流回路の出力側に正帰
還せしめる帰還回路と、 前記帰還回路に挿入された逆流阻止ダイオードとを備
え、 前記擬似電子負荷が、 前記交流入力直流出力型供試電源の出力が加えられる入
力端子に接続される高周波トランスの一次巻線、スイッ
チングトランジスタ及び負荷電流検出抵抗の直列回路
と、 前記高周波トランスの一次巻線及び前記スイッチングト
ランジスタの直列回路と、前記負荷電流検出抵抗との間
において、前記高周波トランスの一次巻線及び前記スイ
ッチングトランジスタの直列回路と並列に接続された平
滑コンデンサと、 前記負荷電流検出抵抗の検出電圧に対応する電圧と負荷
電流設定回路の設定信号電圧の差動的合成電圧を出力す
る誤差増幅器と、 前記スイッチングトランジスタの開閉を制御するパルス
信号を出力すると共に、前記誤差増幅器に加えられる前
記負荷電流検出抵抗の検出電圧に対応する電圧が、前記
負荷電流設定回路の設定信号電圧より低い場合、前記パ
ルス信号のパルス幅を大ならしめ、前記誤差増幅器に加
えられる前記負荷電流検出抵抗の検出電圧に対応する電
圧が、前記負荷電流設定回路の設定信号電圧より高い場
合、前記パルス信号のパルス幅を小ならしめるように構
成されたパルス信号発生回路と、 前記高周波トランスの二次側出力を整流平滑して、前記
帰還回路に出力せしめる整流平滑回路とによって構成さ
れたことを特徴とする直流電源エージング装置。1. A rectifier circuit for rectifying AC power, a DC / AC converter circuit for converting the rectified output of the rectifier circuit into AC power, and an AC input / DC output type test to which the AC output of the DC / AC converter circuit is added. A power supply, a pseudo electronic load to which the output of the AC input DC output type power supply under test is applied, a feedback circuit for positively feeding back the output of the pseudo electronic load to the output side of the rectifier circuit, and a feedback circuit inserted in the feedback circuit. And a reverse current blocking diode, wherein the pseudo electronic load is a series circuit of a primary winding of a high frequency transformer, a switching transistor and a load current detection resistor, which is connected to an input terminal to which an output of the AC input DC output type power supply under test is applied. Between the series winding of the primary winding of the high frequency transformer and the switching transistor, and the load current detection resistor, A smoothing capacitor connected in parallel with the series circuit of the primary winding and the switching transistor, and a differential combined voltage of the voltage corresponding to the detection voltage of the load current detection resistor and the setting signal voltage of the load current setting circuit. An error amplifier for outputting and a pulse signal for controlling the opening / closing of the switching transistor are output, and a voltage corresponding to the detection voltage of the load current detection resistor applied to the error amplifier is a set signal voltage of the load current setting circuit. If it is lower, the pulse width of the pulse signal is increased, and if the voltage corresponding to the detection voltage of the load current detection resistor applied to the error amplifier is higher than the setting signal voltage of the load current setting circuit, the pulse A pulse signal generating circuit configured to reduce the pulse width of the signal, and a secondary side output of the high frequency transformer. A DC power source aging device comprising a rectifying and smoothing circuit for rectifying and smoothing a force and outputting it to the feedback circuit.
変換回路と、 この直流交流変換回路の交流出力が加えられる交流入力
直流出力型供試電源と、 前記交流入力直流出力型供試電源の出力が加えられる擬
似電子負荷と、 この擬似電子負荷の出力を前記整流回路の出力側に正帰
還せしめる帰還回路と、 前記帰還回路に挿入された逆流阻止ダイオードとを備
え、 前記擬似電子負荷が、 前記交流入力直流出力型供試電源の出力が加えられる入
力端子に接続される高周波トランスの一次巻線、スイッ
チングトランジスタ及び負荷電流検出抵抗の直列回路
と、 前記高周波トランスの一次巻線及び前記スイッチングト
ランジスタの直列回路と、前記負荷電流検出抵抗との間
において、前記高周波トランスの一次巻線及び前記スイ
ッチングトランジスタの直列回路と並列に接続された平
滑コンデンサと、 前記入力端子に加えられる前記交流入力直流出力型供試
電源の出力電圧に対応する電圧を出力する負荷抵抗設定
回路と、 前記負荷電流検出抵抗の検出電圧に対応する電圧と前記
負荷抵抗設定回路の出力電圧の差動的合成電圧を出力す
る誤差増幅器と、 前記スイッチングトランジスタの開閉を制御するパルス
信号を出力すると共に、前記誤差増幅器に加えられる前
記負荷電流検出抵抗の検出電圧に対応する電圧が、前記
負荷抵抗設定回路の出力電圧より低い場合、前記パルス
信号のパルス幅を大ならしめ、前記誤差増幅器に加えら
れる前記負荷電流検出抵抗の検出電圧に対応する電圧
が、前記負荷抵抗設定回路の出力電圧より高い場合、前
記パルス信号のパルス幅を小ならしめるように構成され
たパルス信号発生回路と、 前記高周波トランスの二次側出力を整流平滑して、前記
帰還回路に出力せしめる整流平滑回路とによって構成さ
れたことを特徴とする直流電源エージング装置。2. A rectifier circuit for rectifying AC power, a DC / AC converter circuit for converting the rectified output of the rectifier circuit to AC power, and an AC input / DC output type test to which the AC output of the DC / AC converter circuit is added. A power supply, a pseudo electronic load to which the output of the AC input DC output type power supply under test is applied, a feedback circuit for positively feeding back the output of the pseudo electronic load to the output side of the rectifier circuit, and a feedback circuit inserted in the feedback circuit. And a reverse current blocking diode, wherein the pseudo electronic load is a series circuit of a primary winding of a high frequency transformer, a switching transistor and a load current detection resistor, which is connected to an input terminal to which an output of the AC input DC output type power supply under test is applied. Between the series winding of the primary winding of the high frequency transformer and the switching transistor, and the load current detection resistor, Smoothing capacitor connected in parallel with a series circuit of the primary winding of the switching transistor and the switching transistor, and a load resistance setting for outputting a voltage corresponding to the output voltage of the AC input DC output type DUT applied to the input terminal. A circuit, an error amplifier that outputs a differential combined voltage of a voltage corresponding to the detection voltage of the load current detection resistor and an output voltage of the load resistance setting circuit, and a pulse signal that controls opening and closing of the switching transistor. Along with, when the voltage corresponding to the detection voltage of the load current detection resistor applied to the error amplifier is lower than the output voltage of the load resistance setting circuit, the pulse width of the pulse signal is increased and added to the error amplifier. If the voltage corresponding to the detection voltage of the load current detection resistor is higher than the output voltage of the load resistance setting circuit, A pulse signal generating circuit configured to reduce the pulse width of the pulse signal, and a rectifying / smoothing circuit configured to rectify and smooth the secondary side output of the high frequency transformer and output the rectifying / smoothing circuit to the feedback circuit. Characteristic DC power source aging device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5895188U JPH0633428Y2 (en) | 1988-04-30 | 1988-04-30 | DC power aging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5895188U JPH0633428Y2 (en) | 1988-04-30 | 1988-04-30 | DC power aging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01162675U JPH01162675U (en) | 1989-11-13 |
| JPH0633428Y2 true JPH0633428Y2 (en) | 1994-08-31 |
Family
ID=31284743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5895188U Expired - Lifetime JPH0633428Y2 (en) | 1988-04-30 | 1988-04-30 | DC power aging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0633428Y2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013247717A (en) * | 2012-05-23 | 2013-12-09 | Advanced Power Technology Corp | Electric power regeneration aging apparatus |
| WO2019092911A1 (en) * | 2017-11-10 | 2019-05-16 | 三菱電機株式会社 | Test system and test method for power conversion device |
| JP6456578B1 (en) * | 2017-11-10 | 2019-01-23 | 三菱電機株式会社 | Test system and test method for power converter |
| CN115291270B (en) * | 2022-07-07 | 2024-06-21 | 西北核技术研究所 | Low-energy high-intensity ray measuring device based on combined SiPM array |
-
1988
- 1988-04-30 JP JP5895188U patent/JPH0633428Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01162675U (en) | 1989-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519306A (en) | Constant voltage circuit and a stabilized power supply unit | |
| US5461303A (en) | Power factor correction precompensation circuit | |
| US3913002A (en) | Power circuits for obtaining a high power factor electronically | |
| US4412277A (en) | AC-DC Converter having an improved power factor | |
| JPH07115774A (en) | Power supply | |
| US4253139A (en) | Power conversion and regulation system | |
| JPH0633428Y2 (en) | DC power aging device | |
| JPH0634577B2 (en) | Power supply | |
| JPH08111975A (en) | Dc power unit | |
| JPH07131984A (en) | Dc power supply equipment | |
| JP3183559B2 (en) | AC electronic load device | |
| JPH07135769A (en) | Dc resonance converter | |
| KR100268563B1 (en) | A single-phase/three-phase compatible soft-switched rectifier | |
| JPH0564451A (en) | Power source apparatus | |
| JPH02168864A (en) | Dc power supply device | |
| JP3230026B2 (en) | Switching power supply | |
| JP2726355B2 (en) | Switching regulator | |
| JPH05928B2 (en) | ||
| JP2550325B2 (en) | Power supply | |
| JP3029728B2 (en) | Lamp lighting circuit | |
| JPS61132071A (en) | Power source | |
| JPH03178563A (en) | Dc power supply | |
| JP3738594B2 (en) | AC-DC converter | |
| JPS5836234Y2 (en) | switching regulator | |
| JP3295819B2 (en) | Discharge lamp lighting device |