JPH06310023A - 電子放出素子及びその製造方法 - Google Patents

電子放出素子及びその製造方法

Info

Publication number
JPH06310023A
JPH06310023A JP10092593A JP10092593A JPH06310023A JP H06310023 A JPH06310023 A JP H06310023A JP 10092593 A JP10092593 A JP 10092593A JP 10092593 A JP10092593 A JP 10092593A JP H06310023 A JPH06310023 A JP H06310023A
Authority
JP
Japan
Prior art keywords
layer
emitter electrode
small hole
electron
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10092593A
Other languages
English (en)
Inventor
Akihiro Hoshino
昭裕 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP10092593A priority Critical patent/JPH06310023A/ja
Publication of JPH06310023A publication Critical patent/JPH06310023A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【目的】電子放出素子の構造及び製造方法において、尖
ったエミッタ電極を蒸着により形成する際の小孔の開口
部直径を縮小制御せずに形成でき、尖ったエミッタ電極
の大きさ、高さ等にばらつきの無い安定した品質を得る
ことにある。 【構成】導電性基板10上に絶縁層11とゲート電極層
12と絶縁層11及びゲート電極層12に形成された所
要の大きさの複数の小孔14を備えた電子放出素子にお
いて、異方性エッチングにより孔設された小孔14内底
部に斜方蒸着による凹状のエミッタ電極15を備え、該
エミッタ電極15にその側方周囲の絶縁層11を等方性
エッチングでエッチング除去して形成された尖った先端
部16を備えた電子放出素子及びその製造方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、平板型画像表示装置等
に用いられる電子放出素子及びその製造方法に関するも
のである。
【0002】
【従来の技術】最近、情報化社会の進展によりテレビや
コンピュータ等に用いられるディスプレイ装置は、マン
・マシン・インタフェースとして今や不可欠のものとな
っている。
【0003】ディスプレイ装置のいろいろな用途への拡
大とともに、表示品質や性能に対する要求は、より厳し
くなってきた。現状の開発動向は、特に大型化と高精細
化と平面化であり、平面ディスプレイとして液晶ディス
プレイが伸びてきており、その理由としては、従来のC
RT表示に比べて小型で、重量が軽く、薄型であるこ
と、そのため航空機、鉄道、車等の狭い空間でのディス
プレイ装置として新に用途が拡大した。
【0004】この液晶ディスプレイの欠点は視野角が狭
いこと、バックライトの消費電力が大きいこと等であ
る。そこで、新しい薄型の自発光型ディスプレイ装置の
開発が望まれている。その薄型の自発光型ディスプレイ
装置に用いられる電子放出源として、熱電子よりも低消
費電力が可能な冷陰極の開発が活発に行なわれている。
特に電界放出型電子放出(放射)素子は、強電界(10
7 V/cm)が冷陰極に集中するように、陰極の先端の
曲率半径がサブミクロン以下になるように加工されてい
る。このような電界放出型電子放出素子は、つぎのよう
な特徴をもっており、(1)電流密度が高い、(2)電
力消費が少ない、(3)近年のLSIの製造技術である
微細加工技術が利用できることである。
【0005】従来、この電界放出型の電子放出(放射)
素子および製造方法として、幾つか提案がなされてい
る。すなわち、ジャーナル・オブ・アプライド・フィジ
ックス(1968年,第39巻7号,p.3504 〜3505)
や、特開昭61ー221783号公報や、ジャパンディ
スプレイ(1986年版,p.512〜514 )等に記載され
ている。
【0006】この従来の電子放出素子の代表的構造例を
図3の側断面図、図4の概要斜視図に示す。図中21は
高濃度に不純物が選択的にドープされた低抵抗率のシリ
コン配線を持つ絶縁基板であり、この基板21上に絶縁
層23として熱酸化膜が形成されており、この絶縁層2
3はエッチングで形成された小孔25が孔設されてい
る。小孔25内には、電子放出部(エミッタ)としてモ
リブデンMo、タングステンW等の高融点金属で且つ低
仕事関数金属である導電材料による第1導電膜22(エ
ミッタ配線パターン)が形成されている。この第1導電
膜22上には、尖った先端部を備えた電子放出部26
(エミッタ電極(陰極))を備え、さらに小孔25外側
の絶縁層23(熱酸化膜等)上には、エミッタ電極を囲
んでゲート電極となるクロムCrやモリブデンMo等の
薄膜による第2導電膜24(ゲート電極)が形成されて
いるものである。
【0007】上記従来の電子放出素子の製造方法は、図
5(a)〜(c)に示すように、まず、図5(a)絶縁
性基板21上に適宜パターン状の第1導電膜22(エミ
ッタ配線パターン)と、絶縁層23、及び第2導電膜2
4を順次形成する。
【0008】次に、図5(b)第2導電膜24上に、フ
ォトリソグラフ法によりアレイ状に配列した直径1〜2
μmの複数の微小パターンから構成されるレジストパタ
ーン(エッチングマスクパターン)を形成し、さらに等
方性エッチング(又は異方性エッチング)で、第2導電
膜24と絶縁層23に、第1導電膜22まで達する小孔
25を作製する。
【0009】続いて、第2導電膜24上より回転斜方蒸
着法により、銅(Cu)やアルミニウム(Al)のリフ
ト・オフ用金属等を用いて、直径1〜2μmの小孔25
開口部が閉塞する方向(開口部の直径が小さくなる方
向)に蒸着して、小孔25の開口径を縮小させて、約
0.2〜0.7μmの直径の縮小開口部を備えた小孔2
5を形成する。
【0010】この縮小開口部の真上よりモリブデンMo
やタングステンW等の高融点で且つ低仕事関数の金属を
絶縁性基板21に対して垂直方向より蒸着すると、小孔
25内における第1導電膜22(エミッタ配線パター
ン)上に、先端側が次第に細く尖った形状のエミッタ電
極26が形成されると同時に、開口部はモリブデンMo
やタングステンW等の蒸着材料の蒸着により塞がれる。
【0011】最後に、縮小開口部を形成していた銅(C
u)やアルミニウム(Al)のみを選択的にエッチング
除去して、小孔25の開口部が再び直径1〜2μmに開
くことにより、図5(c)に示すような、小孔25内の
第1導電膜22(エミッタ配線パターン)上に先端側が
次第に細く、尖った形状のエミッタ電極26(陰極)を
持ち、小孔25の開口部上に絶縁層23を挟んで第2導
電膜24(ゲート電極)を備えたアレイ状の電子放出素
子を作製する。
【0012】
【発明が解決しようとする課題】上記従来の電子放出素
子の構造及び製造方法においては、小孔25の縮小開口
部を形成するための銅(Cu)、アルミニウム(Al)
の斜方蒸着と、先端側が尖った形状のエミッタ電極26
を形成するためのモリブデン(Mo)やタングステン
(W)の垂直蒸着とを同時、又は別々に行なうため、製
造工程や製造条件制御が複雑であり、そのコントロール
が必要である。
【0013】特に、上記従来の電子放出素子の構造及び
製造方法においては、斜方蒸着により銅やアルミニウム
を蒸着する際において、小孔25の縮小開口部の直径の
大きさを均一に形成することが難しく、不均一である場
合には、尖ったエミッタ電極の大きさ、高さ等にばらつ
きが生じ、エミッタ電極26の先端とゲート電極24と
の距離で決まる動作電圧の均一性に影響を及ぼし、電子
放出素子による表示ムラとなったり、品質的な信頼性を
損なう心配があるため、電子放出素子の構造や製造法の
改良が望まれていた。
【0014】本発明は、電子放出素子の構造及び製造方
法において、尖ったエミッタ電極を蒸着により形成する
際の小孔の開口部直径を縮小制御せずに比較的容易に形
成でき、尖ったエミッタ電極の大きさ、高さ等にばらつ
きの無い安定した品質の電子放出素子を得ることにあ
る。
【0015】
【課題を解決するための手段】本発明は、導電性基板1
0上に絶縁層11と、ゲート電極層12と、絶縁層11
及びゲート電極層12に形成された所要の大きさの複数
の小孔14と、該小孔14内に尖った先端部16をもつ
エミッタ電極15を備えた電子放出素子において、小孔
14内底部に凹状または環状のエミッタ電極15を備
え、該エミッタ電極15頂部は、その側方周囲の絶縁層
11をエッチング除去して形成された尖った環状の先端
部16を備えていることを特徴とする電子放出素子であ
る。
【0016】また本発明は、導電性基板10上に絶縁層
11を形成する工程と、前記絶縁層11上にゲート電極
層12を形成する工程と、前記ゲート電極層12上にフ
ォトレジストをコーティングしパターン露光現像して複
数の小孔13aを配列した形状のレジストパターン13
を形成する工程と、前記レジストパターン13をマスク
として異方性ドライエッチングで前記絶縁層11とゲー
ト電極層12とを導電性基板10が露呈するまでパター
ンエッチングして小孔14を形成する工程と、前記レジ
ストパターン13を除去する工程と、斜方蒸着にて前記
小孔14底部の導電性基板10上にエミッタ電極15を
凹状に形成する工程と、等方性ドライエッチングによっ
て前記エミッタ電極15側方周囲の絶縁層11をエッチ
ングしてエミッタ電極15に側断面尖鋭状先端部16を
形成する工程とを含むことを特徴とする電子放出素子の
製造方法である。
【0017】
【作用】本発明によれば、小孔14内に形成される電子
放出用の尖ったエミッタ電極15は、小孔14底部の導
電性基板10上に斜方蒸着によって形成された凹状又は
環状のエミッタ電極15側方周囲の絶縁層11を、等方
性ドライエッチングによってエッチング除去することに
よって、尖った環状の先端部16がその凹状又は環状の
エミッタ電極15頂部に形成されるので、従来のように
小孔14の開口部直径を縮小して絞り込み調整するなど
の微細な条件の制御を採らずに、フォトリソグラフ法
と、異方性エッチング法と、斜方蒸着法と、等方性エッ
チング法とによる通常採用されている半導体製造プロセ
スを用いて比較的容易に製造でき、安定した品質の電子
放出素子が得られる。
【0018】
【実施例】本発明の電子放出素子及びその製造方法を、
図1に示す第1実施例の製造工程に従って以下に順に説
明する。
【0019】第1実施例の電子放出素子及びその製造方
法は、図1(a)に示すように、例えば、n型またはp
型の不純物が低抵抗の導電層として絶縁性シリコン基板
に高濃度にドープ(注入)されているような導電性基板
10(導電層10a)上に、絶縁層11として、例え
ば、厚さ約1μmの熱酸化膜SiO2 を形成する。なお
前記導電層10aは後にエミッタ配線パターン(エミッ
タ導電領域)となる。
【0020】次に、図1(b)、前記絶縁層11上にゲ
ート電極用薄膜として、厚さ0.2μm程度のCr金属
薄膜等のゲート電極層12を形成する。
【0021】次に、図1(c)、ゲート電極層12上
に、フォトレジストをスピンコートしてプリベークしフ
ォトレジスト膜を形成した後、該フォトレジスト膜にス
テッパー(露光装置)で小孔パターンを露光して現像水
洗処理し、フォトレジスト膜に直径約1〜1.5μmの
円形小孔13a、若しくは一辺が2〜3μmの矩形小孔
13aを形成してレジストパターン13をパターン形成
する。
【0022】次に、図1(d)、前記レジストパターン
13をマスクとして、反応性イオンエッチング(RI
E)法により、導電性基板10表面に対して垂直方向に
異方性エッチングして、ゲート電極層12及び絶縁層1
1に、約1μmの深さの導電性基板10表面に対してほ
ぼ垂直な側壁を有する小孔14を孔設し、その小孔14
底部に導電性基板10の表面(導電層10a)を露呈さ
せる。
【0023】次に、図1(e)、レジストパターン13
を、酸素プラズマ等によるアッシング装置にてプラズマ
アッシング処理して除去した後、図1(f)、前記導電
性基板10(導電層10a)上より、モリブデン(M
o)やタングステン(W)等の低仕事関数、高融点金属
を電子ビーム加熱の蒸着装置によって斜め(20度〜3
0度)から厚さ0.4μm程度斜め蒸着(斜方蒸着)し
て、凹状のエミッタ電極15を小孔14内の導電層10
a上に形成する。なお本発明の電子放出素子において
は、小孔14内の導電層10a上に形成されるエミッタ
電極15は、前記凹状のエミッタ電極15の中央部が欠
落した形状の環状であってもよい。
【0024】次に、図1(g)、前記導電性基板10上
より、等方性のあるプラズマエッチング法またはウエッ
トエッチング法で、小孔14内の凹状エミッタ電極15
の側方周囲の絶縁層11を等方性エッチング(サイドエ
ッチング)して内側空隙部11aを形成し、前記凹状エ
ミッタ電極15の頂部に、前記内側空隙部11aによる
側断面尖鋭状の先端部15を形成することにより電子放
出素子を形成する。
【0025】なお、斜方蒸着の際に同時にゲート電極層
12上に蒸着される余剰蒸着層15aは、後にアッシン
グ装置など適宜手段により剥離除去するか、あるいはそ
のまま残存させておくことは可能である。
【0026】次に、本発明の電子放出素子及びその製造
方法を、図2に示す第2実施例の製造工程に従って以下
に順に説明する。
【0027】第2実施例の電子放出素子及びその製造方
法は、まず、図2(a)に示すように、例えば、n型ま
たはp型の不純物が高濃度にドープされたシリコン基板
のような導電性基板10(導電層10a)上に、絶縁層
11として、例えば厚さ約1μmの熱酸化膜SiO2
形成する。
【0028】次に、図2(b)、前記絶縁層11上に、
ゲート電極用薄膜として厚さ0.2μm程度のCr金属
薄膜等のゲート電極層12を形成する。
【0029】次に、図2(c)、ゲート電極層12上
に、フォトレジストをスピンコートしてプリベークしフ
ォトレジスト膜を形成した後、該フォトレジスト膜にス
テッパー(露光装置)で小孔パターンを露光して現像水
洗処理し、フォトレジスト膜に直径約1〜1.5μmの
円形小孔13a、若しくは一辺が2〜3μmの矩形小孔
13aを形成してレジストパターン13をパターン形成
する。
【0030】次に、図2(d)、前記レジストパターン
13をマスクとして、反応性イオンエッチング(RI
E)法により、導電性基板10表面に対して垂直方向に
異方性エッチングして、ゲート電極層12及び絶縁層1
1に、約1μmの深さの導電性基板10表面に対してほ
ぼ垂直な側壁を有する小孔14を孔設し、その小孔14
底部に導電性基板10の表面(導電層10a)を露呈さ
せる。
【0031】次に、図2(e)、レジストパターン13
を除去して、前記導電性基板10(導電層10a)上よ
り、モリブデンシリサイド(MoSi)やタングステン
シリサイド(WSi)等を用いて、電子ビーム加熱の蒸
着装置で、該導電性基板10に対し垂直に蒸着して、小
孔14内に露呈する導電層10a上に金属シリサイド膜
によるエミッタ電極下地層17を厚さ0.1μmにて形
成する。なお、17aは、この蒸着により同時にゲート
電極層12上に蒸着された余剰蒸着層である。
【0032】次に、図2(f)、前記導電性基板10上
より、モリブデン(Mo)やタングステン(W)等の低
仕事関数、高融点金属を用いて、電子ビーム加熱の蒸着
装置により斜め(20度〜30度)から蒸着(斜方蒸
着)して、厚さ0.4μmの凹状のエミッタ電極15を
エミッタ電極下地層17上に形成する。15aは、この
蒸着により同時に余剰蒸着層17a上に蒸着された余剰
蒸着層である。なお本発明の電子放出素子においては、
小孔14内のエミッタ電極下地層17上に形成されるエ
ミッタ電極15は、前記凹状のエミッタ電極15の中央
部が欠落した形状の環状であってもよい。
【0033】次に、図2(g)、前記導電性基板10上
より、等方性のあるプラズマエッチング法またはウエッ
トエッチング法で、小孔14内の凹状エミッタ電極15
の側方周囲の絶縁層11を等方性エッチング(サイドエ
ッチング)して内側空隙部11aを形成し、前記凹状エ
ミッタ電極15の頂部に、前記内側空隙部11aによる
側断面尖鋭状の先端部16を形成することにより電子放
出素子を形成する。
【0034】なお、垂直蒸着の際に同時にゲート電極層
12上に蒸着される余剰蒸着層17a、及び斜方蒸着の
際に同時に余剰蒸着層17a上に蒸着される余剰蒸着層
15aは、後にアッシング装置など適宜手段により剥離
除去するか、あるいはそのまま残存させておくことは可
能である。
【0035】以上のように、第2実施例によれば、小孔
14底部のシリコン導電性基板10上に、エミッタ電極
15に使用される金属と同一の金属による金属シリサイ
ドが形成されているため、エミッタ電極15の基板10
側に対する密着力(接合力)が良く、エミッタ電極15
の構造が強化される。
【0036】
【発明の効果】本発明は、電子放出素子の構造及び製造
方法において、先端側が尖った先端部を備えたエミッタ
電極を形成するための製造工程における条件制御が従来
よりも比較的容易であり、複雑なコントロールが軽減で
きる効果がある。
【0037】特に、エミッタ電極を形成するための小孔
の縮小操作を必要としないため、小孔の不均一によるエ
ミッタ電極の大きさ、高さ等のばらつきが解消され、エ
ミッタ電極の先端とゲート電極との距離で決まる動作電
圧の均一性が保持され、電子放出素子による表示ムラが
解消でき、安定した品質が得られる効果がある。
【図面の簡単な説明】
【図1】(a)〜(g)は本発明の第1実施例の製造工
程を説明する側断面図である。
【図2】(a)〜(g)は本発明の第2実施例の製造工
程を説明する側断面図である。
【図3】従来の電子放出素子の構造を説明する側断面図
である。
【図4】従来の電子放出素子の構造を説明する斜視図で
ある。
【図5】従来の電子放出素子の製造工程を説明する側断
面図である。
【符号の説明】
10…導電性基板 10a…導電層 11…絶縁層 1
1a…内部空隙部 12…ゲート電極層 13…レジストパターン層 13
a…パターン小孔 14…小孔 15…エミッタ電極 16…尖鋭先端部 17…エミッタ電極下地層 21…絶縁性基板 22…エミッタ配線導電層 23…
絶縁層 24…ゲート電極導電層 25…小孔 26…尖鋭先端
部を備えるエミッタ電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】導電性基板10上に絶縁層11と、ゲート
    電極層12と、絶縁層11及びゲート電極層12に形成
    された所要の大きさの複数の小孔14と、該小孔14内
    に尖った先端部16をもつエミッタ電極15を備えた電
    子放出素子において、小孔14内底部に凹状または環状
    のエミッタ電極15を備え、該エミッタ電極15頂部
    は、その側方周囲の絶縁層11をエッチング除去して形
    成された尖った環状の先端部16を備えていることを特
    徴とする電子放出素子。
  2. 【請求項2】導電性基板10上に絶縁層11を形成する
    工程と、前記絶縁層11上にゲート電極層12を形成す
    る工程と、前記ゲート電極層12上にフォトレジストを
    コーティングしパターン露光現像して複数の小孔13a
    を配列した形状のレジストパターン13を形成する工程
    と、前記レジストパターン13をマスクとして異方性ド
    ライエッチングで前記絶縁層11とゲート電極層12と
    を導電性基板10が露呈するまでパターンエッチングし
    て小孔14を形成する工程と、前記レジストパターン1
    3を除去する工程と、斜方蒸着にて前記小孔14底部の
    導電性基板10上にエミッタ電極15を凹状に形成する
    工程と、等方性ドライエッチングによって前記エミッタ
    電極15側方周囲の絶縁層11をエッチングしてエミッ
    タ電極15に側断面尖鋭状先端部16を形成する工程と
    を含むことを特徴とする電子放出素子の製造方法。
JP10092593A 1993-04-27 1993-04-27 電子放出素子及びその製造方法 Pending JPH06310023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10092593A JPH06310023A (ja) 1993-04-27 1993-04-27 電子放出素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10092593A JPH06310023A (ja) 1993-04-27 1993-04-27 電子放出素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06310023A true JPH06310023A (ja) 1994-11-04

Family

ID=14286932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10092593A Pending JPH06310023A (ja) 1993-04-27 1993-04-27 電子放出素子及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06310023A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100282A (ja) * 2000-07-19 2002-04-05 Matsushita Electric Ind Co Ltd 電子放出素子およびその製造方法、ならびにこれを用いた画像表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100282A (ja) * 2000-07-19 2002-04-05 Matsushita Electric Ind Co Ltd 電子放出素子およびその製造方法、ならびにこれを用いた画像表示装置

Similar Documents

Publication Publication Date Title
US5394006A (en) Narrow gate opening manufacturing of gated fluid emitters
JP3255960B2 (ja) 冷陰極エミッタ素子
US5483118A (en) Field emission cold cathode and method for production thereof
US5409568A (en) Method of fabricating a microelectronic vacuum triode structure
KR0159805B1 (ko) 저전압구동형 전계방출어레이의 제조방법
US6246069B1 (en) Thin-film edge field emitter device
JPH06196086A (ja) 電界放出陰極及びその形成方法
US5930590A (en) Fabrication of volcano-shaped field emitters by chemical-mechanical polishing (CMP)
JPH06310023A (ja) 電子放出素子及びその製造方法
JPH0785778A (ja) 電子放出素子
JPH06131970A (ja) 微小真空素子の製造方法
JPH06111713A (ja) 電子放出素子
JPH08129952A (ja) 電界放出型電子銃の製造方法
KR100218685B1 (ko) 전계방출 소자 제조 방법
JPH06310028A (ja) 電子放出素子の製造方法
KR100257568B1 (ko) 전계방출표시 소자의 필드 에미터 어레이 형성방법
JPH06310029A (ja) 電子銃および量子細線の製造方法
JP2737675B2 (ja) 縦型微小冷陰極の製造方法
JPH05242797A (ja) 電子放出素子の製造方法
KR100279749B1 (ko) 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법
JPH0817332A (ja) 電界放射型電子素子およびその製造方法
JP3826539B2 (ja) 冷電子放出素子の製造方法
JPH1167057A (ja) 微小冷陰極
JPH11162326A (ja) 電界電子放出素子
JPH06275189A (ja) セルフアラインゲート構造および集束リングの形成法