JPH06310023A - Electron emission element and manufacture thereof - Google Patents
Electron emission element and manufacture thereofInfo
- Publication number
- JPH06310023A JPH06310023A JP10092593A JP10092593A JPH06310023A JP H06310023 A JPH06310023 A JP H06310023A JP 10092593 A JP10092593 A JP 10092593A JP 10092593 A JP10092593 A JP 10092593A JP H06310023 A JPH06310023 A JP H06310023A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter electrode
- small hole
- electron
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、平板型画像表示装置等
に用いられる電子放出素子及びその製造方法に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device used in a flat panel image display device and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】最近、情報化社会の進展によりテレビや
コンピュータ等に用いられるディスプレイ装置は、マン
・マシン・インタフェースとして今や不可欠のものとな
っている。2. Description of the Related Art Recently, with the progress of information society, display devices used for televisions, computers, etc. are now indispensable as man-machine interfaces.
【０００３】ディスプレイ装置のいろいろな用途への拡
大とともに、表示品質や性能に対する要求は、より厳し
くなってきた。現状の開発動向は、特に大型化と高精細
化と平面化であり、平面ディスプレイとして液晶ディス
プレイが伸びてきており、その理由としては、従来のＣ
ＲＴ表示に比べて小型で、重量が軽く、薄型であるこ
と、そのため航空機、鉄道、車等の狭い空間でのディス
プレイ装置として新に用途が拡大した。With the expansion of display devices to various uses, the requirements for display quality and performance have become more severe. The current development trend is especially large size, high definition, and flatness, and liquid crystal displays are growing as flat displays because the conventional C
Compared to RT displays, it is smaller, lighter in weight, and thinner. Therefore, its application has been expanded as a display device in a narrow space such as an airplane, a railroad, and a car.
【０００４】この液晶ディスプレイの欠点は視野角が狭
いこと、バックライトの消費電力が大きいこと等であ
る。そこで、新しい薄型の自発光型ディスプレイ装置の
開発が望まれている。その薄型の自発光型ディスプレイ
装置に用いられる電子放出源として、熱電子よりも低消
費電力が可能な冷陰極の開発が活発に行なわれている。
特に電界放出型電子放出（放射）素子は、強電界（１０
7 Ｖ／ｃｍ）が冷陰極に集中するように、陰極の先端の
曲率半径がサブミクロン以下になるように加工されてい
る。このような電界放出型電子放出素子は、つぎのよう
な特徴をもっており、（１）電流密度が高い、（２）電
力消費が少ない、（３）近年のＬＳＩの製造技術である
微細加工技術が利用できることである。Disadvantages of this liquid crystal display are that the viewing angle is narrow and the power consumption of the backlight is large. Therefore, development of a new thin self-luminous display device is desired. As an electron emission source used for the thin self-luminous display device, a cold cathode capable of lower power consumption than thermoelectrons has been actively developed.
In particular, the field emission type electron emission (radiation) element is
7 V / cm) is concentrated on the cold cathode so that the radius of curvature of the tip of the cathode is submicron or less. Such a field emission electron-emitting device has the following features: (1) high current density, (2) low power consumption, and (3) fine processing technology, which is a recent LSI manufacturing technology. It is available.
【０００５】従来、この電界放出型の電子放出（放射）
素子および製造方法として、幾つか提案がなされてい
る。すなわち、ジャーナル・オブ・アプライド・フィジ
ックス（１９６８年，第３９巻７号，ｐ.3504 〜3505）
や、特開昭６１ー２２１７８３号公報や、ジャパンディ
スプレイ（１９８６年版，ｐ.512〜514 ）等に記載され
ている。Conventionally, this field emission type electron emission (radiation)
Several proposals have been made as elements and manufacturing methods. That is, Journal of Applied Physics (1968, Vol. 39, No. 7, p.3504-3505)
And JP-A-61-217883, Japan Display (1986 edition, p.512-514) and the like.
【０００６】この従来の電子放出素子の代表的構造例を
図３の側断面図、図４の概要斜視図に示す。図中２１は
高濃度に不純物が選択的にドープされた低抵抗率のシリ
コン配線を持つ絶縁基板であり、この基板２１上に絶縁
層２３として熱酸化膜が形成されており、この絶縁層２
３はエッチングで形成された小孔２５が孔設されてい
る。小孔２５内には、電子放出部（エミッタ）としてモ
リブデンＭｏ、タングステンＷ等の高融点金属で且つ低
仕事関数金属である導電材料による第１導電膜２２（エ
ミッタ配線パターン）が形成されている。この第１導電
膜２２上には、尖った先端部を備えた電子放出部２６
（エミッタ電極（陰極））を備え、さらに小孔２５外側
の絶縁層２３（熱酸化膜等）上には、エミッタ電極を囲
んでゲート電極となるクロムＣｒやモリブデンＭｏ等の
薄膜による第２導電膜２４（ゲート電極）が形成されて
いるものである。An example of a typical structure of this conventional electron-emitting device is shown in a side sectional view of FIG. 3 and a schematic perspective view of FIG. In the figure, reference numeral 21 denotes an insulating substrate having a low-resistivity silicon wiring selectively doped with a high concentration of impurities, and a thermal oxide film is formed as an insulating layer 23 on the substrate 21.
3 has a small hole 25 formed by etching. In the small hole 25, a first conductive film 22 (emitter wiring pattern) made of a conductive material that is a high melting point metal such as molybdenum Mo and tungsten W and a low work function metal is formed as an electron emitting portion (emitter). . An electron emitting portion 26 having a sharp tip is formed on the first conductive film 22.
(Emitter electrode (cathode)), and on the insulating layer 23 (thermal oxide film or the like) outside the small hole 25, the second conductivity is formed by a thin film such as chromium Cr or molybdenum Mo that surrounds the emitter electrode and becomes a gate electrode The film 24 (gate electrode) is formed.
【０００７】上記従来の電子放出素子の製造方法は、図
５（ａ）〜（ｃ）に示すように、まず、図５（ａ）絶縁
性基板２１上に適宜パターン状の第１導電膜２２（エミ
ッタ配線パターン）と、絶縁層２３、及び第２導電膜２
４を順次形成する。In the conventional method for manufacturing an electron-emitting device, as shown in FIGS. 5A to 5C, first, an appropriately patterned first conductive film 22 is formed on an insulating substrate 21 shown in FIG. (Emitter wiring pattern), insulating layer 23, and second conductive film 2
4 are sequentially formed.
【０００８】次に、図５（ｂ）第２導電膜２４上に、フ
ォトリソグラフ法によりアレイ状に配列した直径１〜２
μｍの複数の微小パターンから構成されるレジストパタ
ーン（エッチングマスクパターン）を形成し、さらに等
方性エッチング（又は異方性エッチング）で、第２導電
膜２４と絶縁層２３に、第１導電膜２２まで達する小孔
２５を作製する。Next, on the second conductive film 24 shown in FIG. 5B, the diameters 1 to 2 arranged in an array by the photolithography method are shown.
A resist pattern (etching mask pattern) composed of a plurality of μm fine patterns is formed, and isotropic etching (or anisotropic etching) is performed to form a first conductive film on the second conductive film 24 and the insulating layer 23. A small hole 25 reaching 22 is made.
【０００９】続いて、第２導電膜２４上より回転斜方蒸
着法により、銅（Ｃｕ）やアルミニウム（Ａｌ）のリフ
ト・オフ用金属等を用いて、直径１〜２μｍの小孔２５
開口部が閉塞する方向（開口部の直径が小さくなる方
向）に蒸着して、小孔２５の開口径を縮小させて、約
０．２〜０．７μｍの直径の縮小開口部を備えた小孔２
５を形成する。Subsequently, a small hole 25 having a diameter of 1 to 2 μm is formed on the second conductive film 24 by a rotary oblique deposition method using a lift-off metal such as copper (Cu) or aluminum (Al).
By vapor-depositing in a direction in which the opening is closed (direction in which the diameter of the opening becomes smaller), the opening diameter of the small hole 25 is reduced, and a small opening having a reduced opening having a diameter of about 0.2 to 0.7 μm is provided. Hole 2
5 is formed.
【００１０】この縮小開口部の真上よりモリブデンＭｏ
やタングステンＷ等の高融点で且つ低仕事関数の金属を
絶縁性基板２１に対して垂直方向より蒸着すると、小孔
２５内における第１導電膜２２（エミッタ配線パター
ン）上に、先端側が次第に細く尖った形状のエミッタ電
極２６が形成されると同時に、開口部はモリブデンＭｏ
やタングステンＷ等の蒸着材料の蒸着により塞がれる。Molybdenum Mo is formed just above the reduction opening.
When a metal having a high melting point and a low work function, such as tungsten or tungsten W, is vapor-deposited in a direction perpendicular to the insulating substrate 21, the tip side is gradually thinned on the first conductive film 22 (emitter wiring pattern) in the small hole 25. At the same time as the pointed emitter electrode 26 is formed, the opening is made of molybdenum Mo.
It is blocked by vapor deposition of a vapor deposition material such as tungsten or tungsten W.
【００１１】最後に、縮小開口部を形成していた銅（Ｃ
ｕ）やアルミニウム（Ａｌ）のみを選択的にエッチング
除去して、小孔２５の開口部が再び直径１〜２μｍに開
くことにより、図５（ｃ）に示すような、小孔２５内の
第１導電膜２２（エミッタ配線パターン）上に先端側が
次第に細く、尖った形状のエミッタ電極２６（陰極）を
持ち、小孔２５の開口部上に絶縁層２３を挟んで第２導
電膜２４（ゲート電極）を備えたアレイ状の電子放出素
子を作製する。Finally, the copper (C
u) or aluminum (Al) is selectively removed by etching, and the opening of the small hole 25 is reopened to have a diameter of 1 to 2 μm. The first conductive film 22 (emitter wiring pattern) has a sharp tip-shaped emitter electrode 26 (cathode) on the tip side, and the second conductive film 24 (gate is formed on the opening of the small hole 25 with the insulating layer 23 interposed therebetween. An array of electron-emitting devices having electrodes) is produced.
【００１２】[0012]
【発明が解決しようとする課題】上記従来の電子放出素
子の構造及び製造方法においては、小孔２５の縮小開口
部を形成するための銅（Ｃｕ）、アルミニウム（Ａｌ）
の斜方蒸着と、先端側が尖った形状のエミッタ電極２６
を形成するためのモリブデン（Ｍｏ）やタングステン
（Ｗ）の垂直蒸着とを同時、又は別々に行なうため、製
造工程や製造条件制御が複雑であり、そのコントロール
が必要である。In the structure and manufacturing method of the conventional electron-emitting device described above, copper (Cu) or aluminum (Al) for forming the reduced opening of the small hole 25 is used.
Oblique deposition and the emitter electrode 26 with a sharp tip.
Since the vertical vapor deposition of molybdenum (Mo) or tungsten (W) for forming the film is performed simultaneously or separately, the manufacturing process and manufacturing condition control are complicated, and the control is required.
【００１３】特に、上記従来の電子放出素子の構造及び
製造方法においては、斜方蒸着により銅やアルミニウム
を蒸着する際において、小孔２５の縮小開口部の直径の
大きさを均一に形成することが難しく、不均一である場
合には、尖ったエミッタ電極の大きさ、高さ等にばらつ
きが生じ、エミッタ電極２６の先端とゲート電極２４と
の距離で決まる動作電圧の均一性に影響を及ぼし、電子
放出素子による表示ムラとなったり、品質的な信頼性を
損なう心配があるため、電子放出素子の構造や製造法の
改良が望まれていた。In particular, in the above-described conventional structure and manufacturing method of the electron-emitting device, when the copper or aluminum is vapor-deposited by the oblique vapor deposition, the diameter of the reduced opening of the small hole 25 is made uniform. If it is difficult and uneven, the size, height, etc. of the pointed emitter electrode will vary, affecting the uniformity of the operating voltage determined by the distance between the tip of the emitter electrode 26 and the gate electrode 24. However, since there is a concern that display unevenness due to the electron-emitting device may occur and quality reliability may be impaired, improvements in the structure and manufacturing method of the electron-emitting device have been desired.
【００１４】本発明は、電子放出素子の構造及び製造方
法において、尖ったエミッタ電極を蒸着により形成する
際の小孔の開口部直径を縮小制御せずに比較的容易に形
成でき、尖ったエミッタ電極の大きさ、高さ等にばらつ
きの無い安定した品質の電子放出素子を得ることにあ
る。According to the present invention, in the structure and manufacturing method of the electron-emitting device, the sharp emitter electrode can be formed relatively easily without controlling the opening diameter of the small hole when it is formed by vapor deposition. An object of the present invention is to obtain an electron-emitting device of stable quality with no variation in electrode size and height.
【００１５】[0015]
【課題を解決するための手段】本発明は、導電性基板１
０上に絶縁層１１と、ゲート電極層１２と、絶縁層１１
及びゲート電極層１２に形成された所要の大きさの複数
の小孔１４と、該小孔１４内に尖った先端部１６をもつ
エミッタ電極１５を備えた電子放出素子において、小孔
１４内底部に凹状または環状のエミッタ電極１５を備
え、該エミッタ電極１５頂部は、その側方周囲の絶縁層
１１をエッチング除去して形成された尖った環状の先端
部１６を備えていることを特徴とする電子放出素子であ
る。The present invention provides a conductive substrate 1.
0, the insulating layer 11, the gate electrode layer 12, and the insulating layer 11
And an electron-emitting device having a plurality of small holes 14 of a required size formed in the gate electrode layer 12 and an emitter electrode 15 having a sharp tip 16 in the small holes 14, the bottom of the small hole 14 Is provided with a concave or annular emitter electrode 15, and a top portion of the emitter electrode 15 is provided with a sharp annular tip portion 16 formed by etching away the insulating layer 11 around its side. It is an electron-emitting device.
【００１６】また本発明は、導電性基板１０上に絶縁層
１１を形成する工程と、前記絶縁層１１上にゲート電極
層１２を形成する工程と、前記ゲート電極層１２上にフ
ォトレジストをコーティングしパターン露光現像して複
数の小孔１３ａを配列した形状のレジストパターン１３
を形成する工程と、前記レジストパターン１３をマスク
として異方性ドライエッチングで前記絶縁層１１とゲー
ト電極層１２とを導電性基板１０が露呈するまでパター
ンエッチングして小孔１４を形成する工程と、前記レジ
ストパターン１３を除去する工程と、斜方蒸着にて前記
小孔１４底部の導電性基板１０上にエミッタ電極１５を
凹状に形成する工程と、等方性ドライエッチングによっ
て前記エミッタ電極１５側方周囲の絶縁層１１をエッチ
ングしてエミッタ電極１５に側断面尖鋭状先端部１６を
形成する工程とを含むことを特徴とする電子放出素子の
製造方法である。The present invention also includes the steps of forming an insulating layer 11 on the conductive substrate 10, forming a gate electrode layer 12 on the insulating layer 11, and coating the gate electrode layer 12 with a photoresist. Then, a resist pattern 13 having a shape in which a plurality of small holes 13a are arranged by pattern exposure and development
And a step of patterning the insulating layer 11 and the gate electrode layer 12 by anisotropic dry etching using the resist pattern 13 as a mask until the conductive substrate 10 is exposed to form small holes 14. , The step of removing the resist pattern 13, the step of forming the emitter electrode 15 in a concave shape on the conductive substrate 10 at the bottom of the small hole 14 by oblique vapor deposition, and the step of forming the emitter electrode 15 by isotropic dry etching. And a step of forming the tip portion 16 having a sharp side cross section on the emitter electrode 15 by etching the insulating layer 11 on the periphery thereof.
【００１７】[0017]
【作用】本発明によれば、小孔１４内に形成される電子
放出用の尖ったエミッタ電極１５は、小孔１４底部の導
電性基板１０上に斜方蒸着によって形成された凹状又は
環状のエミッタ電極１５側方周囲の絶縁層１１を、等方
性ドライエッチングによってエッチング除去することに
よって、尖った環状の先端部１６がその凹状又は環状の
エミッタ電極１５頂部に形成されるので、従来のように
小孔１４の開口部直径を縮小して絞り込み調整するなど
の微細な条件の制御を採らずに、フォトリソグラフ法
と、異方性エッチング法と、斜方蒸着法と、等方性エッ
チング法とによる通常採用されている半導体製造プロセ
スを用いて比較的容易に製造でき、安定した品質の電子
放出素子が得られる。According to the present invention, the sharp emitter electrode 15 for electron emission formed in the small hole 14 has a concave or annular shape formed by oblique deposition on the conductive substrate 10 at the bottom of the small hole 14. By removing the insulating layer 11 around the side of the emitter electrode 15 by isotropic dry etching, a sharp annular tip 16 is formed on the top of the concave or annular emitter electrode 15. The photolithography method, the anisotropic etching method, the oblique deposition method, and the isotropic etching method are adopted without controlling fine conditions such as reducing the aperture diameter of the small hole 14 and adjusting the aperture. It is possible to obtain an electron-emitting device of stable quality, which can be relatively easily manufactured by using the semiconductor manufacturing process usually adopted by
【００１８】[0018]
【実施例】本発明の電子放出素子及びその製造方法を、
図１に示す第１実施例の製造工程に従って以下に順に説
明する。EXAMPLE An electron-emitting device and a method for manufacturing the same according to the present invention will be described.
The manufacturing steps of the first embodiment shown in FIG. 1 will be sequentially described below.
【００１９】第１実施例の電子放出素子及びその製造方
法は、図１（ａ）に示すように、例えば、ｎ型またはｐ
型の不純物が低抵抗の導電層として絶縁性シリコン基板
に高濃度にドープ（注入）されているような導電性基板
１０（導電層１０ａ）上に、絶縁層１１として、例え
ば、厚さ約１μｍの熱酸化膜ＳｉＯ2 を形成する。なお
前記導電層１０ａは後にエミッタ配線パターン（エミッ
タ導電領域）となる。As shown in FIG. 1A, the electron-emitting device and the manufacturing method thereof according to the first embodiment are, for example, n-type or p-type.
On the conductive substrate 10 (conductive layer 10a) in which a type impurity is doped (implanted) into an insulating silicon substrate at a high concentration as a low-resistance conductive layer, the insulating layer 11 has a thickness of, for example, about 1 μm. Forming a thermal oxide film SiO 2 . The conductive layer 10a will later become an emitter wiring pattern (emitter conductive region).
【００２０】次に、図１（ｂ）、前記絶縁層１１上にゲ
ート電極用薄膜として、厚さ０．２μｍ程度のＣｒ金属
薄膜等のゲート電極層１２を形成する。Next, as shown in FIG. 1B, a gate electrode layer 12 such as a Cr metal thin film having a thickness of about 0.2 μm is formed on the insulating layer 11 as a gate electrode thin film.
【００２１】次に、図１（ｃ）、ゲート電極層１２上
に、フォトレジストをスピンコートしてプリベークしフ
ォトレジスト膜を形成した後、該フォトレジスト膜にス
テッパー（露光装置）で小孔パターンを露光して現像水
洗処理し、フォトレジスト膜に直径約１〜１．５μｍの
円形小孔１３ａ、若しくは一辺が２〜３μｍの矩形小孔
１３ａを形成してレジストパターン１３をパターン形成
する。Next, as shown in FIG. 1C, a photoresist is spin-coated on the gate electrode layer 12 and pre-baked to form a photoresist film, and then a small hole pattern is formed on the photoresist film by a stepper (exposure device). Is exposed to light and developed and washed to form a circular small hole 13a having a diameter of about 1 to 1.5 μm or a rectangular small hole 13a having a side of 2 to 3 μm on the photoresist film to form a resist pattern 13.
【００２２】次に、図１（ｄ）、前記レジストパターン
１３をマスクとして、反応性イオンエッチング（ＲＩ
Ｅ）法により、導電性基板１０表面に対して垂直方向に
異方性エッチングして、ゲート電極層１２及び絶縁層１
１に、約１μｍの深さの導電性基板１０表面に対してほ
ぼ垂直な側壁を有する小孔１４を孔設し、その小孔１４
底部に導電性基板１０の表面（導電層１０ａ）を露呈さ
せる。Next, as shown in FIG. 1D, reactive ion etching (RI) is performed using the resist pattern 13 as a mask.
The gate electrode layer 12 and the insulating layer 1 are anisotropically etched in the direction perpendicular to the surface of the conductive substrate 10 by the method E).
1 is provided with a small hole 14 having a side wall substantially vertical to the surface of the conductive substrate 10 having a depth of about 1 μm.
The surface (conductive layer 10a) of the conductive substrate 10 is exposed at the bottom.
【００２３】次に、図１（ｅ）、レジストパターン１３
を、酸素プラズマ等によるアッシング装置にてプラズマ
アッシング処理して除去した後、図１（ｆ）、前記導電
性基板１０（導電層１０ａ）上より、モリブデン（Ｍ
ｏ）やタングステン（Ｗ）等の低仕事関数、高融点金属
を電子ビーム加熱の蒸着装置によって斜め（２０度〜３
０度）から厚さ０．４μｍ程度斜め蒸着（斜方蒸着）し
て、凹状のエミッタ電極１５を小孔１４内の導電層１０
ａ上に形成する。なお本発明の電子放出素子において
は、小孔１４内の導電層１０ａ上に形成されるエミッタ
電極１５は、前記凹状のエミッタ電極１５の中央部が欠
落した形状の環状であってもよい。Next, FIG. 1E, the resist pattern 13
Is removed by plasma ashing with an ashing device using oxygen plasma or the like, and then molybdenum (M) is removed from above the conductive substrate 10 (conductive layer 10a) in FIG.
o) and tungsten (W) having a low work function and a high melting point are obliquely (20 degrees to 3 degrees) by an electron beam heating vapor deposition apparatus.
Diagonal vapor deposition (oblique vapor deposition) from about 0 degree to a thickness of about 0.4 μm is performed to form a concave emitter electrode 15 in the conductive layer 10 in the small hole 14.
It is formed on a. In the electron-emitting device of the present invention, the emitter electrode 15 formed on the conductive layer 10a in the small hole 14 may have an annular shape in which the central portion of the recessed emitter electrode 15 is omitted.
【００２４】次に、図１（ｇ）、前記導電性基板１０上
より、等方性のあるプラズマエッチング法またはウエッ
トエッチング法で、小孔１４内の凹状エミッタ電極１５
の側方周囲の絶縁層１１を等方性エッチング（サイドエ
ッチング）して内側空隙部１１ａを形成し、前記凹状エ
ミッタ電極１５の頂部に、前記内側空隙部１１ａによる
側断面尖鋭状の先端部１５を形成することにより電子放
出素子を形成する。Next, as shown in FIG. 1G, a concave emitter electrode 15 in the small hole 14 is formed on the conductive substrate 10 by an isotropic plasma etching method or a wet etching method.
The insulating layer 11 around the sides of the inner cavity 11a is isotropically etched (side etched) to form an inner cavity 11a, and the tip portion 15 having a sharp side cross-section formed by the inner cavity 11a is formed on the top of the concave emitter electrode 15. To form an electron-emitting device.
【００２５】なお、斜方蒸着の際に同時にゲート電極層
１２上に蒸着される余剰蒸着層１５ａは、後にアッシン
グ装置など適宜手段により剥離除去するか、あるいはそ
のまま残存させておくことは可能である。The surplus vapor-deposited layer 15a simultaneously vapor-deposited on the gate electrode layer 12 at the time of oblique vapor deposition can be peeled off and removed by an appropriate means such as an ashing device or left as it is. .
【００２６】次に、本発明の電子放出素子及びその製造
方法を、図２に示す第２実施例の製造工程に従って以下
に順に説明する。Next, the electron-emitting device and the method of manufacturing the same according to the present invention will be described below in order according to the manufacturing process of the second embodiment shown in FIG.
【００２７】第２実施例の電子放出素子及びその製造方
法は、まず、図２（ａ）に示すように、例えば、ｎ型ま
たはｐ型の不純物が高濃度にドープされたシリコン基板
のような導電性基板１０（導電層１０ａ）上に、絶縁層
１１として、例えば厚さ約１μｍの熱酸化膜ＳｉＯ2 を
形成する。In the electron-emitting device and the method of manufacturing the same according to the second embodiment, first, as shown in FIG. 2A, for example, a silicon substrate heavily doped with n-type or p-type impurities is used. On the conductive substrate 10 (conductive layer 10a), a thermal oxide film SiO 2 having a thickness of, for example, about 1 μm is formed as the insulating layer 11.
【００２８】次に、図２（ｂ）、前記絶縁層１１上に、
ゲート電極用薄膜として厚さ０．２μｍ程度のＣｒ金属
薄膜等のゲート電極層１２を形成する。Next, as shown in FIG. 2B, on the insulating layer 11,
A gate electrode layer 12 such as a Cr metal thin film having a thickness of about 0.2 μm is formed as a gate electrode thin film.
【００２９】次に、図２（ｃ）、ゲート電極層１２上
に、フォトレジストをスピンコートしてプリベークしフ
ォトレジスト膜を形成した後、該フォトレジスト膜にス
テッパー（露光装置）で小孔パターンを露光して現像水
洗処理し、フォトレジスト膜に直径約１〜１．５μｍの
円形小孔１３ａ、若しくは一辺が２〜３μｍの矩形小孔
１３ａを形成してレジストパターン１３をパターン形成
する。Next, as shown in FIG. 2C, a photoresist is spin-coated on the gate electrode layer 12 and pre-baked to form a photoresist film, and then a small hole pattern is formed on the photoresist film by a stepper (exposure device). Is exposed to light and developed and washed to form a circular small hole 13a having a diameter of about 1 to 1.5 μm or a rectangular small hole 13a having a side of 2 to 3 μm on the photoresist film to form a resist pattern 13.
【００３０】次に、図２（ｄ）、前記レジストパターン
１３をマスクとして、反応性イオンエッチング（ＲＩ
Ｅ）法により、導電性基板１０表面に対して垂直方向に
異方性エッチングして、ゲート電極層１２及び絶縁層１
１に、約１μｍの深さの導電性基板１０表面に対してほ
ぼ垂直な側壁を有する小孔１４を孔設し、その小孔１４
底部に導電性基板１０の表面（導電層１０ａ）を露呈さ
せる。Next, as shown in FIG. 2D, reactive ion etching (RI) is performed using the resist pattern 13 as a mask.
The gate electrode layer 12 and the insulating layer 1 are anisotropically etched in the direction perpendicular to the surface of the conductive substrate 10 by the method E).
1 is provided with a small hole 14 having a side wall substantially vertical to the surface of the conductive substrate 10 having a depth of about 1 μm.
The surface (conductive layer 10a) of the conductive substrate 10 is exposed at the bottom.
【００３１】次に、図２（ｅ）、レジストパターン１３
を除去して、前記導電性基板１０（導電層１０ａ）上よ
り、モリブデンシリサイド（ＭｏＳｉ）やタングステン
シリサイド（ＷＳｉ）等を用いて、電子ビーム加熱の蒸
着装置で、該導電性基板１０に対し垂直に蒸着して、小
孔１４内に露呈する導電層１０ａ上に金属シリサイド膜
によるエミッタ電極下地層１７を厚さ０．１μｍにて形
成する。なお、１７ａは、この蒸着により同時にゲート
電極層１２上に蒸着された余剰蒸着層である。Next, FIG. 2E, the resist pattern 13
Is removed from above the conductive substrate 10 (conductive layer 10a) using a molybdenum silicide (MoSi), tungsten silicide (WSi) or the like, and is perpendicular to the conductive substrate 10 by an electron beam heating vapor deposition apparatus. Then, an emitter electrode base layer 17 made of a metal silicide film is formed to a thickness of 0.1 μm on the conductive layer 10a exposed in the small holes 14. In addition, 17a is a surplus vapor deposition layer simultaneously vapor-deposited on the gate electrode layer 12 by this vapor deposition.
【００３２】次に、図２（ｆ）、前記導電性基板１０上
より、モリブデン（Ｍｏ）やタングステン（Ｗ）等の低
仕事関数、高融点金属を用いて、電子ビーム加熱の蒸着
装置により斜め（２０度〜３０度）から蒸着（斜方蒸
着）して、厚さ０．４μｍの凹状のエミッタ電極１５を
エミッタ電極下地層１７上に形成する。１５ａは、この
蒸着により同時に余剰蒸着層１７ａ上に蒸着された余剰
蒸着層である。なお本発明の電子放出素子においては、
小孔１４内のエミッタ電極下地層１７上に形成されるエ
ミッタ電極１５は、前記凹状のエミッタ電極１５の中央
部が欠落した形状の環状であってもよい。Next, as shown in FIG. 2 (f), a low work function, refractory metal such as molybdenum (Mo) or tungsten (W) is used to slant from above the conductive substrate 10 by an electron beam heating vapor deposition apparatus. By vapor deposition (oblique vapor deposition) from (20 to 30 degrees), a concave emitter electrode 15 having a thickness of 0.4 μm is formed on the emitter electrode base layer 17. Reference numeral 15a is a surplus vapor deposition layer simultaneously vapor-deposited on the surplus vapor deposition layer 17a by this vapor deposition. In the electron-emitting device of the present invention,
The emitter electrode 15 formed on the emitter electrode base layer 17 in the small hole 14 may have an annular shape in which the central portion of the concave emitter electrode 15 is omitted.
【００３３】次に、図２（ｇ）、前記導電性基板１０上
より、等方性のあるプラズマエッチング法またはウエッ
トエッチング法で、小孔１４内の凹状エミッタ電極１５
の側方周囲の絶縁層１１を等方性エッチング（サイドエ
ッチング）して内側空隙部１１ａを形成し、前記凹状エ
ミッタ電極１５の頂部に、前記内側空隙部１１ａによる
側断面尖鋭状の先端部１６を形成することにより電子放
出素子を形成する。Next, as shown in FIG. 2G, a concave emitter electrode 15 in the small hole 14 is formed on the conductive substrate 10 by an isotropic plasma etching method or a wet etching method.
The insulating layer 11 around the sides of the inner cavity 11a is isotropically etched (side etched) to form an inner cavity portion 11a, and a tip portion 16 having a sharp side cross section formed by the inner cavity portion 11a is formed on the top of the concave emitter electrode 15. To form an electron-emitting device.
【００３４】なお、垂直蒸着の際に同時にゲート電極層
１２上に蒸着される余剰蒸着層１７ａ、及び斜方蒸着の
際に同時に余剰蒸着層１７ａ上に蒸着される余剰蒸着層
１５ａは、後にアッシング装置など適宜手段により剥離
除去するか、あるいはそのまま残存させておくことは可
能である。The surplus vapor deposition layer 17a simultaneously deposited on the gate electrode layer 12 during vertical vapor deposition and the surplus vapor deposition layer 15a simultaneously vapor deposited on the surplus vapor deposition layer 17a during oblique vapor deposition are later ashed. It is possible to remove it by an appropriate means such as a device, or leave it as it is.
【００３５】以上のように、第２実施例によれば、小孔
１４底部のシリコン導電性基板１０上に、エミッタ電極
１５に使用される金属と同一の金属による金属シリサイ
ドが形成されているため、エミッタ電極１５の基板１０
側に対する密着力（接合力）が良く、エミッタ電極１５
の構造が強化される。As described above, according to the second embodiment, the metal silicide made of the same metal as the metal used for the emitter electrode 15 is formed on the silicon conductive substrate 10 at the bottom of the small hole 14. , The substrate 10 of the emitter electrode 15
Adhesive force (bonding force) to the side is good, and the emitter electrode 15
The structure of is strengthened.
【００３６】[0036]
【発明の効果】本発明は、電子放出素子の構造及び製造
方法において、先端側が尖った先端部を備えたエミッタ
電極を形成するための製造工程における条件制御が従来
よりも比較的容易であり、複雑なコントロールが軽減で
きる効果がある。According to the present invention, in the structure and the manufacturing method of the electron-emitting device, the condition control in the manufacturing process for forming the emitter electrode having the pointed tip is relatively easier than the conventional one. This has the effect of reducing complicated controls.
【００３７】特に、エミッタ電極を形成するための小孔
の縮小操作を必要としないため、小孔の不均一によるエ
ミッタ電極の大きさ、高さ等のばらつきが解消され、エ
ミッタ電極の先端とゲート電極との距離で決まる動作電
圧の均一性が保持され、電子放出素子による表示ムラが
解消でき、安定した品質が得られる効果がある。In particular, since it is not necessary to reduce the small hole for forming the emitter electrode, variations in size, height, etc. of the emitter electrode due to unevenness of the small hole are eliminated, and the tip of the emitter electrode and the gate are eliminated. The uniformity of the operating voltage determined by the distance from the electrode is maintained, display unevenness due to the electron-emitting device can be eliminated, and stable quality can be obtained.
【図１】（ａ）〜（ｇ）は本発明の第１実施例の製造工
程を説明する側断面図である。1A to 1G are side sectional views illustrating a manufacturing process of a first embodiment of the present invention.
【図２】（ａ）〜（ｇ）は本発明の第２実施例の製造工
程を説明する側断面図である。2A to 2G are side cross-sectional views illustrating a manufacturing process of a second embodiment of the present invention.
【図３】従来の電子放出素子の構造を説明する側断面図
である。FIG. 3 is a side sectional view illustrating a structure of a conventional electron-emitting device.
【図４】従来の電子放出素子の構造を説明する斜視図で
ある。FIG. 4 is a perspective view illustrating a structure of a conventional electron-emitting device.
【図５】従来の電子放出素子の製造工程を説明する側断
面図である。FIG. 5 is a side sectional view illustrating a manufacturing process of a conventional electron-emitting device.
１０…導電性基板 １０ａ…導電層 １１…絶縁層 １
１ａ…内部空隙部 １２…ゲート電極層 １３…レジストパターン層 １３
ａ…パターン小孔 １４…小孔 １５…エミッタ電極 １６…尖鋭先端部 １７…エミッタ電極下地層 ２１…絶縁性基板 ２２…エミッタ配線導電層 ２３…
絶縁層 ２４…ゲート電極導電層 ２５…小孔 ２６…尖鋭先端
部を備えるエミッタ電極10 ... Conductive substrate 10a ... Conductive layer 11 ... Insulating layer 1
1a ... Internal void 12 ... Gate electrode layer 13 ... Resist pattern layer 13
a ... Pattern small hole 14 ... Small hole 15 ... Emitter electrode 16 ... Sharp tip 17 ... Emitter electrode base layer 21 ... Insulating substrate 22 ... Emitter wiring conductive layer 23 ...
Insulating layer 24 ... Gate electrode conductive layer 25 ... Small hole 26 ... Emitter electrode having a sharp tip
Claims (2)
電極層１２と、絶縁層１１及びゲート電極層１２に形成
された所要の大きさの複数の小孔１４と、該小孔１４内
に尖った先端部１６をもつエミッタ電極１５を備えた電
子放出素子において、小孔１４内底部に凹状または環状
のエミッタ電極１５を備え、該エミッタ電極１５頂部
は、その側方周囲の絶縁層１１をエッチング除去して形
成された尖った環状の先端部１６を備えていることを特
徴とする電子放出素子。1. An insulating layer 11, a gate electrode layer 12, a plurality of small holes 14 of a required size formed in the insulating layer 11 and the gate electrode layer 12, and the small holes 14 on a conductive substrate 10. In an electron-emitting device having an emitter electrode 15 having a pointed tip portion 16 therein, a concave or annular emitter electrode 15 is provided at the inner bottom portion of the small hole 14, and the top portion of the emitter electrode 15 has an insulating layer around its side. An electron-emitting device comprising a sharp annular tip portion 16 formed by removing 11 by etching.
工程と、前記絶縁層１１上にゲート電極層１２を形成す
る工程と、前記ゲート電極層１２上にフォトレジストを
コーティングしパターン露光現像して複数の小孔１３ａ
を配列した形状のレジストパターン１３を形成する工程
と、前記レジストパターン１３をマスクとして異方性ド
ライエッチングで前記絶縁層１１とゲート電極層１２と
を導電性基板１０が露呈するまでパターンエッチングし
て小孔１４を形成する工程と、前記レジストパターン１
３を除去する工程と、斜方蒸着にて前記小孔１４底部の
導電性基板１０上にエミッタ電極１５を凹状に形成する
工程と、等方性ドライエッチングによって前記エミッタ
電極１５側方周囲の絶縁層１１をエッチングしてエミッ
タ電極１５に側断面尖鋭状先端部１６を形成する工程と
を含むことを特徴とする電子放出素子の製造方法。2. A step of forming an insulating layer 11 on a conductive substrate 10, a step of forming a gate electrode layer 12 on the insulating layer 11, and a pattern exposure by coating a photoresist on the gate electrode layer 12. Develop a plurality of small holes 13a
A step of forming a resist pattern 13 having an arrayed shape, and pattern etching the insulating layer 11 and the gate electrode layer 12 by anisotropic dry etching using the resist pattern 13 as a mask until the conductive substrate 10 is exposed. Step of forming small holes 14 and the resist pattern 1
3, the step of forming the emitter electrode 15 in a concave shape on the conductive substrate 10 at the bottom of the small hole 14 by oblique vapor deposition, and the insulation around the side of the emitter electrode 15 by isotropic dry etching. And a step of etching the layer 11 to form a tip portion 16 having a sharp side cross section on the emitter electrode 15, a method of manufacturing an electron-emitting device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10092593A JPH06310023A (en) | 1993-04-27 | 1993-04-27 | Electron emission element and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10092593A JPH06310023A (en) | 1993-04-27 | 1993-04-27 | Electron emission element and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310023A true JPH06310023A (en) | 1994-11-04 |
Family
ID=14286932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10092593A Pending JPH06310023A (en) | 1993-04-27 | 1993-04-27 | Electron emission element and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310023A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100282A (en) * | 2000-07-19 | 2002-04-05 | Matsushita Electric Ind Co Ltd | Electron-emitting element, its manufacturing method and image display device using the same |
-
1993
- 1993-04-27 JP JP10092593A patent/JPH06310023A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100282A (en) * | 2000-07-19 | 2002-04-05 | Matsushita Electric Ind Co Ltd | Electron-emitting element, its manufacturing method and image display device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394006A (en) | Narrow gate opening manufacturing of gated fluid emitters | |
| JP3255960B2 (en) | Cold cathode emitter element | |
| US5483118A (en) | Field emission cold cathode and method for production thereof | |
| US5409568A (en) | Method of fabricating a microelectronic vacuum triode structure | |
| KR0159805B1 (en) | Manufacturing method of low voltage driving typed field emission array | |
| US6246069B1 (en) | Thin-film edge field emitter device | |
| JPH06196086A (en) | Electric field emission negative electrode and its forming method | |
| US5930590A (en) | Fabrication of volcano-shaped field emitters by chemical-mechanical polishing (CMP) | |
| JPH06310023A (en) | Electron emission element and manufacture thereof | |
| JPH0785778A (en) | Electron emitting element | |
| JPH06131970A (en) | Manufacture of micro-vacuum element | |
| JPH06111713A (en) | Electron emission element | |
| JPH08129952A (en) | Manufacture of field emission type electron gun | |
| KR100218685B1 (en) | Manufacturing method of field emission device | |
| JPH06310028A (en) | Manufacture of electron emission element | |
| KR100257568B1 (en) | Method for a field emitter array of a field emission display | |
| JPH06310029A (en) | Manufacture of electron gun and quantum wire | |
| JP2737675B2 (en) | Manufacturing method of vertical micro cold cathode | |
| JPH05242797A (en) | Manufacture of electron emission element | |
| KR100279749B1 (en) | Manufacturing method of field emission array superimposed gate and emitter | |
| JPH0817332A (en) | Field emission electronic device and its manufacture | |
| JP3826539B2 (en) | Method for manufacturing cold electron-emitting device | |
| JPH1167057A (en) | Micro-cold cathode | |
| JPH11162326A (en) | Field electron-emission element | |
| JPH06275189A (en) | Self-aligned gate structure and formation method of focusing ring |