JPH06301570A - 試験プログラムの正常性チェック機能付きエミュレータ - Google Patents

試験プログラムの正常性チェック機能付きエミュレータ

Info

Publication number
JPH06301570A
JPH06301570A JP5088329A JP8832993A JPH06301570A JP H06301570 A JPH06301570 A JP H06301570A JP 5088329 A JP5088329 A JP 5088329A JP 8832993 A JP8832993 A JP 8832993A JP H06301570 A JPH06301570 A JP H06301570A
Authority
JP
Japan
Prior art keywords
instruction
test
execution
data
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5088329A
Other languages
English (en)
Inventor
Zentaro Hirose
善太郎 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5088329A priority Critical patent/JPH06301570A/ja
Publication of JPH06301570A publication Critical patent/JPH06301570A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 試験プログラムのテスト条件不良によるテス
ト対象ハードウエア不良の見逃しを防止する。 【構成】 エミュレータ100は、命令・データ読出し
部110で主記憶部200上の試験プログラム300の
命令を読み込み、さらに命令で使用するデータを読み込
み、命令模擬実行部120で該命令を実行し、実行結果
をデータ格納部130で格納する動作を繰り返す。試験
プログラム300のテスト命令部330の期間、テスト
範囲比較部140を介して、命令で使用するデータの実
行前の値、実行後の値をデータ格納部150、160に
格納する。データ比較部170は、命令の実行で変更を
受けるデータについて、データ格納部150、160の
実行前の値と実行後の値が同一の場合、出力部190よ
り試験プログラム不良の警告メッセージをデバッグ者に
報告する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、試験プログラムを用い
て論理装置の動作を模擬実行するエミュレータに係り、
特に試験プログラムのテスト条件不良によるテスト対象
ハードウエア不良の見逃しを防止するのに好適な試験プ
ログラムの正常性チェック機能付きエミュレータに関す
る。
【0002】
【従来の技術】従来、試験プログラムを用い、エミュレ
ータ上で計算機等の論理動作を機能レベルで模擬的に実
行してテストする場合、試験プログラムのテスト命令部
の命令の実行結果値と比較準備命令部での期待値が同一
ならば、試験プログラムとして一義的に正常と判断して
いた。なお、この種の公知例としては、例えば特開昭5
9−148971号公報が挙げられる。
【0003】
【発明が解決しようとする課題】上記従来技術において
は、試験プログラムのテスト条件不良により、試験準備
命令部での初期設定値(実行前の値)と、それに対応す
るテスト命令部での実行値(実行後の値)が一致する場
合、テスト対象ハードウエア不良を検出できないという
問題があった。例えば、加算論理機能のテストにおい
て、被加算値がA(実行前の値)でそれにゼロを加算す
ると、実行値(実行後の値)はAとなるが、加算論理機
能が不良で加算が未実行で終わった場合も、実行値とし
てはAになる可能性がある。しかしながら、従来技術で
は、期待値が同様にAに設定されていれば正常と判断さ
れるため、試験プログラムは加算論理機能の不良を検出
することができない。
【0004】本発明の目的は、エミュレータにおいて、
このように初期値と実行値と期待値とが全て一致するよ
うな試験プログラムのテスト条件不良によるテスト対象
ハードウエア不良の見逃しを防ぐことにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、試験プログラムを用いて論理装置の動作
を模擬実行するエミュレータに、命令の実行で使用する
データの実行前の値と実行後の値を退避する手段と、前
記退避した実行前の値と実行後の値を比較する手段と、
前記比較結果により試験プログラム不良通知を出力する
手段を設けるようにしたことである。
【0006】
【作用】試験プログラムのテスト命令のエミュレート期
間、命令の実行で使用するデータの実行前の値(初期設
定値)と実行後の値を退避して比較する。これにより、
命令の実行で変更を受けるデータについて、実行前の値
と実行後の値が同一の場合、試験プログラムの試験準備
命令部の初期設定不良が摘出できる。
【0007】
【実施例】以下、本発明の一実施例について図面により
説明する。
【0008】図1は本発明の一実施例の構成図である。
図1において、エミュレータ100は命令・データ読出
し部110、命令模擬実行部120、データ格納部13
0、テスト範囲比較部140、テスト命令開始/終了ア
ドレス格納部141、命令模擬前データ格納部150、
命令模擬後データ格納部160、データ比較部170、
命令属性パラメータ部180、警告メッセージ出力部1
90よりなる。ここで、150〜190が本発明で追加
された構成であり、命令属性パラメータ部180には、
データ格納部150、160に退避する命令模擬前のデ
ータと命令模擬後のデータの種類や大きさ、及び、デー
タ比較部170において該模擬前の値と模擬後のデータ
を比較する場合の当該データの種類と大きさなどが設定
される。
【0009】主記憶部(擬似MS)200上には、試験
プログラムファイル400より入力された試験プログラ
ム300がある。該試験プログラム300は、試験範囲
指定命令部310、試験準備命令部320、テスト命令
部330、試験比較命令部340及び試験データ部35
0で構成される。
【0010】エミュレータ100は、主記憶部200上
の試験プログラム300の命令について、試験範囲指定
命令部310から順に読み込み実行する。図2は、該エ
ミュレータ100の動作シーケンスの一部である。
【0011】図2において、処理510で主記憶部20
0上の試験プログラム300の命令を読み出し、処理5
20において試験範囲指定命令か判定する。試験範囲指
定命令の場合、処理530以降を実行する。即ち、試験
範囲指定命令部310のDIAG命令が読み出され、そ
の命令コードパターンがX‘EEE’,X‘EE’の場
合、処理530で該DIAG命令の次の命令アドレスが
示すデータ4バイトをテスト命令開始/終了アドレス格
納部141へテスト命令開始アドレスとして格納し、処
理540で該DIAG命令の次の命令アドレス+4バイ
ト先の示すデータ4バイトを同アドレス格納部141へ
テスト命令終了アドレスとして格納する。その後、処理
550で命令アドレスカウンタを+8して処理510に
戻る。
【0012】処理520で試験範囲指定命令以外の命令
が判定された場合は、処理525において通常の命令模
擬が実行される。以下、この場合のエミュレータ100
の動作を説明する。
【0013】図1において、命令・データ読出し部11
0が、主記憶部200上の試験プログラム300の命令
を読出し、さらにその命令を実行するのに必要なデータ
を試験データ部350から読出し、命令模擬実行部12
0が、この命令を模擬実行し(エミュレート)、結果を
データ格納部130で格納する。以下、これが繰り返さ
れる。
【0014】テスト範囲比較部140は、命令の読出し
アドレスとテスト命令開始/終了アドレス格納部141
に格納されているテスト命令開始/終了アドレスとを比
較して、命令模擬前データ格納部150及び命令模擬後
データ格納部160の動作を制御するものである。ここ
で、試験プログラム300の試験準備命令部320をエ
ミュレータしている間は、命令模擬前データ格納部15
0及び命令模擬後データ格納部160を不動作とし、次
のテスト命令部330のエミュレート期間で動作せしめ
る。この動作状態の時、命令属性パラメータ部180の
内容に基づき、命令模擬前データ格納部150は、命令
・データ読出し部110で読み出されたテスト命令部3
30の命令の実行前の所望データ(例えば第1あるいは
第2のオペランドデータ)をテスト範囲比較部140を
介して格納し、命令模擬後データ格納部160は、デー
タ格納部130に格納された実行後の所望データを同じ
くテスト範囲比較部140を介して格納する。データ比
較部170は、同じく命令属性パラメータ部180の内
容に基づき、データ格納部150、160の命令模擬前
データと命令模擬後データを比較し、両者が同一の場
合、テスト条件不良の警告メッセージの出力を警告メッ
セージ出力部190に指示する。
【0015】図1の試験プログラム300の例では、試
験準備命令部320の命令の実行により、レジスタ1に
値F‘2’が、レジスタ2に値F‘0’が設定される。
レジスタ0には定数X‘2’がロードされ、該レジスタ
0の値がコンディションコード値(期待値)となる。テ
スト命令部330のAR命令は、固定小数点の加算命令
で、レジスタ1とレジスタ2の値を加算し、演算結果値
をレジスタ1へ格納し、該演算結果値の0、負、正、オ
ーバフローに従ってコンディションコードが0、1、
2、3となる命令である。例では、該AR命令の実行前
と後で、レジスタ1の値はいずれもF‘2’であり、ま
た、該値F‘2’は正であるため、コンディションコー
ドは‘2’となる。このため、テスト命令部330のA
R命令が、テスト対象ハードウエア(加算器)の不良で
未実行で終了しても、演算結果値が反映されるレジスタ
1の値はF‘2’で正であり、コンディションコードは
試験準備命令部320が設定されたレジスタ0の値と同
じであるため、試験比較命令部340ではこのハードウ
エア不良を検出できない。
【0016】一方、図1の構成の場合、上記の例では、
命令属性パラメータ部180の内容に従って、テスト命
令部330のAR命令の演算で使用する実行前のレジス
タ1の値F‘2’を命令模擬前データ格納部150に格
納し、演算実行後のレジスタ1の同一の値F‘2’を命
令模擬後データ格納部160に格納することにより、デ
ータ比較部170で両者の同一値が検出されるため、試
験準備命令部320での試験データやコンディションコ
ード値の初期設定不良が摘出でき、警告メッセージ出力
部190によりデバッグ者に該不良を報告することが可
能になる。
【0017】
【発明の効果】以上の説明から明らかな如く、本発明の
試験プログラムの正常性チェック機能付きエミュレータ
によれば、試験プログラムのテスト条件不良によるテス
ト対象ハードウエア不良の見逃しを防止することがで
き、試験プログラムの品質をデバッグする人間の能力と
関係なく均一に保証できる。
【図面の簡単な説明】
【図1】本発明の一実施例の構成図である。
【図2】エミュレータの動作シーケンスの一部である。
【符号の説明】
100 エミュレータ 110 命令・データ読出し部 120 命令模擬実行部 130 データ格納部 140 テスト範囲比較部 150 命令模擬前データ格納部 160 命令模擬後データ格納部 170 データ比較部 180 命令属性パラメータ部 190 警告メッセージ出力部 200 主記憶部 300 試験プログラム

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 試験プログラムを用いて論理装置の動作
    を模擬実行するエミュレータにおいて、 命令の実行で使用するデータの実行前の値と実行後の値
    を退避する手段と、前記退避した実行前の値と実行後の
    値を比較する手段と、前記比較結果により試験プログラ
    ム不良通知を出力する手段を有することを特徴とする試
    験プログラムの正常性チェック機能付きエミュレータ。
JP5088329A 1993-04-15 1993-04-15 試験プログラムの正常性チェック機能付きエミュレータ Pending JPH06301570A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5088329A JPH06301570A (ja) 1993-04-15 1993-04-15 試験プログラムの正常性チェック機能付きエミュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5088329A JPH06301570A (ja) 1993-04-15 1993-04-15 試験プログラムの正常性チェック機能付きエミュレータ

Publications (1)

Publication Number Publication Date
JPH06301570A true JPH06301570A (ja) 1994-10-28

Family

ID=13939848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5088329A Pending JPH06301570A (ja) 1993-04-15 1993-04-15 試験プログラムの正常性チェック機能付きエミュレータ

Country Status (1)

Country Link
JP (1) JPH06301570A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007278714A (ja) * 2006-04-03 2007-10-25 Yokogawa Electric Corp Icテスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007278714A (ja) * 2006-04-03 2007-10-25 Yokogawa Electric Corp Icテスタ

Similar Documents

Publication Publication Date Title
US7139936B2 (en) Method and apparatus for verifying the correctness of a processor behavioral model
US5438673A (en) Automatic interface for CPU real machine and logic simulator diagnostics
US7243059B2 (en) Simulation of hardware based on smart buffer objects
JPS61229134A (ja) マイクロコンピユ−タ
US6983454B2 (en) Extended “run to” function
JPH06301570A (ja) 試験プログラムの正常性チェック機能付きエミュレータ
US4995037A (en) Adjustment method and apparatus of a computer
JPH0561931A (ja) シミユレーシヨン装置
CA2193466C (en) Game apparatus and method for debugging game program
JP2828590B2 (ja) マイクロプログラム検証方法
JP2003271694A (ja) プロセッサを含む論理回路の検証用シミュレーション方法及び装置並びに論理回路検証用エラー検出プログラム
JP2525492B2 (ja) プログラマブルコントロ―ラ
JP4149047B2 (ja) シミュレータ
JP2001051864A (ja) データ処理装置の試験実行方式
JP2001236247A (ja) ソフトウェアシミュレータおよびシミュレーション処理方法
JP2575025B2 (ja) インサ−キット・エミュレ−タ
JP2990159B1 (ja) デバッガにおけるイベントの管理装置および方法
JP3102568B2 (ja) ソフトウエア開発装置
JP2967741B2 (ja) Cpu互換性テスト装置
JP2001022610A (ja) データ処理装置の論理シミュレーション方式
JPH04358232A (ja) 情報処理装置の機能試験方法
JPH04148274A (ja) 情報処理装置の試験方式
JPH02244343A (ja) プログラムのデバッグ方式
JPH05120069A (ja) コンピユータプログラムのテスト検証方法
JPH02294849A (ja) プログラム・デバグ方式