JPH04148274A - 情報処理装置の試験方式 - Google Patents
情報処理装置の試験方式Info
- Publication number
- JPH04148274A JPH04148274A JP26977990A JP26977990A JPH04148274A JP H04148274 A JPH04148274 A JP H04148274A JP 26977990 A JP26977990 A JP 26977990A JP 26977990 A JP26977990 A JP 26977990A JP H04148274 A JPH04148274 A JP H04148274A
- Authority
- JP
- Japan
- Prior art keywords
- test
- compressed
- execution result
- expected value
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 46
- 230000006835 compression Effects 0.000 claims description 11
- 238000007906 compression Methods 0.000 claims description 11
- 230000010365 information processing Effects 0.000 claims description 11
- 238000004088 simulation Methods 0.000 claims description 7
- 238000010998 test method Methods 0.000 claims description 7
- 230000007547 defect Effects 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 claims description 2
- 238000004422 calculation algorithm Methods 0.000 claims description 2
- 238000007781 pre-processing Methods 0.000 abstract description 5
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置の試験方式に関し、特に、ベク
トル演算器の試験方式に関する。
トル演算器の試験方式に関する。
従来、この種の試験方式は、期待値を圧縮されない形で
有し、実行結果と期待値を比較することにより試験を行
っている。
有し、実行結果と期待値を比較することにより試験を行
っている。
上述したように従来の試験方式では、期待値を圧縮しな
い形で有しているので、特に、ベクトル演算器の試験な
どのように大量の試験データおよび期待値が必要となる
場合は、試験データおよび期待値を格納する外部記憶装
置などの容量か大きくなるという欠点がある。
い形で有しているので、特に、ベクトル演算器の試験な
どのように大量の試験データおよび期待値が必要となる
場合は、試験データおよび期待値を格納する外部記憶装
置などの容量か大きくなるという欠点がある。
また、試験時間という点でも試験時間の大きな部分を締
める試験データおよび期待値のロードに時間が掛かると
いう欠点がある。
める試験データおよび期待値のロードに時間が掛かると
いう欠点がある。
本発明の情報処理装置の試験方式は、ベクトル演算器と
スカラー演算器とを含む情報処理装置におけるスカラー
演算器上で試験制御を行い、ベクトル演算器に対する一
つ以上の試験命令とこの試験命令で使用する試験データ
と演算結果の期待値とを有するベクトル演算器の試験方
式において、実行結果を圧縮する実行結果圧縮機構と演
算結果の期待値が実行結果圧縮機構と同じアルゴリズム
であらかじめ圧縮された期待値とを有し、実行結果圧縮
機構で圧縮された実行結果と圧縮された演算結果の期待
値とを比較することによりベクトル演算器の試験を行っ
ている。
スカラー演算器とを含む情報処理装置におけるスカラー
演算器上で試験制御を行い、ベクトル演算器に対する一
つ以上の試験命令とこの試験命令で使用する試験データ
と演算結果の期待値とを有するベクトル演算器の試験方
式において、実行結果を圧縮する実行結果圧縮機構と演
算結果の期待値が実行結果圧縮機構と同じアルゴリズム
であらかじめ圧縮された期待値とを有し、実行結果圧縮
機構で圧縮された実行結果と圧縮された演算結果の期待
値とを比較することによりベクトル演算器の試験を行っ
ている。
また、不良を検出した場合に、試験命令をスカラー演算
器上の命令でシミュレーションするシミュレーション機
構を有し、シミュレーション機構により正解値を求め、
この正解値とベクトル演算器の実行結果とを比較するこ
とにより不良の詳細な解析を行っている。
器上の命令でシミュレーションするシミュレーション機
構を有し、シミュレーション機構により正解値を求め、
この正解値とベクトル演算器の実行結果とを比較するこ
とにより不良の詳細な解析を行っている。
本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例の試験プログラムの構成図、
第２図は第１図の試験プログラムが適用される情報処理
装置の一実施例のブロック図、第３図は第１図の試験プ
ログラムの動作の概略を示すフローチャートである。
第２図は第１図の試験プログラムが適用される情報処理
装置の一実施例のブロック図、第３図は第１図の試験プ
ログラムの動作の概略を示すフローチャートである。
第１図に示すように、本実施例の試験プログラム１１は
、試験命令１２、試験データ１３、圧縮された期待値１
４、実行結果圧縮部１５、前処理部１６、比較部１７よ
り構成されている。
、試験命令１２、試験データ１３、圧縮された期待値１
４、実行結果圧縮部１５、前処理部１６、比較部１７よ
り構成されている。
また、第２図に示すように、本試験プログラム１１が適
用しされる情報処理装置２１は、スカラー演算器２２、
ベクトル演算器２３、システム制御装置２４、主記憶装
置２５、入出力制御装置２６、外部記憶装！２７から構
成されている。
用しされる情報処理装置２１は、スカラー演算器２２、
ベクトル演算器２３、システム制御装置２４、主記憶装
置２５、入出力制御装置２６、外部記憶装！２７から構
成されている。
ここで、試験プログラム１１の動作について図面を参照
して説明する。
して説明する。
第３図において、試験プログラム１１は、起動されると
前処理部１６でベクトル演算器２３を初期化しくステッ
プ３２）、試験命令１２と試験データ１３と圧縮された
期待値１４を外部記憶装置２７から主記憶装置２５にロ
ードする〈ステップ３３）。次に、ベクトル演算器２３
を起動しくステップ３４）、その実行結果を実行結果圧
縮部１５でワード単位に加算することにより最終的に実
行結果を１ワードに圧縮する（ステップ３５）。そして
、予め同様にワード単位に加算することにより１ワード
に圧縮されている期待値１４と１ワードに圧縮された実
行結果を比較部１７で比較し、良否を判定することによ
りベクトル演算２３の試験を行う（ステップ３６）。
前処理部１６でベクトル演算器２３を初期化しくステッ
プ３２）、試験命令１２と試験データ１３と圧縮された
期待値１４を外部記憶装置２７から主記憶装置２５にロ
ードする〈ステップ３３）。次に、ベクトル演算器２３
を起動しくステップ３４）、その実行結果を実行結果圧
縮部１５でワード単位に加算することにより最終的に実
行結果を１ワードに圧縮する（ステップ３５）。そして
、予め同様にワード単位に加算することにより１ワード
に圧縮されている期待値１４と１ワードに圧縮された実
行結果を比較部１７で比較し、良否を判定することによ
りベクトル演算２３の試験を行う（ステップ３６）。
第４図は本発明の第二の実施例の試験プログラムの構成
図、第５図は第４図の試験プログラムの動作の概略を示
すフローチャートである。
図、第５図は第４図の試験プログラムの動作の概略を示
すフローチャートである。
第４図に示すように、第二の実施例の試験プログラム４
１は、試験命令４２、試験データ４３、圧縮された期待
値４４、実行結果圧縮部４５、前処理部４６、比較部４
７、シミュレーション部４８より構成されている。
１は、試験命令４２、試験データ４３、圧縮された期待
値４４、実行結果圧縮部４５、前処理部４６、比較部４
７、シミュレーション部４８より構成されている。
ここで、試験プログラム４１の動作について図面を参照
して説明する。
して説明する。
第５図において、試験プログラム４１は、起動されると
前処理部４６でベクトル演算器２３を初期化しくステッ
プ５２）、試験命令４２と試験データ４３と圧縮された
期待値４４を外部記憶装置２７から主記憶装置２５にロ
ードする（ステップ５３）０次に、ベクトル演算器２３
を起動しくステップ５４）、その実行結果を実行結果圧
縮部４５でワード単位に加算することにより最終的に実
行結果を１ワードに圧縮する（ステップ５５）。そして
、予め同様にワード単位に加算することにより１ワード
に圧縮されている期待値４４と１ワードに圧縮された実
行結果を比較部４７で比較し、良否を判定を行う（ステ
ップ５６）。
前処理部４６でベクトル演算器２３を初期化しくステッ
プ５２）、試験命令４２と試験データ４３と圧縮された
期待値４４を外部記憶装置２７から主記憶装置２５にロ
ードする（ステップ５３）０次に、ベクトル演算器２３
を起動しくステップ５４）、その実行結果を実行結果圧
縮部４５でワード単位に加算することにより最終的に実
行結果を１ワードに圧縮する（ステップ５５）。そして
、予め同様にワード単位に加算することにより１ワード
に圧縮されている期待値４４と１ワードに圧縮された実
行結果を比較部４７で比較し、良否を判定を行う（ステ
ップ５６）。
このように比較部４７までの動作については、試験プロ
グラム１１の動作と同様である。
グラム１１の動作と同様である。
比較部４７で不良を検出すると、ベクトル演算器２３の
動作をスカラー演算器２２の命令シミュレーションする
ように作られたシミュレーション部４８で試験命令４２
と試験データ４３を用いて正解値を求め、この正解値と
ベクトル演算器２つの実行結果を比較出力する（ステッ
プ５７）。
動作をスカラー演算器２２の命令シミュレーションする
ように作られたシミュレーション部４８で試験命令４２
と試験データ４３を用いて正解値を求め、この正解値と
ベクトル演算器２つの実行結果を比較出力する（ステッ
プ５７）。
また、試験プログラム１１．４１において、複数の試験
命令、試験データ、期待値を持ち、ロードから良否判定
まで繰り返し実行することも可能である。
命令、試験データ、期待値を持ち、ロードから良否判定
まで繰り返し実行することも可能である。
以上説明したように本発明によれば、期待値を圧縮して
保持することにより外部記憶装置の容量を小さくできる
という効果がある。
保持することにより外部記憶装置の容量を小さくできる
という効果がある。
特に、ベクトル演算器における試験のように試験データ
、期待値を大量に持つ必要のある試験では効果が大きい
。
、期待値を大量に持つ必要のある試験では効果が大きい
。
また、試験時間の多くは、外部装置からの試験データ、
期待値のロードに必要なものであり、試験時間を短縮で
きるという効果がある。
期待値のロードに必要なものであり、試験時間を短縮で
きるという効果がある。
第１図は本発明の一実施例の試験プログラムの構成図、
第２図は第１図の試験プログラムが適用される情報処理
装置の一実施例のブロック図、第３図、第４図は本発明
の第二の実施例の試験プログラムの構成図、第５図は第
４図の試験プログラムの動作の概略を示すフローチャー
トである。 １１．４１・・・試験プログラム、１２．４２・・・試
験命令、１３．４３・・・試験データ、１４゜４４・・
・圧縮された期待値、１５．４５・・・実行結果圧縮部
、１６．４６・・・前処理部、１７．４７・・・比較部
、２１・・・情報処理装置、２２・・・スカラー演算器
、２３・・・ベクトル演算器、２４・・・システム制御
装置、２５・・・主記憶装置、２６・・・入出力制御装
置、２７・・・外部記憶装置、４８・・・シミュレーシ
ョン部。
第２図は第１図の試験プログラムが適用される情報処理
装置の一実施例のブロック図、第３図、第４図は本発明
の第二の実施例の試験プログラムの構成図、第５図は第
４図の試験プログラムの動作の概略を示すフローチャー
トである。 １１．４１・・・試験プログラム、１２．４２・・・試
験命令、１３．４３・・・試験データ、１４゜４４・・
・圧縮された期待値、１５．４５・・・実行結果圧縮部
、１６．４６・・・前処理部、１７．４７・・・比較部
、２１・・・情報処理装置、２２・・・スカラー演算器
、２３・・・ベクトル演算器、２４・・・システム制御
装置、２５・・・主記憶装置、２６・・・入出力制御装
置、２７・・・外部記憶装置、４８・・・シミュレーシ
ョン部。
Claims (1)
- 【特許請求の範囲】 １、ベクトル演算器とスカラー演算器とを含む情報処理
装置における前記スカラー演算器上で試験制御を行い、
前記ベクトル演算器に対する一つ以上の試験命令と該試
験命令で使用する試験データと演算結果の期待値とを有
する前記ベクトル演算器の試験方式において、 実行結果を圧縮する実行結果圧縮機構と前記演算結果の
期待値が前記実行結果圧縮機構と同じアルゴリズムであ
らかじめ圧縮された期待値とを有し、前記実行結果圧縮
機構で圧縮された実行結果と前記圧縮された演算結果の
期待値とを比較することにより前記ベクトル演算器の試
験を行うことを特徴とする情報処理装置の試験方式。 ２、請求項１記載の情報処理装置の試験方式において、 不良を検出した場合に、前記試験命令をスカラー演算器
上の命令でシミュレーションするシミュレーション機構
を有し、前記シミュレーション機構により正解値を求め
、該正解値と前記ベクトル演算器の実行結果とを比較す
ることにより不良の詳細な解析を行うことを特徴とする
情報処理装置の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26977990A JPH04148274A (ja) | 1990-10-08 | 1990-10-08 | 情報処理装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26977990A JPH04148274A (ja) | 1990-10-08 | 1990-10-08 | 情報処理装置の試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04148274A true JPH04148274A (ja) | 1992-05-21 |
Family
ID=17477044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26977990A Pending JPH04148274A (ja) | 1990-10-08 | 1990-10-08 | 情報処理装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04148274A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010218277A (ja) * | 2009-03-17 | 2010-09-30 | Toyota Motor Corp | 故障診断システム、電子制御ユニット、故障診断方法 |
-
1990
- 1990-10-08 JP JP26977990A patent/JPH04148274A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010218277A (ja) * | 2009-03-17 | 2010-09-30 | Toyota Motor Corp | 故障診断システム、電子制御ユニット、故障診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2249414A (en) | Predicting the performance of a computer system | |
| CN107391334A (zh) | 基于全自主流程控制的数字仿真方法 | |
| US6226406B1 (en) | Method and apparatus for hybrid sampling image verification | |
| JPH04148274A (ja) | 情報処理装置の試験方式 | |
| US6021359A (en) | Method and apparatus for determining an inspection schedule for a production line | |
| CN110609786A (zh) | 软件测试方法、装置、计算机设备和存储介质 | |
| JP2002333469A (ja) | 半導体試験用プログラムデバッグ装置 | |
| JPH01297738A (ja) | コンピュータの試験装置 | |
| US6519370B1 (en) | Digital image processing | |
| JPH06301570A (ja) | 試験プログラムの正常性チェック機能付きエミュレータ | |
| JP2001051864A (ja) | データ処理装置の試験実行方式 | |
| JP2549655B2 (ja) | 試験装置 | |
| JP3087282B2 (ja) | ソフトウェア開発支援装置 | |
| JPH03263134A (ja) | データ処理装置のテスト処理方式 | |
| JPH01187475A (ja) | 半導体集積回路の試験装置 | |
| JP2003005998A (ja) | 命令シミュレーション装置およびその方法 | |
| JP2004046509A (ja) | プログラマブルコントローラのエミュレーション装置 | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| JPH0231245A (ja) | プログラムテスト方式 | |
| CN111324523A (zh) | 一种数据处理方法及装置 | |
| JPH05108407A (ja) | 計算機用プログラムのデバツクシステム | |
| JPS6299837A (ja) | 入出力処理装置の検査方式 | |
| Bojanowicz | How faults can be simulated in self-testable VLSI digital circuits? | |
| JPH11110998A (ja) | Ｉｃ試験装置 | |
| JPH0895817A (ja) | 情報処理装置の試験方法 |