JPH06295937A - 光電素子の実装方法 - Google Patents
光電素子の実装方法Info
- Publication number
- JPH06295937A JPH06295937A JP5067257A JP6725793A JPH06295937A JP H06295937 A JPH06295937 A JP H06295937A JP 5067257 A JP5067257 A JP 5067257A JP 6725793 A JP6725793 A JP 6725793A JP H06295937 A JPH06295937 A JP H06295937A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- solder
- substrate
- solder bump
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02375—Positioning of the laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/046—Surface mounting
- H05K13/0465—Surface mounting by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Wire Bonding (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【目的】光電素子を無調整で高精度に実装することによ
り、製造コストを下げ、かつ大量生産を容易にする。 【構成】レーザダイオード1をシリコン基板4上に形成
された半田バンプ2の上に仮置きしてシリコン基板4を
加熱することにより半田バンプ2を熔融して、熔融半田
の表面張力により、シリコン基板4上の電極パッド6と
電極パッド5の水平方向の位置決めした後、機械的外力
によってレーザダイオード1を位置決め台3に垂直方向
に押し付けることにより、垂直方向にも位置決めして基
板を冷却し固定する。
り、製造コストを下げ、かつ大量生産を容易にする。 【構成】レーザダイオード1をシリコン基板4上に形成
された半田バンプ2の上に仮置きしてシリコン基板4を
加熱することにより半田バンプ2を熔融して、熔融半田
の表面張力により、シリコン基板4上の電極パッド6と
電極パッド5の水平方向の位置決めした後、機械的外力
によってレーザダイオード1を位置決め台3に垂直方向
に押し付けることにより、垂直方向にも位置決めして基
板を冷却し固定する。
Description
【0001】
【産業上の利用分野】本発明は、光通信用光モジュール
等で用いられる光電素子の実装方法に関するものであ
る。
等で用いられる光電素子の実装方法に関するものであ
る。
【0002】
【従来の技術】通信分野では、情報の大容量化により、
電気信号による通信から大容量化に有利な光通信への移
行が進んでいる。さらに今日では、光通信の一般加入者
系への適用も考えられており、このため、光通信用光デ
バイスの低価格化が求められている。しかしながら、光
デバイスの製造においては、光電素子夫々の光軸を高精
度に合わせて基板上に実装する必要があり、光軸調整に
多くの工数が必要とされる。そこで、低価格化に有効な
手段となる光電素子を無調整で基板上に実装する方法が
検討されている。
電気信号による通信から大容量化に有利な光通信への移
行が進んでいる。さらに今日では、光通信の一般加入者
系への適用も考えられており、このため、光通信用光デ
バイスの低価格化が求められている。しかしながら、光
デバイスの製造においては、光電素子夫々の光軸を高精
度に合わせて基板上に実装する必要があり、光軸調整に
多くの工数が必要とされる。そこで、低価格化に有効な
手段となる光電素子を無調整で基板上に実装する方法が
検討されている。
【0003】この無調整実装法の一例として、次のよう
な方法がある。すなわち、基板上に半田バンプを形成
し、この半田バンプ上に光電素子を仮置きして半田バン
プを加熱熔融させると半田はその表面張力で光電素子と
接合した状態で表面積が最小になるように形状を変化さ
せる。その結果、光電素子は半田の表面張力によって移
動し、光電素子が半田バンプの真上にくるように位置決
めされる(セルフアライメント効果)。
な方法がある。すなわち、基板上に半田バンプを形成
し、この半田バンプ上に光電素子を仮置きして半田バン
プを加熱熔融させると半田はその表面張力で光電素子と
接合した状態で表面積が最小になるように形状を変化さ
せる。その結果、光電素子は半田の表面張力によって移
動し、光電素子が半田バンプの真上にくるように位置決
めされる(セルフアライメント効果)。
【0004】このセルフアライメント効果を利用した一
例が、電子情報通信学会の光量子エレクトロニクス研究
会資料1991年8月の45〜50頁に紹介されてい
る。
例が、電子情報通信学会の光量子エレクトロニクス研究
会資料1991年8月の45〜50頁に紹介されてい
る。
【0005】
【発明が解決しようとする課題】従来の光電素子の実装
方法では、セルフアライメント効果により、基板にたい
して水平方向の位置決め精度は良好である。しかし、垂
直方向を実装上必要な±1μmの精度に位置決めするに
は、半田の体積を0.1μg以下の精度で制御しなくて
はならず、極めて困難であった。
方法では、セルフアライメント効果により、基板にたい
して水平方向の位置決め精度は良好である。しかし、垂
直方向を実装上必要な±1μmの精度に位置決めするに
は、半田の体積を0.1μg以下の精度で制御しなくて
はならず、極めて困難であった。
【0006】
【課題を解決するための手段】本発明の光電素子の第1
の実装方法は、基板上に設けた第1の電極パッドの上に
半田バンプを形成し、第2の電極パッドを設けた光電素
子の前記第2の電極パッドを前記半田バンプ上に位置合
わせして仮に載置する工程と、加熱により前記半田バン
プを熔融させ熔融した半田の表面張力を利用して前記第
1の電極パッドと第2の電極パッドとの基板表面に対し
て水平方向の位置を整合させる工程と、前記光電素子を
上方より垂直に押し下げ前記第1の電極パッドの近傍に
設けた位置決め台の上面に前記光電素子の下面を押付け
て垂直方向の位置を設定した後冷却して固定する工程と
を含んで構成される。
の実装方法は、基板上に設けた第1の電極パッドの上に
半田バンプを形成し、第2の電極パッドを設けた光電素
子の前記第2の電極パッドを前記半田バンプ上に位置合
わせして仮に載置する工程と、加熱により前記半田バン
プを熔融させ熔融した半田の表面張力を利用して前記第
1の電極パッドと第2の電極パッドとの基板表面に対し
て水平方向の位置を整合させる工程と、前記光電素子を
上方より垂直に押し下げ前記第1の電極パッドの近傍に
設けた位置決め台の上面に前記光電素子の下面を押付け
て垂直方向の位置を設定した後冷却して固定する工程と
を含んで構成される。
【0007】本発明の光電素子の第2の実装方法は、基
板上に設けた第1の電極パッドの上に半田バンプを形成
し、第2の電極パッドを設けた光電素子の前記第2の電
極パッドを前記半田バンプ上に位置合わせして仮に載置
する工程と、加熱により前記半田バンプを熔融させ熔融
した半田の前記第2の電極パッドの表面への濡れ広がり
を利用して前記半田バンプの厚みを徐々に減少させて前
記第1の電極パッドの近傍に設けた位置決め台の上面に
前記光素子の下面を突き当て垂直方向の位置を設定する
と同時に、熔融した半田の表面張力を利用して前記第1
の電極パッドと第2の電極パッドとの基板表面に対して
水平方向の位置を整合させる工程とを含んで構成され
る。
板上に設けた第1の電極パッドの上に半田バンプを形成
し、第2の電極パッドを設けた光電素子の前記第2の電
極パッドを前記半田バンプ上に位置合わせして仮に載置
する工程と、加熱により前記半田バンプを熔融させ熔融
した半田の前記第2の電極パッドの表面への濡れ広がり
を利用して前記半田バンプの厚みを徐々に減少させて前
記第1の電極パッドの近傍に設けた位置決め台の上面に
前記光素子の下面を突き当て垂直方向の位置を設定する
と同時に、熔融した半田の表面張力を利用して前記第1
の電極パッドと第2の電極パッドとの基板表面に対して
水平方向の位置を整合させる工程とを含んで構成され
る。
【0008】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0009】図1(a)〜(d)は本発明の第1の実施
例を説明するための工程順に示した断面図である。
例を説明するための工程順に示した断面図である。
【0010】まず、図1(a)に示すように、放熱性支
持体等に用いられるシリコン基板4の上にクロム膜およ
び金膜を積層して設けた直径45〜55μmの円形の電
極パッド6と、この電極パッド6の上に形成した金錫か
らなる半田バンプ2と、この半田バンプ2の近傍のシリ
コン基板4の上に二酸化珪素からなる高さ10μmの位
置決め台3とを形成し、クロム膜および金膜を積層して
形成した直径50μmの円形の電極パッド5を有する半
導体レーザダイオード1の電極パッド5を半田バンプ2
の上に位置合わせして仮に載置する。
持体等に用いられるシリコン基板4の上にクロム膜およ
び金膜を積層して設けた直径45〜55μmの円形の電
極パッド6と、この電極パッド6の上に形成した金錫か
らなる半田バンプ2と、この半田バンプ2の近傍のシリ
コン基板4の上に二酸化珪素からなる高さ10μmの位
置決め台3とを形成し、クロム膜および金膜を積層して
形成した直径50μmの円形の電極パッド5を有する半
導体レーザダイオード1の電極パッド5を半田バンプ2
の上に位置合わせして仮に載置する。
【0011】ここで、電極バッド5と半田バンプ2の位
置合わせ精度は特に高くする必要がなく、接合しようと
する電極パッド5,6の直径の1/4以内の精度があれ
ばよい。
置合わせ精度は特に高くする必要がなく、接合しようと
する電極パッド5,6の直径の1/4以内の精度があれ
ばよい。
【0012】次に、図1(b)に示すように、加熱によ
り半田バンプ2を熔融させると、熔融した半田は表面張
力により表面積が最小になるような形状になろうとして
レーザダイオード1を水平方向に移動させはじめる。
り半田バンプ2を熔融させると、熔融した半田は表面張
力により表面積が最小になるような形状になろうとして
レーザダイオード1を水平方向に移動させはじめる。
【0013】次に、図1(c)に示すように、熔融した
半田の表面積が最小になった状態で電極パッド5の水平
位置が電極パッド6の位置に自動的に高精度に整合(セ
ルフアライメント)される。
半田の表面積が最小になった状態で電極パッド5の水平
位置が電極パッド6の位置に自動的に高精度に整合(セ
ルフアライメント)される。
【0014】次に、図1(d)に示すように、レーザダ
イオード1を機械的外力により垂直に下方へ押下げてレ
ーザダイオード1の下面を位置決め台3の上面に押付
け、垂直方向の位置合わせを行い、その状態で実装基板
を冷却して半田を固化させ、レーザダイオード1を高精
度に位置決めできる。
イオード1を機械的外力により垂直に下方へ押下げてレ
ーザダイオード1の下面を位置決め台3の上面に押付
け、垂直方向の位置合わせを行い、その状態で実装基板
を冷却して半田を固化させ、レーザダイオード1を高精
度に位置決めできる。
【0015】図2(a)〜(d)は本発明の第2の実施
例を説明するための工程順に示した断面図である。
例を説明するための工程順に示した断面図である。
【0016】まず、図2(a)に示すように、第1の実
施例と同様に構成した電極パッド6、半田バンプ2、位
置決め台3を有するシリコン基板4に直径が80μmの
円形の電極パッド7を形成したレーザダイオード1の電
極パッド7を半田バンプ2の上に位置合わせして仮に載
置する。
施例と同様に構成した電極パッド6、半田バンプ2、位
置決め台3を有するシリコン基板4に直径が80μmの
円形の電極パッド7を形成したレーザダイオード1の電
極パッド7を半田バンプ2の上に位置合わせして仮に載
置する。
【0017】次に、図2(b)に示すように、加熱によ
り半田バンプを熔融させると、熔融した半田が電極パッ
ド7の表面に濡れ広がり始める。
り半田バンプを熔融させると、熔融した半田が電極パッ
ド7の表面に濡れ広がり始める。
【0018】次に、図2(c)に示すように、熔融した
半田が更に電極パッド7の表面に濡れ広がるに従って半
田バンプ2の厚みが減少してレーザダイオード1の下面
が位置決め台3に近づき同時に熔融した半田の表面張力
により電極パッド7と電極パッド6の位置が整合される
方向に水平移動する。
半田が更に電極パッド7の表面に濡れ広がるに従って半
田バンプ2の厚みが減少してレーザダイオード1の下面
が位置決め台3に近づき同時に熔融した半田の表面張力
により電極パッド7と電極パッド6の位置が整合される
方向に水平移動する。
【0019】次に、図2(d)に示すように、電極パッ
ド7と電極パッド6が水平方向に整合されると共に半田
の濡れ広がりにより半田バンプの厚みが更に減少してレ
ーザダイオード1の下面が位置決め台3に接し、垂直方
向にも高精度に位置決めされる。この状態で、基板を冷
却して半田を固化させ、レーザダイオード1を固定す
る。
ド7と電極パッド6が水平方向に整合されると共に半田
の濡れ広がりにより半田バンプの厚みが更に減少してレ
ーザダイオード1の下面が位置決め台3に接し、垂直方
向にも高精度に位置決めされる。この状態で、基板を冷
却して半田を固化させ、レーザダイオード1を固定す
る。
【0020】
【発明の効果】以上説明したように、本発明の方法によ
れば、光電素子を容易に高精度に実装できるので、製造
コストが低くなり、大量生産も容易になるという効果を
有する。
れば、光電素子を容易に高精度に実装できるので、製造
コストが低くなり、大量生産も容易になるという効果を
有する。
【図1】本発明の第1の実施例を説明するための工程順
に示した断面図。
に示した断面図。
【図2】本発明の第2の実施例を説明するための工程順
に示した断面図。
に示した断面図。
1 レーザダイオード 2 半田バンプ 3 位置決め台 4 シリコン基板 5,6,7 電極パッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 純一 東京都港区芝五丁目7番1号日本電気株式 会社内
Claims (2)
- 【請求項1】 基板上に設けた第1の電極パッドの上に
半田バンプを形成し、第2の電極パッドを設けた光電素
子の前記第2の電極パッドを前記半田バンプ上に位置合
わせして仮に載置する工程と、加熱により前記半田バン
プを熔融させ熔融した半田の表面張力を利用して前記第
1の電極パッドと第2の電極パッドとの基板表面に対し
て水平方向の位置を整合させる工程と、前記光電素子を
上方より垂直に押し下げ前記第1の電極パッドの近傍に
設けた位置決め台の上面に前記光電素子の下面を押付け
て垂直方向の位置を設定した後冷却して固定する工程と
を含むことを特徴とする光素子の実装方法。 - 【請求項2】 基板上に設けた第1の電極パッドの上に
半田バンプを形成し、第2の電極パッドを設けた光電素
子の前記第2の電極パッドを前記半田バンプ上に位置合
わせして仮に載置する工程と、加熱により前記半田バン
プを熔融させ熔融した半田の前記第2の電極パッドの表
面への濡れ広がりを利用して前記半田バンプの厚みを徐
々に減少させて前記第1の電極パッドの近傍に設けた位
置決め台の上面に前記光素子の下面を突き当て垂直方向
の位置を設定すると同時に、熔融した半田の表面張力を
利用して前記第1の電極パッドと第2の電極パッドとの
基板表面に対して水平方向の位置を整合させる工程とを
含むことを特徴とする光電素子の実装方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5067257A JPH06295937A (ja) | 1993-03-26 | 1993-03-26 | 光電素子の実装方法 |
GB9403980A GB2276492A (en) | 1993-03-26 | 1994-03-02 | Mounting structure of optical element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5067257A JPH06295937A (ja) | 1993-03-26 | 1993-03-26 | 光電素子の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06295937A true JPH06295937A (ja) | 1994-10-21 |
Family
ID=13339720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5067257A Pending JPH06295937A (ja) | 1993-03-26 | 1993-03-26 | 光電素子の実装方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH06295937A (ja) |
GB (1) | GB2276492A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250818A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 半導体装置の製造方法 |
WO1997002596A1 (fr) * | 1995-06-30 | 1997-01-23 | Kabushiki Kaisha Toshiba | Composant electronique et son procede de fabrication |
JP2009544147A (ja) * | 2006-07-14 | 2009-12-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 光学要素と位置合わせされた電子−光学部品の取り付け |
JP2011128290A (ja) * | 2009-12-16 | 2011-06-30 | Hitachi High-Technologies Corp | 光源装置、及びそれを用いたバックライト、露光装置及び露光方法 |
JP2020166189A (ja) * | 2019-03-29 | 2020-10-08 | 日東電工株式会社 | 光素子付き光電気混載基板およびその製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2924953B2 (ja) * | 1996-11-05 | 1999-07-26 | 日本電気株式会社 | 光素子の実装構造 |
DE19750073A1 (de) * | 1997-11-12 | 1999-05-20 | Bosch Gmbh Robert | Schaltungsträgerplatte |
FR2771321B1 (fr) * | 1997-11-26 | 1999-12-17 | Commissariat Energie Atomique | Procede d'assemblage de deux structures par un cordon de brasure et assemblage obtenu par ce procede |
SE525405C2 (sv) * | 2002-08-09 | 2005-02-15 | Acreo Ab | Speglar för polymera vägledare, förfarande för deras framställning, samt optisk vågledaranordning |
US20050135725A1 (en) * | 2003-12-23 | 2005-06-23 | 3M Innovative Properties Company | Laser submounts with standoff structures |
CN103368062A (zh) * | 2012-03-26 | 2013-10-23 | 鸿富锦精密工业(深圳)有限公司 | 晶片封装结构及其封装方法 |
CN114784613B (zh) * | 2022-06-20 | 2022-11-11 | 深圳市埃尔法光电科技有限公司 | 一种单元化双拓扑结构的激光芯片 |
CN114784612B (zh) * | 2022-06-20 | 2022-11-11 | 深圳市埃尔法光电科技有限公司 | 一种拓扑结构激光芯片的晶圆排布方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57112039A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS58157146A (ja) * | 1982-03-12 | 1983-09-19 | Fujitsu Ltd | 半導体装置 |
JPS58202540A (ja) * | 1982-05-21 | 1983-11-25 | Nippon Telegr & Teleph Corp <Ntt> | スタンド・オフによるボンデイング微細位置合せ方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4020048A1 (de) * | 1990-06-23 | 1992-01-02 | Ant Nachrichtentech | Anordnung aus substrat und bauelement und verfahren zur herstellung |
-
1993
- 1993-03-26 JP JP5067257A patent/JPH06295937A/ja active Pending
-
1994
- 1994-03-02 GB GB9403980A patent/GB2276492A/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57112039A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS58157146A (ja) * | 1982-03-12 | 1983-09-19 | Fujitsu Ltd | 半導体装置 |
JPS58202540A (ja) * | 1982-05-21 | 1983-11-25 | Nippon Telegr & Teleph Corp <Ntt> | スタンド・オフによるボンデイング微細位置合せ方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250818A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 半導体装置の製造方法 |
WO1997002596A1 (fr) * | 1995-06-30 | 1997-01-23 | Kabushiki Kaisha Toshiba | Composant electronique et son procede de fabrication |
US6262513B1 (en) | 1995-06-30 | 2001-07-17 | Kabushiki Kaisha Toshiba | Electronic component and method of production thereof |
US6628043B2 (en) | 1995-06-30 | 2003-09-30 | Kabushiki Kaisha Toshiba | Electronic component and method of production thereof |
US6754950B2 (en) | 1995-06-30 | 2004-06-29 | Kabushiki Kaisha Toshiba | Electronic component and method of production thereof |
JP2009544147A (ja) * | 2006-07-14 | 2009-12-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 光学要素と位置合わせされた電子−光学部品の取り付け |
JP2011128290A (ja) * | 2009-12-16 | 2011-06-30 | Hitachi High-Technologies Corp | 光源装置、及びそれを用いたバックライト、露光装置及び露光方法 |
JP2020166189A (ja) * | 2019-03-29 | 2020-10-08 | 日東電工株式会社 | 光素子付き光電気混載基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
GB2276492A (en) | 1994-09-28 |
GB9403980D0 (en) | 1994-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5298460A (en) | Substrate for packaging a semiconductor device | |
US5090119A (en) | Method of forming an electrical contact bump | |
JPH06295937A (ja) | 光電素子の実装方法 | |
US5759873A (en) | Method of manufacturing chip-size package-type semiconductor device | |
US5174021A (en) | Device manipulation apparatus and method | |
US20030046812A1 (en) | Chip-mounting device and method of alignment thereof | |
GB2062963A (en) | Semiconductor chip mountings | |
WO1993022787A1 (en) | Arrangement for mounting a lens to a solid state image sensor | |
US4923521A (en) | Method and apparatus for removing solder | |
JP4696110B2 (ja) | 電子部品の実装方法及び電子部品実装装置 | |
JP2697243B2 (ja) | 電気部品を接続する方法 | |
JPH07235566A (ja) | 光素子の実装構造 | |
US6427901B2 (en) | System and method for forming stable solder bonds | |
JPH05114800A (ja) | 電子部品の実装方法及び実装装置 | |
JP4605850B2 (ja) | 光実装基板の製造方法 | |
JPH0779152B2 (ja) | フリップチップ型半導体装置の実装方法 | |
JPH11163199A (ja) | 実装方法 | |
JP2000349099A (ja) | はんだ接合方法および、半導体装置の製造方法 | |
JP2003297878A (ja) | 部品の基板への部品押圧接合装置及び接合方法 | |
JPH0634852A (ja) | 半導体レーザ簡易光結合方法およびその装置 | |
JPH09326535A (ja) | 光半導体装置及びその製造方法 | |
JP2950338B2 (ja) | メタルマスク位置合わせ装置 | |
JP2001156432A (ja) | モジュール及び電子部品の実装方法 | |
JP3336999B2 (ja) | バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法 | |
JPH10341040A (ja) | 光半導体モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19951003 |