JPH06284005A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH06284005A JPH06284005A JP5089255A JP8925593A JPH06284005A JP H06284005 A JPH06284005 A JP H06284005A JP 5089255 A JP5089255 A JP 5089255A JP 8925593 A JP8925593 A JP 8925593A JP H06284005 A JPH06284005 A JP H06284005A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage level
- phase
- voltage
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 入力される制御電圧の電圧レベルに応じた周
波数の出力信号を発生する電圧制御発振器を含む位相同
期発振回路において、発振周波数の切換を行っても同期
はずれ状態にならないようにする。 【構成】 チャンネル切換器７による自回路の発振周波
数の切換指令に応答し、引込み回路１０内において充放
電動作を行う。これにより、自回路が同期状態になる電
圧レベルを含む所定電圧レベル範囲内において制御電圧
８の電圧レベルを変化せしめる。 【効果】 制御電圧８の電圧レベルが、自回路が同期状
態になる電圧レベルと一致したとき、自回路は同期状態
となる。位相比較器４のキャプチャレンジが狭い場合で
も確実に同期状態となる。
波数の出力信号を発生する電圧制御発振器を含む位相同
期発振回路において、発振周波数の切換を行っても同期
はずれ状態にならないようにする。 【構成】 チャンネル切換器７による自回路の発振周波
数の切換指令に応答し、引込み回路１０内において充放
電動作を行う。これにより、自回路が同期状態になる電
圧レベルを含む所定電圧レベル範囲内において制御電圧
８の電圧レベルを変化せしめる。 【効果】 制御電圧８の電圧レベルが、自回路が同期状
態になる電圧レベルと一致したとき、自回路は同期状態
となる。位相比較器４のキャプチャレンジが狭い場合で
も確実に同期状態となる。
Description
【０００１】
【産業上の利用分野】本発明は位相同期発振回路に関
し、特に自回路の発振出力周波数を変化させることので
きる位相同期発振回路に関する。
し、特に自回路の発振出力周波数を変化させることので
きる位相同期発振回路に関する。
【０００２】
【従来の技術】従来、この種の位相同期発振回路は、図
３に示されているように、入力される制御電圧の電圧レ
ベルに応じた周波数の出力信号を発生する電圧制御発振
器１と、その出力信号を基準発振器２の発振周波数まで
分周する分周器３と、分周器３の分周出力信号と基準発
振器２の出力信号とを位相比較する位相比較器４と、位
相同期発振器のループ帯域を決定するループフィルタ５
とを含んで構成されている。
３に示されているように、入力される制御電圧の電圧レ
ベルに応じた周波数の出力信号を発生する電圧制御発振
器１と、その出力信号を基準発振器２の発振周波数まで
分周する分周器３と、分周器３の分周出力信号と基準発
振器２の出力信号とを位相比較する位相比較器４と、位
相同期発振器のループ帯域を決定するループフィルタ５
とを含んで構成されている。
【０００３】更に、従来の位相同期発振回路は、自回路
の出力端子６での出力信号周波数を変えるために、分周
器３の分周数を変化させるチャンネル切換器７を有して
いる。
の出力端子６での出力信号周波数を変えるために、分周
器３の分周数を変化させるチャンネル切換器７を有して
いる。
【０００４】位相比較器４は通常、キャプチャレンジ
（ｃａｐｔｕｒｅ ｒａｎｇｅ）の広い位相周波数比較
器が使用される。しかし、位相同期発振器としての位相
雑音特性において、この位相周波数比較器の占める雑音
成分が大きい。このため、これを低減する目的で位相周
波数比較器に比べて雑音源となる半導体が少なく検波感
度が大となる排他的論理和の論理ゲートを位相比較器４
として使用する場合がある。
（ｃａｐｔｕｒｅ ｒａｎｇｅ）の広い位相周波数比較
器が使用される。しかし、位相同期発振器としての位相
雑音特性において、この位相周波数比較器の占める雑音
成分が大きい。このため、これを低減する目的で位相周
波数比較器に比べて雑音源となる半導体が少なく検波感
度が大となる排他的論理和の論理ゲートを位相比較器４
として使用する場合がある。
【０００５】かかる構成によれば、一定の周波数の出力
信号が出力端子６から送出される。
信号が出力端子６から送出される。
【０００６】
【発明が解決しようとする課題】ここで、位相同期発振
回路の出力周波数を変える場合にはチャネル切換器７に
より、分周器３の分周数を変化させれば良い。ところ
が、この場合、分周数の切換え時に位相同期はずれを起
こすという欠点がある。更に、キャプチャレンジが位相
周波数比較器に比べて狭い排他的論理和型の位相比較器
を用いている場合、位相同期の引込みを行うことができ
ず、同期はずれの状態になるという欠点があった。
回路の出力周波数を変える場合にはチャネル切換器７に
より、分周器３の分周数を変化させれば良い。ところ
が、この場合、分周数の切換え時に位相同期はずれを起
こすという欠点がある。更に、キャプチャレンジが位相
周波数比較器に比べて狭い排他的論理和型の位相比較器
を用いている場合、位相同期の引込みを行うことができ
ず、同期はずれの状態になるという欠点があった。
【０００７】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的は出力周波数を変え
る場合でも同期はずれの状態になることのない位相同期
発振回路を提供することである。
めになされたものであり、その目的は出力周波数を変え
る場合でも同期はずれの状態になることのない位相同期
発振回路を提供することである。
【０００８】
【課題を解決するための手段】本発明による位相同期発
振回路は、入力される制御電圧の電圧レベルに応じた周
波数の出力信号を発生する電圧制御発振手段を有する位
相同期発振回路であって、自回路の発振周波数の切換指
令に応答して自回路が同期状態になる電圧レベルを含む
所定電圧レベル範囲内において前記制御電圧を変化せし
める電圧レベル変化手段を有することを特徴とする。
振回路は、入力される制御電圧の電圧レベルに応じた周
波数の出力信号を発生する電圧制御発振手段を有する位
相同期発振回路であって、自回路の発振周波数の切換指
令に応答して自回路が同期状態になる電圧レベルを含む
所定電圧レベル範囲内において前記制御電圧を変化せし
める電圧レベル変化手段を有することを特徴とする。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明による位相同期発振回路の一
実施例の位相同期発振器であり、図３と同等部分は同一
符合により示されている。図において、本実施例の回路
が従来の回路と異なる点は、チャンネル切換器７におけ
る切換信号に応答してパルス信号を出力するトリガパル
ス回路９と、この出力されたパルス信号に応答して電圧
制御発振器１へ入力される制御電圧８の電圧レベルを変
化させる引込み回路１０とが追加されている点である。
実施例の位相同期発振器であり、図３と同等部分は同一
符合により示されている。図において、本実施例の回路
が従来の回路と異なる点は、チャンネル切換器７におけ
る切換信号に応答してパルス信号を出力するトリガパル
ス回路９と、この出力されたパルス信号に応答して電圧
制御発振器１へ入力される制御電圧８の電圧レベルを変
化させる引込み回路１０とが追加されている点である。
【００１１】引込み回路１０は、トリガパルス回路９か
らのパルス信号に応答して一瞬だけオン状態になるスイ
ッチングトランジスタ１１と、このトランジスタ１１が
オン状態になったときに充電され、以後放電動作をする
コンデンサ１４及び抵抗１３からなる時定数回路と、コ
ンデンサ１４を充電せしめるための電源１５と、制御電
圧８からの逆流を防ぐダイオード１２とを含んで構成さ
れている。
らのパルス信号に応答して一瞬だけオン状態になるスイ
ッチングトランジスタ１１と、このトランジスタ１１が
オン状態になったときに充電され、以後放電動作をする
コンデンサ１４及び抵抗１３からなる時定数回路と、コ
ンデンサ１４を充電せしめるための電源１５と、制御電
圧８からの逆流を防ぐダイオード１２とを含んで構成さ
れている。
【００１２】かかる構成とされた本実施例の回路の動作
について、図１及び図２を参照して説明する。電圧制御
発振器１での発振信号は分周器３により基準発振器２の
周波数まで分周される。その分周出力信号は排他的論理
和の位相比較器４により基準発振器２の発振信号と位相
比較される。そして、その位相差に対応した電圧がルー
プフィルタ５を介して制御電圧８として電圧制御発振器
１内の図示せぬバラクタダイオードに印加される。これ
により、基準発振器２に位相同期した安定な発振信号が
出力端子６から出力される。
について、図１及び図２を参照して説明する。電圧制御
発振器１での発振信号は分周器３により基準発振器２の
周波数まで分周される。その分周出力信号は排他的論理
和の位相比較器４により基準発振器２の発振信号と位相
比較される。そして、その位相差に対応した電圧がルー
プフィルタ５を介して制御電圧８として電圧制御発振器
１内の図示せぬバラクタダイオードに印加される。これ
により、基準発振器２に位相同期した安定な発振信号が
出力端子６から出力される。
【００１３】次に、出力端子６の出力信号の周波数を変
えるためにチャンネル切換器７により分周器３の分周数
を変化させる。この分周数の切換時に、分周出力信号は
基準発振器２の発振信号と周波数が異なるため、位相同
期はずれ状態となる。このときの制御電圧８の電圧レベ
ル特性が図２のＣに示されている。図示されているよう
に、位相同期はずれ状態における電圧レベルはＶｃであ
る。
えるためにチャンネル切換器７により分周器３の分周数
を変化させる。この分周数の切換時に、分周出力信号は
基準発振器２の発振信号と周波数が異なるため、位相同
期はずれ状態となる。このときの制御電圧８の電圧レベ
ル特性が図２のＣに示されている。図示されているよう
に、位相同期はずれ状態における電圧レベルはＶｃであ
る。
【００１４】その後、トリガパルス回路９はチャンネル
切換器７の切換信号に応答してパルス信号を出力する。
このパルス信号により引込み回路１０内のスイッチング
トランジスタ１１が時間Ｔにおいてオン状態となる。こ
れにより、制御電圧８の電圧レベルはダイオード１２を
介してＶａとなる。その後、引込み回路１０内の抵抗１
３及びコンデンサ１４の時定数により電圧レベルＶａか
ら電源１５の電圧レベルＶｄまで曲線ａ及びｄの特性で
制御電圧レベルが変化する。
切換器７の切換信号に応答してパルス信号を出力する。
このパルス信号により引込み回路１０内のスイッチング
トランジスタ１１が時間Ｔにおいてオン状態となる。こ
れにより、制御電圧８の電圧レベルはダイオード１２を
介してＶａとなる。その後、引込み回路１０内の抵抗１
３及びコンデンサ１４の時定数により電圧レベルＶａか
ら電源１５の電圧レベルＶｄまで曲線ａ及びｄの特性で
制御電圧レベルが変化する。
【００１５】ところが、電圧レベルが変化して、位相同
期状態となる電圧レベルＶｂになると、特性曲線ａの状
態からｂの状態となり位相同期状態となる。このよう
に、チャンネル切換時でも引込み回路によって強制的に
位相同期状態に引込むことができるのである。
期状態となる電圧レベルＶｂになると、特性曲線ａの状
態からｂの状態となり位相同期状態となる。このよう
に、チャンネル切換時でも引込み回路によって強制的に
位相同期状態に引込むことができるのである。
【００１６】よって、位相比較器として排他的論理和位
相比較器４を用いれば、位相同期はずれ状態になること
がなく、かつ位相雑音の少ない位相同期発振回路が構成
できるのである。
相比較器４を用いれば、位相同期はずれ状態になること
がなく、かつ位相雑音の少ない位相同期発振回路が構成
できるのである。
【００１７】ここで、図２中の各電圧レベルについて説
明する。図２においては、上述したように、時定数回路
によって電圧レベルがＶａからＶｄまで曲線ａ及びｄの
ように変化する途中で同期状態となり、制御電圧レベル
はＶｂとなって安定している。つまり、位相同期発振回
路自身が同期状態になる電圧レベルＶｂを含む電圧レベ
ル範囲（ＶａからＶｄまでの範囲）内において、制御電
圧レベルを変化せしめているのである。
明する。図２においては、上述したように、時定数回路
によって電圧レベルがＶａからＶｄまで曲線ａ及びｄの
ように変化する途中で同期状態となり、制御電圧レベル
はＶｂとなって安定している。つまり、位相同期発振回
路自身が同期状態になる電圧レベルＶｂを含む電圧レベ
ル範囲（ＶａからＶｄまでの範囲）内において、制御電
圧レベルを変化せしめているのである。
【００１８】要するに、自回路が同期状態となる制御電
圧の電圧レベルの前後で電圧制御発振器の制御電圧を振
ることにより、たとえキャプチャレンジの狭い位相比較
器を用いても、確実に安定した同期状態が得られるので
ある。
圧の電圧レベルの前後で電圧制御発振器の制御電圧を振
ることにより、たとえキャプチャレンジの狭い位相比較
器を用いても、確実に安定した同期状態が得られるので
ある。
【００１９】なお、Ｖｂの値に応じて、時定数及び電源
１５の電圧値を選定し、ＶａからＶｄまでの範囲内にＶ
ｂが含まれるようにしておくことが必要である。
１５の電圧値を選定し、ＶａからＶｄまでの範囲内にＶ
ｂが含まれるようにしておくことが必要である。
【００２０】
【発明の効果】以上説明したように本発明は、電圧制御
発振回路の制御電圧の電圧レベルがチャンネル切換時
に、引込み回路により強制的に位相同期電圧となること
により、出力信号周波数変化後も安定に位相同期した出
力信号が得られるという効果がある。
発振回路の制御電圧の電圧レベルがチャンネル切換時
に、引込み回路により強制的に位相同期電圧となること
により、出力信号周波数変化後も安定に位相同期した出
力信号が得られるという効果がある。
【図１】本発明の実施例による位相同期発振回路の構成
を示すブロック図である。
を示すブロック図である。
【図２】図１中の電圧制御発振器に入力される制御電圧
の変化を示す特性図である。
の変化を示す特性図である。
【図３】従来の位相同期発振回路の構成を示すブロック
図である。
図である。
１ 電圧制御発振器 ２ 基準発振器 ３ 分周器 ４ 位相比較器 ５ ループフィルタ ７ チャンネル切換器 ９ トリガパルス回路 １０ 引込み回路
Claims (2)
- 【請求項１】 入力される制御電圧の電圧レベルに応じ
た周波数の出力信号を発生する電圧制御発振手段を有す
る位相同期発振回路であって、自回路の発振周波数の切
換指令に応答して自回路が同期状態になる電圧レベルを
含む所定電圧レベル範囲内において前記制御電圧を変化
せしめる電圧レベル変化手段を有することを特徴とする
位相同期発振回路。 - 【請求項２】 前記電圧レベル変化手段は、前記切換指
令に応答して充放電動作することにより前記制御電圧の
電圧レベルを変化せしめる時定数回路を含むことを特徴
とする請求項１記載の位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5089255A JPH0817327B2 (ja) | 1993-03-24 | 1993-03-24 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5089255A JPH0817327B2 (ja) | 1993-03-24 | 1993-03-24 | 位相同期発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06284005A true JPH06284005A (ja) | 1994-10-07 |
| JPH0817327B2 JPH0817327B2 (ja) | 1996-02-21 |
Family
ID=13965661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5089255A Expired - Fee Related JPH0817327B2 (ja) | 1993-03-24 | 1993-03-24 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817327B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52123854A (en) * | 1976-04-12 | 1977-10-18 | Nippon Telegr & Teleph Corp <Ntt> | Generator of variable frequency signal |
| JPS5396655A (en) * | 1977-02-03 | 1978-08-24 | Marukon Denshi Kk | Pll synthesizer |
| JPS53100752A (en) * | 1977-02-15 | 1978-09-02 | Marukon Denshi Kk | Pll synthesizer |
| JPS5533554U (ja) * | 1978-08-28 | 1980-03-04 |
-
1993
- 1993-03-24 JP JP5089255A patent/JPH0817327B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52123854A (en) * | 1976-04-12 | 1977-10-18 | Nippon Telegr & Teleph Corp <Ntt> | Generator of variable frequency signal |
| JPS5396655A (en) * | 1977-02-03 | 1978-08-24 | Marukon Denshi Kk | Pll synthesizer |
| JPS53100752A (en) * | 1977-02-15 | 1978-09-02 | Marukon Denshi Kk | Pll synthesizer |
| JPS5533554U (ja) * | 1978-08-28 | 1980-03-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817327B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005934B1 (ko) | 위상차 검출회로 | |
| US6704381B1 (en) | Frequency acquisition rate control in phase lock loop circuits | |
| US5955928A (en) | Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point | |
| JP3320353B2 (ja) | 可変速度位相ロック・ループ・システムおよびその方法 | |
| JPH0856157A (ja) | フェーズロックドループ回路 | |
| JPH11163720A (ja) | Ｐｌｌ回路 | |
| KR950026124A (ko) | 단축된 로크 시간을 갖는 피엘엘(pll) 회로 | |
| US4849714A (en) | Signal generating apparatus | |
| JPH09270704A (ja) | 位相同期回路 | |
| US5315271A (en) | Process and device for synchronizing two digital pulse sequences S and RF of the same high frequency | |
| US6060953A (en) | PLL response time accelerating system using a frequency detector counter | |
| JPS5957530A (ja) | 位相同期回路 | |
| KR100255530B1 (ko) | 동기 상태 검출 기능을 가지는 위상 동기 루프 회로 | |
| JPH06284005A (ja) | 位相同期発振回路 | |
| US6285260B1 (en) | Phase-locked loop having circuit for synchronizing starting points of two counters | |
| JPH05227017A (ja) | 収束モード切り換え式ディジタルｐｌｌ装置 | |
| JP2921260B2 (ja) | 周波数シンセサイザ | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPH07288471A (ja) | Ｐｌｌ回路 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JP2002314411A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0638116A (ja) | 位相同期ループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |