JPH06282339A - 基板バイアス発生回路 - Google Patents

基板バイアス発生回路

Info

Publication number
JPH06282339A
JPH06282339A JP6024954A JP2495494A JPH06282339A JP H06282339 A JPH06282339 A JP H06282339A JP 6024954 A JP6024954 A JP 6024954A JP 2495494 A JP2495494 A JP 2495494A JP H06282339 A JPH06282339 A JP H06282339A
Authority
JP
Japan
Prior art keywords
terminal
voltage
current
coupled
substrate bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6024954A
Other languages
English (en)
Inventor
Ruey J Yu
リュエイ・ジェイ・ユー
Mark D Bader
マーク・ダグラス・ベイダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH06282339A publication Critical patent/JPH06282339A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(57)【要約】 【目的】 集積回路の基板５０に基板バイアス電圧を与
える基板バイアス発生回路２０を提供する。 【構成】 電圧／電流変換回路２２は、バンドギャップ
発生基準電圧に比例する一定な電流を与える。Ｐチャン
ネル・トランジスタ３４，３５は、バンドギャップ発生
基準電圧に基づいて電圧レベル検出回路３６の定電流源
となる。電圧レベル検出回路３６は基板バイアス電圧の
レベルを監視して、基板バイアス電圧が所定の電圧レベ
ルに達すると、発振器４７をアクティブにする第１制御
信号を与える。発振器をより確実に制御するため第１制
御信号を増幅またはレベル変換するレベル変換器４３が
設けられる。基板バイアス発生回路２０は、プロセス変
化，温度変化および電源変化から独立している、正確に
制御された基板バイアス電圧を基板５０に与える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に、集積回路に関
し、さらに詳しくは、集積回路の基板バイアス電圧を発
生する回路に関する。
【０００２】
【従来の技術】ＭＯＳ(metal-oxide semiconductor) ト
ランジスタを有する集積回路の設計では、集積回路の基
板に安定したバイアス電圧を与えることが重要な場合が
ある。バイアス電圧を与える一つの理由は、集積回路上
のＰＮ接合を不用意に順方向バイアスする局所結合(loc
al coupling)を防止することである。集積回路の基板に
バイアス電圧を与える別の理由は、ＭＯＳトランジスタ
の閾値電圧（ＶT ）を制御することである。ＭＯＳトラ
ンジスタのＶT は、ソース領域とドレイン領域との間に
導電チャンネルを形成するために必要な最小ゲート電圧
である。ＭＯＳトランジスタのＶT は、集積回路の性能
を改善するために変えることができる。ＭＯＳトランジ
スタを有する集積回路は、低い電源電圧で動作しなけれ
ばならないので、ＶT を正確に制御することがさらに重
要になっている。また、高集積化を図るためにＭＯＳト
ランジスタの寸法を（約０．５ミクロン以下に）小さく
すると、ＶT は基板バイアス電圧の変化に極めて敏感に
なる。
【０００３】一般的な基板バイアス回路は、レベル検出
回路，発振器およびチャージ・ポンプを含む。レベル検
出回路は基板バイアス電圧のレベルを監視して、発振器
をアクティブまたは非アクティブにする制御信号を与え
る。アクティブになると、発振器はチャージ・ポンプの
出力を制御するタイミング信号を与える。
【０００４】
【発明が解決しようとする課題】しかし、ＭＯＳトラン
ジスタを小さくすると、一般的なレベル検出回路は、Ｖ
T を正確に制御しかつ安定化するために必要な精度を与
えない。温度変化やプロセス変化によって集積回路の動
作特性が変化し、またＭＯＳトランジスタ性能に大きな
変化をもたらすことがある。さらに、電源電圧の変化も
基板バイアス回路の出力に影響を与えることがあり、安
定した基板バイアス電圧を提供することを困難にしてい
る。
【０００５】
【課題を解決するための手段】従って、一例において、
基板バイアス電圧を与える基板バイアス発生回路が提供
される。この基板バイアス発生回路は、第１電流源，電
圧レベル検出回路，発振器およびチャージ・ポンプを含
む。第１電流源は、第１電源電圧端子に結合された第１
端子と、第２端子とを有する。この第２端子は、基準電
圧に比例する第１の実質的に一定な電流を与える。電圧
レベル検出回路は第１抵抗を有し、基板バイアス電圧の
大きさがこの第１抵抗両端の所定の電圧降下よりも低く
なるときを検出する。これに応答して、電圧レベル検出
回路は第１制御信号を与える。発振器は電圧レベル検出
回路に結合され、第１制御信号に応答して、所定の周波
数で一連のパルスを生成する。チャージ・ポンプは、発
振器に結合されて一連のパルスを受け取る第１入力ノー
ドと、この一連のパルスに応答して基板バイアス電圧を
与える出力ノードとを有する。これらおよび他の特徴お
よび利点については、添付の図面と共に以下の詳細な説
明から理解を深めることができよう。
【０００６】
【実施例】図１は、本発明による基板バイアス発生回路
のブロック図を示す。基板バイアス発生回路２０は、電
圧／電流変換回路２２、Ｐチャンネル・トランジスタ３
４，３５，電圧レベル検出回路３６，Ｎチャンネル・ト
ランジスタ４２，レベル変換回路４３，発振器４７およ
びチャージ・ポンプ４９を含む。
【０００７】電圧／電流変換回路２２は、差動増幅器２
３，Ｐチャンネル・トランジスタ３１および抵抗３２を
含む。差動増幅器２３は、電流ミラー２４，バイポーラ
ＮＰＮトランジスタ２７，２８および抵抗２９を含む。
電流ミラー２４は、Ｐチャンネル・トランジスタ２５，
２６を含む。Ｐチャンネル・トランジスタ２５は、「Ｖ
DD」と記された第１電源電圧端子に接続されたソース
と、ゲートと、ノード１０１に接続されたドレインとを
有する。Ｐチャンネル・トランジスタ２６は、ＶDDに接
続されたソースと、ゲートと、Ｐチャンネル・トランジ
スタ２５のゲートに接続されたドレインとを有する。バ
イポーラ・トランジスタ２７は、ノード１０１において
Ｐチャンネル・トランジスタ２５のドレインに接続され
たコレクタと、バンドギャップ電圧発生回路２１の出力
端子に接続されて、「ＶBG」と記されるバンドギャップ
発生基準電圧を受け取るベースと、エミッタとを有す
る。バイポーラＮＰＮトランジスタ２８は、Ｐチャンネ
ル・トランジスタ２６のドレインに接続されたコレクタ
と、ノード１０２に接続されたベースと、ＮＰＮトラン
ジスタ２７のエミッタに接続されたエミッタとを有す
る。抵抗２９は、ＮＰＮトランジスタ２７，２８のエミ
ッタに接続された第１端子と、「ＶSS」と記される第２
電源電圧端子に接続された第２端子とを有する。Ｐチャ
ンネル・トランジスタ３１は、ＶDDに接続されたソース
と、ノード１０１においてＰチャンネル・トランジスタ
２５のドレインに接続されたゲートと、ノード１０２に
おいてＮＰＮトランジスタ２８のベースに接続されたド
レインとを有する。抵抗３２は、ノード１０２において
Ｐチャンネル・トランジスタ３１のドレインに接続され
た第１端子と、ＶSSに接続された第２端子とを有する。
【０００８】Ｐチャンネル・トランジスタ３４は、ＶDD
に接続されたソースと、Ｐチャンネル・トランジスタ３
１のゲートに接続されたゲートと、ドレインとを有す
る。Ｐチャンネル・トランジスタ３５は、ＶDDに接続さ
れたソースと、Ｐチャンネル・トランジスタ３１のゲー
トに接続されたゲートと、ノード１０４に接続されたド
レインとを有する。Ｐチャンネル・トランジスタ３４，
３５は、電圧レベル検出回路３６に比較的一定した電流
を与える定電流源である。
【０００９】電圧レベル検出回路３６は、抵抗３８，３
９およびＮチャンネル・トランジスタ４１を含む。抵抗
３８は，Ｐチャンネル・トランジスタ３４のドレインに
接続された第１端子と、ノード１０３に接続された第２
端子とを有する。抵抗３９は、ノード１０３において抵
抗３８の第２端子に接続された第１端子と、第２端子と
を有する。Ｎチャンネル・トランジスタ４１は、ノード
１０４においてＰチャンネル・トランジスタ３５のドレ
インに接続されたドレインと、ノード１０３において抵
抗３８の第２端子に接続されたゲートと、ＶSSに接続さ
れたソースとを有する。ノード１０４は、第１制御信号
を与える電圧レベル検出回路３６の出力ノードである。
ダイオード接続Ｎチャンネル・トランジスタ４２は、抵
抗３９の第２端子に接続されたゲートおよびドレイン
と、「ＶBB」と記された基板バイアス電圧を受け取るソ
ースおよび基板端子とを有する。
【００１０】レベル変換回路４３は、Ｐチャンネル・ト
ランジスタ４４およびＮチャンネル・トランジスタ４５
を含む。Ｐチャンネル・トランジスタ４４は、ＶDDに接
続されたソースと、Ｐチャンネル・トランジスタ３１の
ゲートに接続されたゲートと、ノード１０５に接続され
たドレインとを有する。Ｎチャンネル・トランジスタ４
５は、ノード１０５においてＰチャンネル・トランジス
タ４４のドレインに接続されたドレインと、ノード１０
４においてＮチャンネル・トランジスタ４１のドレイン
に接続されたゲートと、ＶSSに接続されたソースとを有
する。ノード１０５は、第２制御信号を与えるレベル変
換器４３の出力ノードである。すべてのＮチャンネル・
トランジスタおよびＰチャンネル・トランジスタはＭＯ
Ｓトランジスタであり、基板端子が ＶSSに接続されい
るが、ただしＮチャンネル・トランジスタ４２は例外
で、その基板端子は基板バイアス電圧 ＶBBを受け取る
ため自己のソースに結合されていることに留意された
い。
【００１１】発振器４７は、ノード１０５においてＰチ
ャンネル・トランジスタ４４のドレインに接続された入
力端子と、出力端子とを有する。チャージ・ポンプ４９
は、発振器４７の出力端子に接続された入力端子と、半
導体基板５０に基板バイアス電圧 ＶBBを与える出力端
子とを有する。
【００１２】好適な実施例では、基板バイアス発生回路
２０は、３重ウェル構造を有するＳＲＡＭ（図示せず）
における分離されたＰ型ウェルに、正確に制御された基
板バイアス電圧を与える。３重ウェル構造では、メモリ
・セル・アレイはＰ型ウェル内にある。他のウェル内の
収容される周辺回路の動作に対する影響を避けるため、
セル・アレイを収容するＰ型基板ウェルのみがバイアス
される。３重ウェル構造はアルファ粒子放出(alpha par
ticle emissions)によって生じるソフトエラーの影響を
受けにくいため、３重ウェル構造が用いられる。
【００１３】動作時に、基板バイアス電圧 ＶBBはチャ
ージ・ポンプ４９の出力端子において与えられる。電圧
レベル検出回路３６は基板バイアス電圧 ＶBBの電圧レ
ベルを監視して、発振器４７をアクティブまたは非アク
ティブにする第１制御信号をノード１０４で与える。ノ
ード１０３における電圧がＮチャンネル・トランジスタ
４１の閾値電圧よりも高くなり、基板バイアス電圧 Ｖ
BBが所定の電圧レベルよりも高くなったことを示すと、
Ｎチャンネル・トランジスタ４１は導通状態となり、そ
れにより発振器４７はアクティブになる。ノード１０３
における電圧がＶT 以下になり、基板バイアス電圧 Ｖ
BBが所定の電圧レベル以下であることを示すと、Ｎチャ
ンネル・トランジスタ４１は実質的に非導通状態とな
り、そのため発振器４７は非アクティブになる。発振器
４７は、所定の周波数でクロック信号をチャージ・ポン
プ４９に与える従来のリング発振器である。チャージ・
ポンプ４９は、Ｐ型基板ウェル５０の電圧レベルを「ポ
ンプダウン(pump down) 」する従来のチャージ・ポンプ
である。Ｐ型基板ウェル５０は、低電源電圧（一般に負
電圧）以下の所定の電圧レベルまでポンプダウンされ
る。Ｐ型基板ウェルがポンプダウンされる量は、特定の
用途に応じて変えることができる。
【００１４】基板バイアス電圧 ＶBB が所定の電圧レベ
ル以上に増加したことを電圧レベル検出回路３６が検出
すると、ノード１０３における電圧は十分高くなり、Ｎ
チャンネル・トランジスタ４１を導通状態にする。ノー
ド１０４における第１制御信号は低電圧となり、Ｎチャ
ンネル・トランジスタ４５を実質的に非導通状態にす
る。従って、ノード１０５における第２制御信号は高論
理になり、そのため発振器４７をアクティブにする。レ
ベル変換器４３は第１制御信号のアナログ電圧レベル
を、発振器４７を確実にアクティブおよび非アクティブ
にする十分な電圧振幅を有する電圧レベルに変換または
増幅する。アクティブになると、発振器４７はチャージ
・ポンプ４９をアクティブにするクロック信号を与え
る。チャージ・ポンプ４９は、Ｐ型基板５０に基板バイ
アス電圧 ＶBBを与える。基板バイアス電圧 ＶBBが所定
の電圧レベルまで低減されると、電圧レベル検出回路３
６はノード１０４において高電圧として第１制御信号を
与え、これはＮチャンネル・トランジスタ４５のゲート
に与えられる。Ｎチャンネル・トランジスタ４５は導通
状態となり、ノード１０５における第２制御信号を低論
理にし、発振器４７を非アクティブにして、そのためチ
ャージ・ポンプ４９は非アクティブになる。
【００１５】ＶBG発生器２１は、従来のバンドギャップ
電圧発生回路である。従来のバンドギャップ電圧発生器
は、シリコンのバンドギャップ電圧を用いて安定した基
準電圧を与える。この用途では、バンドギャップ電圧は
約１．２６ボルトに等しく、電源電圧から独立してい
る。
【００１６】電圧／電流変換回路２２は、バンドギャッ
プ発生基準電圧 ＶBG比例する出力電流を与える。バン
ドギャップ発生基準電圧 ＶBGは、電圧／電流変換回路
２２のＮＰＮトランジスタ２７のベースに与えられ、そ
れによりＩ27と記されるコレクタ電流はＮＰＮトランジ
スタ２７に流れる。この電流は電流ミラー２４によって
「鏡映」され、それによりＩ28と記されるコレクタ電流
はＮＰＮトランジスタ２８に流れる。Ｐチャンネル・ト
ランジスタ３１は、ノード１０１においてトランジスタ
２７のコレクタからゲート電圧を受け取る。ノード１０
１は、差動増幅器２３の出力ノードである。Ｐチャンネ
ル・トランジスタ３１および抵抗３２は、ノード１０１
におけるＮＰＮトランジスタ２７のコレクタから、ＮＰ
Ｎトランジスタ２８のベースまで、帰還路を形成し、そ
のためノード１０２はＮＰＮトランジスタ２７のベース
における電圧変化に追従する。従って、ノード１０２に
おける電圧はバンドギャップ基準電圧 ＶBGにほぼ等し
い。ＮＰＮトランジスタ２７，２８の寸法が同じであ
り、かつ電流ミラー２４が対称的であるならば、電流Ｉ
27は電流Ｉ28に等しい。ＮＰＮトランジスタ２８がわず
かなベース電流を有していると仮定すると、Ｉ31と記さ
れるＰチャンネル・トランジスタ３１に流れるドレイン
電流は ＶBGをＲ32で除した値にほぼ等しくなり、ただ
しＲ32は抵抗３２の抵抗値である。バンドギャップ発生
基準電圧 ＶBGは一定なので、Ｒ32が一定であると仮定
すると、電流Ｉ31は比較的一定である。従って、Ｐチャ
ンネル・トランジスタ３１は、バンドギャップ発生基準
電圧 ＶBGに基づいて比較的一定の電流源となる。
【００１７】Ｐチャンネル・トランジスタ３４に流れる
Ｉ34と記される第１電流は、電流Ｉ31を鏡映する。ま
た、Ｐチャンネル・トランジスタ３５に流れるＩ35と記
される第２電流は、電流Ｉ31を鏡映する。Ｐチャンネル
・トランジスタ３４，３５によって鏡映される電流の比
率は、Ｐチャンネル・トランジスタ３１に対するＰチャ
ンネル・トランジスタ３４，３５の相対的な寸法および
大きさに依存する。従って、Ｉ34＝ηＩ31であり、ただ
しηは鏡映される電流の比率である。前述のようにＩ31
＝ＶBG／Ｒ32ならば、Ｉ34＝ηＶBG／Ｒ32である。従っ
て、Ｐチャンネル・トランジスタ３４，３５も、バンド
ギャップ発生基準回路ＶBGに基づいて比較的一定な電流
源となり、そのためＶDDから独立する。また、Ｎチャン
ネル・トランジスタ４４は、レベル変換器４３に対して
実質的に一定な電流源となる。
【００１８】Ｖ103 と記されるノード１０３における電
圧（Ｎチャンネル・トランジスタ４１のゲート・ソース
間電圧）は、Ｉ34Ｒ39＋ＶDS42−｜ＶBB｜にほぼ等し
く、ここでＲ39は抵抗３９の抵抗値であり、ＶDS42はＮ
チャンネル・トランジスタ４２のドレイン・ソース間電
圧であり、｜ＶBB｜は基板バイアス電圧の絶対値または
大きさである。Ｖ103 の上式から、数１が成り立つこと
が明らかである。
【００１９】
【数１】｜ＶBB｜＝Ｉ34Ｒ39＋ＶDS42−Ｖ103 Ｎチャンネル・トランジスタ４２はダイオード接続さ
れ、Ｎチャンネル・トランジスタ４１の温度変化および
プロセス変化を補償する。Ｎチャンネル・トランジスタ
４２がＮチャンネル・トランジスタ４１と同じ大きさで
あり、かつこれらのトランジスタが集積回路上でほぼ同
じ位置および方向で配置されている場合には、ＶDS42は
Ｖ103 にほぼ等しい。その場合、ＶDS42≒Ｖ103 であ
り、数２が成り立つ。
【００２０】
【数２】｜ＶBB｜≒Ｉ34Ｒ39 前述のように、電流Ｉ34はバンドギャップ発生基準電圧
ＶBGに基づいており、抵抗３９は抵抗３２の温度変化お
よびプロセス変化を補償するので、基板バイアス電圧Ｖ
BBはバンドギャップ発生基準電圧ＶBGとほぼ同じ精度お
よび安定性を有し、そのため電源電圧から独立してい
る。
【００２１】基板バイアス電圧ＶBBの電圧レベルは、Ｒ
39の値を変えることによって容易に調整できる。しか
し、基板バイアス電圧ＶBBの特定の電圧レベルも、チャ
ージ・ポンプ４９で用いられる特定のチャージ・ポンプ
回路の制限に依存する。
【００２２】好適な実施例では、ＶDDは接地電位であ
り、ＶSSは約−５．０ボルトに等しい電源電圧で供給さ
れる。しかし、他の実施例では、ＶDDは正の電源電圧で
供給され、ＶSSは接地電位でもよい。
【００２３】従って、基板バイアス発生回路２０は、バ
ンドギャップ発生基準電圧ＶBGに基づき、かつプロセス
変化，温度変化および電源電圧の変化から独立する基板
バイアス電圧ＶBBを正確に制御するという利点を有す
る。
【００２４】好適な実施例を参照して本発明について説
明してきたが、本発明は多くの点で修正でき、以上具体
的に説明してきたもの以外の多くの実施例が可能である
ことは当業者に明らかである。例えば、好適な実施例で
はＰ型基板ウェルをポンプダウンする基板バイアス発生
回路２０について説明したが、正確に制御される負電圧
を必要とするいかなる場合にも利用できる。従って、発
明の真の精神および範囲内のすべての修正は特許請求の
範囲に含まれるものとする。
【図面の簡単な説明】
【図１】本発明による基板バイアス発生回路のブロック
図を示す。
【符号の説明】
２０ 基板バイアス発生回路 ２１ バンドギャップ電圧発生回路 ２２ 電圧／電流変換回路 ２３ 差動増幅器 ２４ 電流ミラー ２５，２６ Ｐチャンネル・トランジスタ ２７，２８ バイポーラＮＰＮトランジスタ ２９ 抵抗 ３１ Ｐチャンネル・トランジスタ ３２ 抵抗 ３４，３５ Ｐチャンネル・トランジスタ ３６ 電圧レベル検出回路 ３８，３９ 抵抗 ４１ Ｎチャンネル・トランジスタ ４２ Ｎチャンネル・トランジスタ ４３ レベル変換回路 ４４ Ｐチャンネル・トランジスタ ４５ Ｎチャンネル・トランジスタ ４７ 発振器 ４９ チャージ・ポンプ ５０ 半導体基板 １０１，１０２，１０３，１０４，１０５ ノード

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 基板バイアス電圧を与える基板バイアス
    発生回路（２０）であって：第１電源電圧端子に結合さ
    れた第１端子と、基準電圧に比例する第１の実質的に一
    定な電流を与える第２端子とを有する第１電流源（３
    ４）；第１および第２端子を有する第１抵抗（３９）を
    備える電源レベル検出回路（３６）であって、前記基板
    バイアス電圧の大きさが前記第１抵抗（３９）両端の所
    定の電圧降下以下に低下するときを検出し、それに応答
    して第１制御信号を与える電圧レベル検出回路（３
    ６）；前記電圧レベル検出回路（３６）に結合され、前
    記第１制御信号に応答して、所定の周波数で一連のパル
    スを生成する発振器（４７）；および前記発振器（４
    ７）に結合されて前記一連のパルスを受け取る第１ノー
    ドと、前記一連のパルスに応答して前記基板バイアス電
    圧を与える出力ノードとを有するチャージ・ポンプ（４
    ９）；によって構成されることを特徴とする基板バイア
    ス発生回路（２０）。
  2. 【請求項２】 基板バイアス電圧を与える基板バイアス
    発生回路（２０）であって：バンドギャップ発生基準電
    圧を受け取り、それに応答して、前記バンドギャップ発
    生基準電圧に比例する基準電流を発生する電圧／電流変
    換回路（２２）；第１電源電圧端子に結合された第１端
    子と、第２端子とを有する第１電流源（３４）であっ
    て、前記基準電流に比例する第１電流を与える第１電流
    源（３４）；前記第１電源電圧端子に結合された第１端
    子と、第２端子とを有する第２電流源（３５）であっ
    て、前記基準電流に比例する第２電流を与える第２電流
    源（３５）；電圧レベル検出回路（３６）であって：前
    記第１電流源（３４）の前記第２端子に結合された第１
    端子と、第２端子とを有する第１抵抗（３８）；前記第
    １抵抗（３８）の前記第２端子に結合された第１端子
    と、第２端子とを有する第２抵抗（３９）；前記第２電
    流源（３５）の前記第２端子に結合された第１電流電極
    と、前記第１抵抗（３８）の前記第２端子に結合された
    制御電極と、第２電源電圧端子に結合された第２電流電
    極とを有する第１Ｎチャンネル・トランジスタ（４
    １）；および前記第２抵抗（３９）の前記第２端子に結
    合された第１電流電極と、前記第２抵抗（３９）の前記
    第２端子に結合された制御電極と、前記基板バイアス電
    圧を受け取る第２電流電極とを有する第２Ｎチャンネル
    ・トランジスタ（４２）；によって構成される電圧レベ
    ル検出回路（３６）；前記電圧レベル検出回路（３６）
    に結合され、所定の周波数で一連のパルスを生成する発
    振器（４７）；および前記発振器（４７）に結合され、
    前記一連のパルスを受け取り、かつ前記基板バイアス電
    圧を与えるチャージ・ポンプ（４９）；によって構成さ
    れることを特徴とする基板バイアス発生回路（２０）。
  3. 【請求項３】 基板バイアス発生回路（２０）であっ
    て：電圧／電流変換器（２２）であって：第１および第
    ２バイポーラ・トランジスタ（２７，２８）と、電流ミ
    ラー（２４）とを有する差動増幅器（２３）であって、
    前記第１バイポーラ・トランジスタ（２７）のベースは
    バンドギャップ発生基準電圧を受け取る、差動増幅器
    （２３）；電源電圧端子に結合された第１電流電極と、
    前記第１バイポーラ・トランジスタ（２７）のコレクタ
    に結合された制御電極と、第２電流電極とを有する第１
    Ｐチャンネル・トランジスタ（３１）；および前記第１
    Ｐチャンネル・トランジスタ（３１）の前記第２電流電
    極に結合された第１端子と、第２電源電圧端子に結合さ
    れた第２端子とを有する第１抵抗（３２）；によって構
    成される電圧／電流変換器（２２）；前記第１電源電圧
    端子に結合された第１電流電極と、前記第１Ｐチャンネ
    ル・トランジスタ（３１）の前記制御電極に結合された
    制御電極と、第２電流電極とを有する第２Ｐチャンネル
    ・トランジスタ（３４）；前記第１電源電圧端子に結合
    された第１電流電極と、前記第１Ｐチャンネル・トラン
    ジスタ（３１）の前記制御電極に結合された制御電極
    と、第２電流電極とを有する第３Ｐチャンネル・トラン
    ジスタ（３５）；電圧レベル検出回路（３６）であっ
    て：前記第２Ｐチャンネル・トランジスタ（３４）の前
    記第２電流電極に結合された第１端子と、第２端子とを
    有する第２抵抗（３８）；前記第１抵抗（３８）の前記
    第２端子に結合された第１端子と、第２端子とを有する
    第３抵抗（３９）；および前記第３Ｐチャンネル・トラ
    ンジスタ（３５）の前記第２電流電極に結合された第１
    電流電極と、前記第２抵抗（３８）の前記第２端子に結
    合された制御電極と、第２電源電圧端子に結合された第
    ２電流電極とを有する第１Ｎチャンネル・トランジスタ
    （４１）；によって構成される電圧レベル検出回路（３
    ６）；前記第３抵抗（３９）の前記第２端子に結合され
    た第１電流電極と、前記第３抵抗（３９）の前記第２端
    子に結合された制御電極と、前記基板バイアス電圧を受
    け取る第２電流電極とを有する第２Ｎチャンネル・トラ
    ンジスタ（４２）；前記電圧レベル検出回路（３６）に
    結合され、所定の周波数で一連のパルスを生成する発振
    器（４７）；および前記発振器（４７）に結合され、前
    記一連のパルスを受け取り、かつ前記基板バイアス電圧
    を与えるチャージ・ポンプ（４９）；によって構成され
    ることを特徴とする基板バイアス発生回路（２０）。
JP6024954A 1993-02-02 1994-01-28 基板バイアス発生回路 Pending JPH06282339A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US012496 1993-02-02
US08/012,496 US5394026A (en) 1993-02-02 1993-02-02 Substrate bias generating circuit

Publications (1)

Publication Number Publication Date
JPH06282339A true JPH06282339A (ja) 1994-10-07

Family

ID=21755229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6024954A Pending JPH06282339A (ja) 1993-02-02 1994-01-28 基板バイアス発生回路

Country Status (2)

Country Link
US (1) US5394026A (ja)
JP (1) JPH06282339A (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619066A (en) * 1990-05-15 1997-04-08 Dallas Semiconductor Corporation Memory for an electronic token
US5486778A (en) * 1993-03-10 1996-01-23 Brooktree Corporation Input buffer for translating TTL levels to CMOS levels
JPH07105681A (ja) * 1993-10-07 1995-04-21 Mitsubishi Electric Corp 半導体装置
EP0658835B1 (en) * 1993-12-17 1999-10-06 STMicroelectronics S.r.l. Low supply voltage, band-gap voltage reference
KR100316834B1 (ko) * 1993-12-27 2002-04-24 가나이 쓰도무 기준전류발생회로,정전류발생회로및그것을사용한장치
US6882215B1 (en) * 1994-01-21 2005-04-19 Samsung Electronics Co., Ltd. Substrate bias generator in semiconductor memory device
JP3626521B2 (ja) 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
KR0127318B1 (ko) * 1994-04-13 1998-04-02 문정환 백바이어스전압 발생기
US5640122A (en) * 1994-12-16 1997-06-17 Sgs-Thomson Microelectronics, Inc. Circuit for providing a bias voltage compensated for p-channel transistor variations
US5554942A (en) * 1995-03-13 1996-09-10 Motorola Inc. Integrated circuit memory having a power supply independent input buffer
US5596289A (en) * 1995-05-15 1997-01-21 National Science Council Differential-difference current conveyor and applications therefor
US5731736A (en) * 1995-06-30 1998-03-24 Dallas Semiconductor Charge pump for digital potentiometers
TW280869B (en) * 1995-07-17 1996-07-11 Philips Electronics Nv IDDQ-testing of bias generator circuit
US5973956A (en) * 1995-07-31 1999-10-26 Information Storage Devices, Inc. Non-volatile electrically alterable semiconductor memory for analog and digital storage
US5694072A (en) * 1995-08-28 1997-12-02 Pericom Semiconductor Corp. Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
JP3614546B2 (ja) * 1995-12-27 2005-01-26 富士通株式会社 半導体集積回路
JP3998278B2 (ja) * 1996-02-27 2007-10-24 株式会社ルネサステクノロジ 内部電位発生回路
KR100223770B1 (ko) * 1996-06-29 1999-10-15 김영환 반도체 장치의 문턱전압 제어회로
US5748030A (en) * 1996-08-19 1998-05-05 Motorola, Inc. Bias generator providing process and temperature invariant MOSFET transconductance
KR100234701B1 (ko) * 1996-12-05 1999-12-15 김영환 외부전압에 둔감한 백바이어스전압 레벨 감지기
US5929695A (en) * 1997-06-02 1999-07-27 Stmicroelectronics, Inc. Integrated circuit having selective bias of transistors for low voltage and low standby current and related methods
US5977813A (en) * 1997-10-03 1999-11-02 International Business Machines Corporation Temperature monitor/compensation circuit for integrated circuits
KR100273278B1 (ko) * 1998-02-11 2001-01-15 김영환 반도체 소자의 펌핑회로
JP3742230B2 (ja) * 1998-08-28 2006-02-01 株式会社東芝 電流発生回路
US6078211A (en) * 1998-10-14 2000-06-20 National Semiconductor Corporation Substrate biasing circuit that utilizes a gated diode to set the bias on the substrate
US6380571B1 (en) 1998-10-14 2002-04-30 National Semiconductor Corporation CMOS compatible pixel cell that utilizes a gated diode to reset the cell
EP1014547A3 (en) 1998-12-21 2000-11-15 Fairchild Semiconductor Corporation Low-current charge pump system
KR100490283B1 (ko) * 1998-12-23 2005-08-01 주식회사 하이닉스반도체 링 오실레이터_
KR100300077B1 (ko) * 1999-07-28 2001-11-01 김영환 가변 오실레이션 주기를 갖는 차지펌프회로
EP1229420B1 (en) * 2001-01-31 2006-04-12 STMicroelectronics S.r.l. Bandgap type reference voltage source with low supply voltage
US6825590B2 (en) * 2001-05-22 2004-11-30 Texas Instruments Incorporated Adjustable compensation of a piezo drive amplifier depending on mode and number of elements driven
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US6753719B2 (en) * 2002-08-26 2004-06-22 Motorola, Inc. System and circuit for controlling well biasing and method thereof
JP4303930B2 (ja) * 2002-09-11 2009-07-29 Ｏｋｉセミコンダクタ株式会社 電圧発生装置
JP2004165649A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US6956437B2 (en) * 2003-12-23 2005-10-18 Agere Systems Inc. Metal-oxide-semiconductor device having integrated bias circuit
US7129771B1 (en) * 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US6985380B2 (en) * 2004-03-26 2006-01-10 Intel Corporation SRAM with forward body biasing to improve read cell stability
US7071770B2 (en) * 2004-05-07 2006-07-04 Micron Technology, Inc. Low supply voltage bias circuit, semiconductor device, wafer and system including same, and method of generating a bias reference
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
DE102005030372A1 (de) * 2005-06-29 2007-01-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Regelung der Schwellspannung eines Transistors, insbesondere eines Transistors eines Leseverstärkers eines Halbleiter- Speicherbauelements
US20070273433A1 (en) * 2006-05-24 2007-11-29 Choy Jon S Floating voltage source
TW200813444A (en) * 2006-09-13 2008-03-16 Advanced Analog Technology Inc Negative voltage detector
US7936208B2 (en) * 2008-07-31 2011-05-03 International Business Machines Corporation Bias circuit for a MOS device
US7800179B2 (en) 2009-02-04 2010-09-21 Fairchild Semiconductor Corporation High speed, low power consumption, isolated analog CMOS unit

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5291472A (en) * 1976-01-28 1977-08-01 Seiko Instr & Electronics Ltd Voltage detection circuit
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation
JPS564905A (en) * 1979-06-27 1981-01-19 Toshiba Corp Voltage-current converting circuit
US4438346A (en) * 1981-10-15 1984-03-20 Advanced Micro Devices, Inc. Regulated substrate bias generator for random access memory
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
US4733108A (en) * 1982-06-28 1988-03-22 Xerox Corporation On-chip bias generator
JPS6199363A (ja) * 1984-10-19 1986-05-17 Mitsubishi Electric Corp 基板電位発生回路
US4701637A (en) * 1985-03-19 1987-10-20 International Business Machines Corporation Substrate bias generators
JPS62217714A (ja) * 1986-03-19 1987-09-25 Fujitsu Ltd 高電圧検出回路
US4754168A (en) * 1987-01-28 1988-06-28 National Semiconductor Corporation Charge pump circuit for substrate-bias generator
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
US5047670A (en) * 1988-05-25 1991-09-10 Texas Instruments Incorporated BiCMOS TTL input buffer
KR0133933B1 (ko) * 1988-11-09 1998-04-25 고스기 노부미쓰 기판바이어스 발생회로
US5120993A (en) * 1990-02-05 1992-06-09 Texas Instruments Incorporated Substrate bias voltage detection circuit
JPH04129264A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体集積回路
US5122680A (en) * 1990-10-29 1992-06-16 International Business Machines Corporation Precision hysteresis circuit
US5202587A (en) * 1990-12-20 1993-04-13 Micron Technology, Inc. MOSFET gate substrate bias sensor
JPH04274084A (ja) * 1991-02-27 1992-09-30 Toshiba Corp 基板電位調整装置
US5124666A (en) * 1991-03-04 1992-06-23 Industrial Technology Research Institute CMOS current convevor and its filter applications
JP2848500B2 (ja) * 1991-04-04 1999-01-20 三菱電機株式会社 インタフェースシステム
US5166560A (en) * 1991-08-02 1992-11-24 Bell Communications Research, Inc. Voltage-controlled variable capacitor
JPH0554650A (ja) * 1991-08-26 1993-03-05 Nec Corp 半導体集積回路
US5231316A (en) * 1991-10-29 1993-07-27 Lattice Semiconductor Corporation Temperature compensated cmos voltage to current converter

Also Published As

Publication number Publication date
US5394026A (en) 1995-02-28

Similar Documents

Publication Publication Date Title
JPH06282339A (ja) 基板バイアス発生回路
JP3765433B2 (ja) 基板電圧を所望の値に維持するための回路及び方法
JPH02183126A (ja) 温度閾値検知回路
JPH03132812A (ja) バイポーラ／ｃｍｏｓレギュレータ回路
JPH06224648A (ja) Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路
JP3476363B2 (ja) バンドギャップ型基準電圧発生回路
JP3940485B2 (ja) 基準電圧発生回路
US10496122B1 (en) Reference voltage generator with regulator system
US5635869A (en) Current reference circuit
KR100234701B1 (ko) 외부전압에 둔감한 백바이어스전압 레벨 감지기
US5187395A (en) BIMOS voltage bias with low temperature coefficient
WO2006090452A1 (ja) 基準電圧発生回路
KR900000482B1 (ko) 전류미터(mirror)회로
JPH05114291A (ja) 基準電圧発生回路
JP2500985B2 (ja) 基準電圧発生回路
CN115617115A (zh) 基准电压产生电路、芯片及电子设备
JPS6070822A (ja) 半導体集積回路
US5617056A (en) Base current compensation circuit
CN114610108A (zh) 偏置电流生成电路
CN112260655A (zh) 非对称三极管输入的折叠式运算放大器、带隙基准电路
US6680651B2 (en) Current mirror and differential amplifier for providing large current ratio and high output impedence
JPS62229416A (ja) 電圧制限回路
KR100434432B1 (ko) Ｐｖｔ 변화에 둔감한 저전압 고속용 셀프-오실레이터
EP0773448A1 (en) Leakage current control system for low voltage CMOS circuits
US20230095590A1 (en) Bias current generation circuit and flash memory