JPH08307832A - スキュー補償及び雑音除去用の映像信号処理装置 - Google Patents
スキュー補償及び雑音除去用の映像信号処理装置Info
- Publication number
- JPH08307832A JPH08307832A JP8068714A JP6871496A JPH08307832A JP H08307832 A JPH08307832 A JP H08307832A JP 8068714 A JP8068714 A JP 8068714A JP 6871496 A JP6871496 A JP 6871496A JP H08307832 A JPH08307832 A JP H08307832A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- horizontal
- output
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/50—Interchangeable mountings, e.g. for replacement of head without readjustment
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
- H04N5/783—Adaptations for reproducing at a rate different from the recording rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/7908—Suppression of interfering signals at the reproducing side, e.g. noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/877—Regeneration of colour television signals by assembling picture element blocks in an intermediate memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 映像信号の高速再生時に発生するスキューを
補償すると同時に補償された同期信号として再生された
映像信号を出力して雑音を抑制する回路を提供する。 【解決手段】 擬似水平同期信号を発生する同期信号発
生手段48と、水平同期信号の第1論理状態に初期化さ
れ、水平同期信号内の第2論理状態の区間をクロックと
してカウントして予め定められた値以上を超過するとき
に補償された水平同期信号を発生すると同時に、一水平
区間の期間を有する補償制御信号を出力する制御手段4
6と、入力される映像データをライン単位及びフィール
ド単位でそれぞれ貯蔵して遅延出力するラインメモリ2
6,28及びフィールドメモリ30,32と、補償制御
信号の入力に応答してラインメモリの出力を前記フィー
ルドメモリの入力源として供給すると共にラインメモリ
の出力を帰還する映像データ補償手段とから構成され
る。
補償すると同時に補償された同期信号として再生された
映像信号を出力して雑音を抑制する回路を提供する。 【解決手段】 擬似水平同期信号を発生する同期信号発
生手段48と、水平同期信号の第1論理状態に初期化さ
れ、水平同期信号内の第2論理状態の区間をクロックと
してカウントして予め定められた値以上を超過するとき
に補償された水平同期信号を発生すると同時に、一水平
区間の期間を有する補償制御信号を出力する制御手段4
6と、入力される映像データをライン単位及びフィール
ド単位でそれぞれ貯蔵して遅延出力するラインメモリ2
6,28及びフィールドメモリ30,32と、補償制御
信号の入力に応答してラインメモリの出力を前記フィー
ルドメモリの入力源として供給すると共にラインメモリ
の出力を帰還する映像データ補償手段とから構成され
る。
Description
【0001】
【発明の属する技術分野】本発明は映像信号再生システ
ムに利用される映像信号処理装置に関するもので、特
に、記録媒体に記録された映像信号を高速に再生時に発
生されるスキュー現象を補償し雑音を除去するためにデ
ィジタル的に映像信号を処理する回路に関するものであ
る。
ムに利用される映像信号処理装置に関するもので、特
に、記録媒体に記録された映像信号を高速に再生時に発
生されるスキュー現象を補償し雑音を除去するためにデ
ィジタル的に映像信号を処理する回路に関するものであ
る。
【0002】
【従来の技術】現在一番広く使用されている映像信号再
生システムは、磁気記録テープ(以下、“テープ”とす
る)等の記録媒体に記録された映像信号をピックアップ
して再生する。通常、このような記録媒体に記録された
映像信号は磁気ヘッドからピックアップされて再生され
ることが一般的であり、このような映像信号処理システ
ムはこの技術分野で既によく知られている。一般的な映
像信号処理システムはヘッドからピックアップされたア
ナログの映像信号をそのままアナログ信号で処理し、あ
るいは別途の機能を追加するためにディジタル的に処理
することが大部分である。このような映像信号再生シス
テムは磁気記録テープ等に記録された情報を高速で探索
するための探索(サーチ)機能を有している。
生システムは、磁気記録テープ(以下、“テープ”とす
る)等の記録媒体に記録された映像信号をピックアップ
して再生する。通常、このような記録媒体に記録された
映像信号は磁気ヘッドからピックアップされて再生され
ることが一般的であり、このような映像信号処理システ
ムはこの技術分野で既によく知られている。一般的な映
像信号処理システムはヘッドからピックアップされたア
ナログの映像信号をそのままアナログ信号で処理し、あ
るいは別途の機能を追加するためにディジタル的に処理
することが大部分である。このような映像信号再生シス
テムは磁気記録テープ等に記録された情報を高速で探索
するための探索(サーチ)機能を有している。
【0003】標準テレビジョンの映像信号を記録し再生
する映像信号処理システムで磁気記録テープに記録され
たアナログの映像信号を、探索時には回転磁気ヘッドが
回転しながら磁気記録テープに記録された奇数フィール
ドの映像と偶数フィールドの映像信号をスイッチングス
キャンして再生する。このとき、標準テレビジョンの映
像信号は偶数フィールドと奇数フィールドの同期信号が
約0.5H(ここで、“H”は水平期間)の同期が相互
に異なるようになることで、これをそのまま画面に再生
する場合にはスキューが発生する。したがって、通常の
映像信号再生システムでは偶数フィールドから奇数フィ
ールドに切換えるとき、0.5Hスキューを補正するた
めの補正回路が別途に付加される。また、探索時に同期
信号を失うことによって雑音等が発生するときこれを除
去せずにそのまま出力することにより、雑音補償が不可
能な問題があった。
する映像信号処理システムで磁気記録テープに記録され
たアナログの映像信号を、探索時には回転磁気ヘッドが
回転しながら磁気記録テープに記録された奇数フィール
ドの映像と偶数フィールドの映像信号をスイッチングス
キャンして再生する。このとき、標準テレビジョンの映
像信号は偶数フィールドと奇数フィールドの同期信号が
約0.5H(ここで、“H”は水平期間)の同期が相互
に異なるようになることで、これをそのまま画面に再生
する場合にはスキューが発生する。したがって、通常の
映像信号再生システムでは偶数フィールドから奇数フィ
ールドに切換えるとき、0.5Hスキューを補正するた
めの補正回路が別途に付加される。また、探索時に同期
信号を失うことによって雑音等が発生するときこれを除
去せずにそのまま出力することにより、雑音補償が不可
能な問題があった。
【0004】
【発明が解決しようとする課題】したがって本発明の目
的は、映像信号の高速再生時に発生するスキューを補償
すると同時に補償された同期信号を有して再生された映
像信号を出力して雑音を抑制する回路を提供することに
ある。本発明の他の目的は、探索モードで磁気記録媒体
からピックアップされる映像信号の同期信号が失われて
も、これを自動に補償してスキューを補償すると同時に
雑音を除去する回路を提供することにある。
的は、映像信号の高速再生時に発生するスキューを補償
すると同時に補償された同期信号を有して再生された映
像信号を出力して雑音を抑制する回路を提供することに
ある。本発明の他の目的は、探索モードで磁気記録媒体
からピックアップされる映像信号の同期信号が失われて
も、これを自動に補償してスキューを補償すると同時に
雑音を除去する回路を提供することにある。
【0005】本発明のまた他の目的は、磁気記録媒体に
記録されたアナログの映像信号をディジタル的に処理し
て良好な画質の画像を再生することができるディジタル
探索回路を提供することにある。
記録されたアナログの映像信号をディジタル的に処理し
て良好な画質の画像を再生することができるディジタル
探索回路を提供することにある。
【0006】
【課題を解決するための手段】このような目的を達成す
るために、本発明になるスキュー補償及び雑音除去用の
映像信号処理装置は、クロックを入力して擬似水平同期
信号を発生する同期信号発生手段と、水平同期信号の第
1論理状態に初期化され、前記水平同期信号内の第2論
理状態の区間を前記クロックによりカウントしてそのカ
ウントした値が所定の値以上となる場合に補償された水
平同期信号を発生すると同時に、一水平区間の期間(du
ration) を有する補償制御信号を出力する制御手段と、
入力映像データをライン単位及びフィールド単位でそれ
ぞれ貯蔵して遅延出力するラインメモリ及びフィールド
メモリと、前記補償制御信号の入力に応答して前記ライ
ンメモリの出力を前記フィールドメモリの入力源として
提供すると共に前記ラインメモリの出力を帰還する映像
データ補償手段と、前記フィールドメモリから出力され
る映像データをアナログの映像信号に変換し、前記発生
された擬似水平同期信号に同期して前記アナログの映像
信号を出力する映像信号出力手段とから構成される。
るために、本発明になるスキュー補償及び雑音除去用の
映像信号処理装置は、クロックを入力して擬似水平同期
信号を発生する同期信号発生手段と、水平同期信号の第
1論理状態に初期化され、前記水平同期信号内の第2論
理状態の区間を前記クロックによりカウントしてそのカ
ウントした値が所定の値以上となる場合に補償された水
平同期信号を発生すると同時に、一水平区間の期間(du
ration) を有する補償制御信号を出力する制御手段と、
入力映像データをライン単位及びフィールド単位でそれ
ぞれ貯蔵して遅延出力するラインメモリ及びフィールド
メモリと、前記補償制御信号の入力に応答して前記ライ
ンメモリの出力を前記フィールドメモリの入力源として
提供すると共に前記ラインメモリの出力を帰還する映像
データ補償手段と、前記フィールドメモリから出力され
る映像データをアナログの映像信号に変換し、前記発生
された擬似水平同期信号に同期して前記アナログの映像
信号を出力する映像信号出力手段とから構成される。
【0007】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付の図面を参照して詳細に説明する。図1は本発明
による映像信号処理装置のブロック構成図で、図2は本
発明による水平同期信号判別回路の詳細図である。そし
て、図3は図2に示す水平同期信号判別回路の動作を説
明するための動作波形図である。
を添付の図面を参照して詳細に説明する。図1は本発明
による映像信号処理装置のブロック構成図で、図2は本
発明による水平同期信号判別回路の詳細図である。そし
て、図3は図2に示す水平同期信号判別回路の動作を説
明するための動作波形図である。
【0008】回転磁気ヘッド(図示せず)を通じて磁気
記録媒体からピックアップされたアナログの複合映像信
号ACVSiが入力されると、これは低域通過フィルタ
(以下、“LPF”と称する)14、帯域通過フィルタ
(以下、“BPF”と称する)16、及び同期分離器1
8の入力端子にそれぞれ供給される。LPF14はこの
複合映像信号ACVSiを低域通過フィルタリングして
輝度同期Yiのみを出力する。前記分離された輝度同期
Yiは、LPF14の出力端子に接続された第1のアナ
ログディジタル変換器(以下、“ADC”と称する)2
2に入力される。BPF16は入力された複合映像信号
ACVSiを帯域通過フィルタリングして色信号Ciの
みを分離出力し、この分離された色信号Ciは色差分離
器20に供給される。このようなLPF14とBPF1
6は、この技術分野で汎用的に使用されるクロマ及び輝
度信号を分離するためのフィルタをそのまま利用可能で
ある。そして、同期分離器18は前記複合映像信号AC
VSiを複合同期信号CSと映像信号とに分離する。こ
の分離された複合同期信号CSは制御器46に供給され
る。
記録媒体からピックアップされたアナログの複合映像信
号ACVSiが入力されると、これは低域通過フィルタ
(以下、“LPF”と称する)14、帯域通過フィルタ
(以下、“BPF”と称する)16、及び同期分離器1
8の入力端子にそれぞれ供給される。LPF14はこの
複合映像信号ACVSiを低域通過フィルタリングして
輝度同期Yiのみを出力する。前記分離された輝度同期
Yiは、LPF14の出力端子に接続された第1のアナ
ログディジタル変換器(以下、“ADC”と称する)2
2に入力される。BPF16は入力された複合映像信号
ACVSiを帯域通過フィルタリングして色信号Ciの
みを分離出力し、この分離された色信号Ciは色差分離
器20に供給される。このようなLPF14とBPF1
6は、この技術分野で汎用的に使用されるクロマ及び輝
度信号を分離するためのフィルタをそのまま利用可能で
ある。そして、同期分離器18は前記複合映像信号AC
VSiを複合同期信号CSと映像信号とに分離する。こ
の分離された複合同期信号CSは制御器46に供給され
る。
【0009】LPF14の出力端子に接続された第1A
DC22は上記のように分離される輝度同期Yiをサン
プリングクロックSKによってディジタル信号に変換し
てスイッチ34,38のノーマル端子Nにそれぞれ供給
する。また、色差分離器20は前記分離された色信号C
iを色差信号R−Y及びB−Yに分離してこれを第2A
DC24の入力源として供給する。この色差分離器20
の出力端子に接続された第2ADC22は、色差信号R
−Y及びB−YをサンプリングクロックSKの入力に応
答してディジタル信号に変換する。ディジタル信号に変
換された色差信号はスイッチ36及び40のノーマル端
子Nに供給される。ここで、前記サンプリングクロック
SKは後述する制御器46から出力される信号としてナ
イキスト定理を満たす周波数である。
DC22は上記のように分離される輝度同期Yiをサン
プリングクロックSKによってディジタル信号に変換し
てスイッチ34,38のノーマル端子Nにそれぞれ供給
する。また、色差分離器20は前記分離された色信号C
iを色差信号R−Y及びB−Yに分離してこれを第2A
DC24の入力源として供給する。この色差分離器20
の出力端子に接続された第2ADC22は、色差信号R
−Y及びB−YをサンプリングクロックSKの入力に応
答してディジタル信号に変換する。ディジタル信号に変
換された色差信号はスイッチ36及び40のノーマル端
子Nに供給される。ここで、前記サンプリングクロック
SKは後述する制御器46から出力される信号としてナ
イキスト定理を満たす周波数である。
【0010】したがって、映像信号処理装置が探索モー
ドで動作されて磁気記録媒体から複合映像信号ACVS
iが高速に再生されると、スイッチ34,38のノーマ
ル端子Nにはディジタルに変換された輝度同期が供給さ
れ、スイッチ36及び40のノーマル端子Nにはディジ
タル変換された色差信号が入力される。このとき、スイ
ッチ34,36,38,40は初期ノーマル端子Nにス
イッチングされた状態を維持して、ノーマル端子Nに入
力される信号をそれぞれの共通端子Cに接続して出力す
る。
ドで動作されて磁気記録媒体から複合映像信号ACVS
iが高速に再生されると、スイッチ34,38のノーマ
ル端子Nにはディジタルに変換された輝度同期が供給さ
れ、スイッチ36及び40のノーマル端子Nにはディジ
タル変換された色差信号が入力される。このとき、スイ
ッチ34,36,38,40は初期ノーマル端子Nにス
イッチングされた状態を維持して、ノーマル端子Nに入
力される信号をそれぞれの共通端子Cに接続して出力す
る。
【0011】したがって、第1及び第2ラインメモリ2
6,28はそれぞれディジタルの輝度同期と色差信号を
ライン単位で内部の貯蔵領域に貯蔵することにより、こ
の第1及び第2ラインメモリ26,28をそれぞれ輝度
信号及び色差信号をライン単位で遅延出力する。また、
スイッチ38及び40の共通端子Cに接続された第1及
び第2フィールドメモリ30,32も前記ディジタル変
換された輝度同期と色差信号をそれぞれフィールド単位
で内部の貯蔵領域に貯蔵出力することにより、フィール
ド単位で遅延出力される。この第1及び第2フィールド
メモリ30,32の記録及び読出の動作は後述する制御
器46によって制御され、これは次の説明によって明ら
かになろう。
6,28はそれぞれディジタルの輝度同期と色差信号を
ライン単位で内部の貯蔵領域に貯蔵することにより、こ
の第1及び第2ラインメモリ26,28をそれぞれ輝度
信号及び色差信号をライン単位で遅延出力する。また、
スイッチ38及び40の共通端子Cに接続された第1及
び第2フィールドメモリ30,32も前記ディジタル変
換された輝度同期と色差信号をそれぞれフィールド単位
で内部の貯蔵領域に貯蔵出力することにより、フィール
ド単位で遅延出力される。この第1及び第2フィールド
メモリ30,32の記録及び読出の動作は後述する制御
器46によって制御され、これは次の説明によって明ら
かになろう。
【0012】上記図1に示した制御器46は外部で発生
した擬似垂直同期信号PVSと所定の周波数を有する外
部クロックECLKと前述した同期分離器18から分離
出力される複合同期信号CSを入力される。この制御器
46はこれら信号の入力に応答してアナログ信号をディ
ジタル信号に変換するためのサンプリングクロックSK
を第1及び第2ADC22,24に供給し、副搬送波
(サブキャリア)を出力する。また、制御器46は同期
分離器18から供給される複合同期信号CS内の水平同
期信号の有無を判別する。その判別結果に対応する補償
制御信号SWPは上述したスイッチ34〜40の制御端
子に供給される。制御器46は同期分離器18から出力
される複合同期信号CSの誤り有無を判断するために水
平同期信号判別回路を内蔵しており、これは図2に示す
通りである。
した擬似垂直同期信号PVSと所定の周波数を有する外
部クロックECLKと前述した同期分離器18から分離
出力される複合同期信号CSを入力される。この制御器
46はこれら信号の入力に応答してアナログ信号をディ
ジタル信号に変換するためのサンプリングクロックSK
を第1及び第2ADC22,24に供給し、副搬送波
(サブキャリア)を出力する。また、制御器46は同期
分離器18から供給される複合同期信号CS内の水平同
期信号の有無を判別する。その判別結果に対応する補償
制御信号SWPは上述したスイッチ34〜40の制御端
子に供給される。制御器46は同期分離器18から出力
される複合同期信号CSの誤り有無を判断するために水
平同期信号判別回路を内蔵しており、これは図2に示す
通りである。
【0013】同期分離器18から図3の(A)のような
複合同期信号CSが出力されると、カウンタ54とフリ
ップフロップ62は水平同期信号の第1論理状態、例え
ば複合同期信号CSの論理が“ロウ”になる度に初期化
(リセット)される。そして、複合同期信号CSの論理
が第2論理状態、例えば論理“ハイ”に変化するときに
リセットが解除される。ここで、図3において“R”は
リセット時点(Resetpoint)、“RR”はリセット解除
(Reset release)時点、“EP”は誤り時点(Error po
int)を意味する。
複合同期信号CSが出力されると、カウンタ54とフリ
ップフロップ62は水平同期信号の第1論理状態、例え
ば複合同期信号CSの論理が“ロウ”になる度に初期化
(リセット)される。そして、複合同期信号CSの論理
が第2論理状態、例えば論理“ハイ”に変化するときに
リセットが解除される。ここで、図3において“R”は
リセット時点(Resetpoint)、“RR”はリセット解除
(Reset release)時点、“EP”は誤り時点(Error po
int)を意味する。
【0014】カウンタ54のクリア端子CLRは、一側
の入力端子に複合同期信号CSを入力され他側の入力端
子に同期誤り検出信号を入力されるANDゲート60の
出力端子に接続されている。したがって、このカウンタ
54は複合同期信号CSの毎水平同期信号の水平帰線期
間ごとにリセットされて初期化された後、水平周期の間
に入力される外部クロックECLKをカウントする。こ
のとき、カウンタ54を6ビットの2進カウンタとし、
外部クロックECLKを約500KHzとする場合、図
1の同期分離器18から出力される複合同期信号CSが
正常に発生される場合にこのカウンタ54の出力端子Q
2〜Q5がすべて論理“ハイ”で出力される状態は発生
しない。したがって、複合同期信号CSが正常に入力さ
れると、前記カウンタ54の出力端子Q2〜Q5に接続
されたデコーダ、すなわちNANDゲート56の出力は
常に論理“ハイ”で出力される。このNANDゲート5
6の出力を遅延するフリップフロップ58の出力も論理
“ハイ”を維持し、それによりANDゲート60は同期
分離器18から出力される複合同期信号CSをそのまま
ゲーティングして出力する。また、フリップフロップ6
2は初期化状態を維持することにより、図3の(F)の
ように論理“ロウ”を維持する。
の入力端子に複合同期信号CSを入力され他側の入力端
子に同期誤り検出信号を入力されるANDゲート60の
出力端子に接続されている。したがって、このカウンタ
54は複合同期信号CSの毎水平同期信号の水平帰線期
間ごとにリセットされて初期化された後、水平周期の間
に入力される外部クロックECLKをカウントする。こ
のとき、カウンタ54を6ビットの2進カウンタとし、
外部クロックECLKを約500KHzとする場合、図
1の同期分離器18から出力される複合同期信号CSが
正常に発生される場合にこのカウンタ54の出力端子Q
2〜Q5がすべて論理“ハイ”で出力される状態は発生
しない。したがって、複合同期信号CSが正常に入力さ
れると、前記カウンタ54の出力端子Q2〜Q5に接続
されたデコーダ、すなわちNANDゲート56の出力は
常に論理“ハイ”で出力される。このNANDゲート5
6の出力を遅延するフリップフロップ58の出力も論理
“ハイ”を維持し、それによりANDゲート60は同期
分離器18から出力される複合同期信号CSをそのまま
ゲーティングして出力する。また、フリップフロップ6
2は初期化状態を維持することにより、図3の(F)の
ように論理“ロウ”を維持する。
【0015】もし、同期分離器18から出力される複合
同期信号CSの水平同期信号が第1論理状態から第2論
理状態になった後、1水平ライン(1H)の期間内に水
平同期信号が発生しないと、リセット動作が実行されな
いことにより、このカウンタ54の出力端子Q2〜Q5
の出力はすべて論理“ハイ”になる。すなわち、1水平
期間(約63μs)内に水平同期信号が入力されないと
(図3の(A)のEP)、このカウンタ54の出力端子
Q2〜Q5からはすべて論理“ハイ”の信号が出力され
る。このとき、カウンタ54の出力端子に接続されたN
ANDゲート56の出力が図3の(C)のように論理
“ロウ”に変化する誤り検出信号を発生する。
同期信号CSの水平同期信号が第1論理状態から第2論
理状態になった後、1水平ライン(1H)の期間内に水
平同期信号が発生しないと、リセット動作が実行されな
いことにより、このカウンタ54の出力端子Q2〜Q5
の出力はすべて論理“ハイ”になる。すなわち、1水平
期間(約63μs)内に水平同期信号が入力されないと
(図3の(A)のEP)、このカウンタ54の出力端子
Q2〜Q5からはすべて論理“ハイ”の信号が出力され
る。このとき、カウンタ54の出力端子に接続されたN
ANDゲート56の出力が図3の(C)のように論理
“ロウ”に変化する誤り検出信号を発生する。
【0016】NANDゲート56から図3の(C)のよ
うに発生した誤り検出信号はD形フリップフロップ58
によって図3の(D)のように外部クロックECLKの
1周期の間に遅延されて、ANDゲート60及びD形フ
リップフロップ62のクロック端子CLKに供給され
る。したがって、同期分離器18の出力と前記フリップ
フロップ58の出力を論理積して出力するANDゲート
60は、図3の(E)のように補償された複合同期信号
CCSを出力する。すなわち、外部の影響あるいは上述
したような原因により、水平同期信号が正確に入力され
なくても前記ANDゲート60は、上記図2に示すよう
な動作によって補償された複合同期信号を発生する。
うに発生した誤り検出信号はD形フリップフロップ58
によって図3の(D)のように外部クロックECLKの
1周期の間に遅延されて、ANDゲート60及びD形フ
リップフロップ62のクロック端子CLKに供給され
る。したがって、同期分離器18の出力と前記フリップ
フロップ58の出力を論理積して出力するANDゲート
60は、図3の(E)のように補償された複合同期信号
CCSを出力する。すなわち、外部の影響あるいは上述
したような原因により、水平同期信号が正確に入力され
なくても前記ANDゲート60は、上記図2に示すよう
な動作によって補償された複合同期信号を発生する。
【0017】一方、図2のフリップフロップ62はフリ
ップフロップ58の出力が論理“ロウ”から論理“ハ
イ”に変化する立上りエッジに応答して論理“ハイ”に
変化する補償制御信号SWPを、図3の(F)のように
出力する。上記の論理“ハイ”の補償制御信号SWPは
次の水平同期信号が正常に入力されるまで維持され、こ
れは上述した図1のスイッチ34,36,38,40の
スイッチング制御信号として供給される。そして、制御
器46から出力される補償制御信号SWPを入力するス
イッチ34,36,38,40は、論理“ハイ”の補償
制御信号SWPに応答してそれぞれノーマル端子Nでス
イッチング端子Sにモードを切換える。
ップフロップ58の出力が論理“ロウ”から論理“ハ
イ”に変化する立上りエッジに応答して論理“ハイ”に
変化する補償制御信号SWPを、図3の(F)のように
出力する。上記の論理“ハイ”の補償制御信号SWPは
次の水平同期信号が正常に入力されるまで維持され、こ
れは上述した図1のスイッチ34,36,38,40の
スイッチング制御信号として供給される。そして、制御
器46から出力される補償制御信号SWPを入力するス
イッチ34,36,38,40は、論理“ハイ”の補償
制御信号SWPに応答してそれぞれノーマル端子Nでス
イッチング端子Sにモードを切換える。
【0018】したがって、上述したような原因により複
合同期信号が非正常に入力されると、第1及び第2フィ
ールドメモリ30,32は、それぞれ第1及び第2ライ
ンメモリ26,28から遅延出力される輝度信号と色差
信号をそれぞれ入力することとなる。また、この第1及
び第2ラインメモリ26,28はスイッチ38,40を
通じて帰還(フィードバック)される輝度信号と色差信
号を再入力して遅延出力することになる。それにより、
同期分離器18から出力される複合同期信号CSが正常
でない場合には第1及び第2フィールドメモリ30,3
2に入力される映像データは、現在の水平ラインの映像
データでなく1ライン遅延されたデータが入力されるこ
とが分かる上記のような動作により映像信号の水平ライ
ンごとに水平同期信号が正常に挿入された場合は、現在
水平ラインの映像データが有効なデータと判断されて第
1及び第2フィールドメモリ30,32に供給され、水
平同期信号の入力が約3μs以上に遅延入力されると、
現在の同期信号を雑音等の信号と判断して以前に記録さ
れた水平ラインのデータを第1及び第2フィールドメモ
リ30,32に供給する。したがって、水平同期信号の
不一致による雑音を除去することが可能になる。
合同期信号が非正常に入力されると、第1及び第2フィ
ールドメモリ30,32は、それぞれ第1及び第2ライ
ンメモリ26,28から遅延出力される輝度信号と色差
信号をそれぞれ入力することとなる。また、この第1及
び第2ラインメモリ26,28はスイッチ38,40を
通じて帰還(フィードバック)される輝度信号と色差信
号を再入力して遅延出力することになる。それにより、
同期分離器18から出力される複合同期信号CSが正常
でない場合には第1及び第2フィールドメモリ30,3
2に入力される映像データは、現在の水平ラインの映像
データでなく1ライン遅延されたデータが入力されるこ
とが分かる上記のような動作により映像信号の水平ライ
ンごとに水平同期信号が正常に挿入された場合は、現在
水平ラインの映像データが有効なデータと判断されて第
1及び第2フィールドメモリ30,32に供給され、水
平同期信号の入力が約3μs以上に遅延入力されると、
現在の同期信号を雑音等の信号と判断して以前に記録さ
れた水平ラインのデータを第1及び第2フィールドメモ
リ30,32に供給する。したがって、水平同期信号の
不一致による雑音を除去することが可能になる。
【0019】一方、このように同期分離器18から出力
される複合同期信号CSの誤りを検出して同期信号の補
償を実行し、水平同期信号の誤りによる映像信号の雑音
を除去して第1及び第2フィールドメモリ30,32に
映像データを供給するように制御する制御器46はフィ
ールドメモリの記録及び読出を制御する。このようなフ
ィールドメモリの記録制御及び読出制御は、一般の方法
と同一に複合同期信号に同期して実行する。本発明で
は、図2の回路によって補償された同期信号を利用して
記録及び読出の動作を制御する。
される複合同期信号CSの誤りを検出して同期信号の補
償を実行し、水平同期信号の誤りによる映像信号の雑音
を除去して第1及び第2フィールドメモリ30,32に
映像データを供給するように制御する制御器46はフィ
ールドメモリの記録及び読出を制御する。このようなフ
ィールドメモリの記録制御及び読出制御は、一般の方法
と同一に複合同期信号に同期して実行する。本発明で
は、図2の回路によって補償された同期信号を利用して
記録及び読出の動作を制御する。
【0020】第1及び第2フィールドメモリ30,32
から出力される輝度信号のデータと色差信号のデータ
は、それぞれの出力端子に接続された第1DAC(ディ
ジタル−アナログ変換器)42と第2DAC44の入力
端に供給される。この第1及び第2DAC42,44
は、それぞれ入力されたディジタルの輝度信号と色差信
号をそれぞれアナログの信号に変換し、この輝度信号Y
oと色差信号Co(R−Y,B−Y)をそれぞれエンコ
ーダ50に出力する。
から出力される輝度信号のデータと色差信号のデータ
は、それぞれの出力端子に接続された第1DAC(ディ
ジタル−アナログ変換器)42と第2DAC44の入力
端に供給される。この第1及び第2DAC42,44
は、それぞれ入力されたディジタルの輝度信号と色差信
号をそれぞれアナログの信号に変換し、この輝度信号Y
oと色差信号Co(R−Y,B−Y)をそれぞれエンコ
ーダ50に出力する。
【0021】エンコーダ50は、上記の輝度信号Yoと
色差信号Coを外部から入力される擬似複合同期信号P
CSに同期しエンコーディングして複合映像信号ACV
Soを出力する。このとき、前記外部の擬似複合同期信
号PCSは同期信号発生器48から出力され、この同期
信号発生器48は外部クロックECLKの入力に応答し
て複合同期信号を擬似的に発生する回路として汎用的な
回路を利用して製作可能である。
色差信号Coを外部から入力される擬似複合同期信号P
CSに同期しエンコーディングして複合映像信号ACV
Soを出力する。このとき、前記外部の擬似複合同期信
号PCSは同期信号発生器48から出力され、この同期
信号発生器48は外部クロックECLKの入力に応答し
て複合同期信号を擬似的に発生する回路として汎用的な
回路を利用して製作可能である。
【0022】
【発明の効果】以上述べてきたように本発明は、映像記
録再生システムの磁気記録媒体から再生される映像信号
を探索するときに同期信号が失われることによるスキュ
ーを防止することにより、画質の劣化を除去でき、また
雑音を除去できるという利点がある。
録再生システムの磁気記録媒体から再生される映像信号
を探索するときに同期信号が失われることによるスキュ
ーを防止することにより、画質の劣化を除去でき、また
雑音を除去できるという利点がある。
【図1】本発明による映像信号処理装置のブロック構成
図である。
図である。
【図2】本発明による水平同期信号判別回路の詳細図で
ある。
ある。
【図3】図2に示した水平同期信号判別回路の動作を説
明するための動作波形図である。
明するための動作波形図である。
14 LPF 16 BPF 18 同期分離器 20 色差分離器 22 第1ADC 24 第2ADC 26 第1ラインメモリ 28 第2ラインメモリ 30 第1フィールドメモリ 32 第2フィールドメモリ 34,36,38,40 スイッチ 42 第1DAC 44 第2DAC 46 制御器 48 同期信号発生器 50 エンコーダ
Claims (4)
- 【請求項1】 クロックを入力して擬似水平同期信号を
発生する同期信号発生手段と、 水平同期信号の第1論理状態に初期化され、前記水平同
期信号内の第2論理状態の区間を前記クロックによりカ
ウントしてそのカウントした値が所定の値以上となる場
合補償された水平同期信号を発生すると同時に、一水平
区間の期間を有する補償制御信号を出力する制御手段
と、 入力映像データをライン単位及びフィールド単位でそれ
ぞれ貯蔵して遅延出力するラインメモリ及びフィールド
メモリと、 前記補償制御信号の入力に応答して前記ラインメモリの
出力を前記フィールドメモリの入力源として提供すると
共に前記ラインメモリの出力を帰還する映像データ補償
手段と、 前記フィールドメモリから出力される映像データをアナ
ログの映像信号に変換し、前記発生された擬似水平同期
信号に同期して前記アナログの映像信号を出力する映像
信号出力手段とから構成されることを特徴とするスキュ
ー補償及び雑音除去用の映像信号処理装置。 - 【請求項2】 アナログの複合映像信号を水平同期信号
と映像信号とに分離して出力する分離手段と、 前記分離された映像信号をディジタル信号に変換してこ
の変換された信号を前記ラインメモリ及びフィールドメ
モリにそれぞれ供給するアナログ−ディジタル変換手段
とをさらに含むことを特徴とする請求項1記載のスキュ
ー補償及び雑音除去用の映像信号処理装置。 - 【請求項3】 前記制御手段は、 水平同期信号の第1論理状態に初期化され、前記クロッ
クで前記水平同期信号の第2論理状態の入力区間をカウ
ントするカウント手段と、 前記カウント手段から出力されるカウントされたデータ
値が所定の値以上の場合誤り検出信号を発生するデコー
ド手段と、 前記デコード手段から出力される誤り検出信号を遅延さ
せる遅延手段と、 前記水平同期信号と前記遅延手段に関して論理演算して
補償された水平同期信号を発生する手段と、 前記水平同期信号の第1論理状態に初期化され、前記遅
延手段の出力に応答して補償制御信号を発生する補償制
御信号発生手段とを含むことを特徴とする請求項2記載
のスキュー補償及び雑音除去用の映像信号処理装置。 - 【請求項4】 複合映像信号を水平同期信号と映像信号
とに分離する分離手段と、 前記分離された映像信号をディジタル的に変換する変換
手段と、 入力映像信号をライン単位で遅延して出力する水平ライ
ン遅延手段と、 所定の制御に応答して入力される映像信号を貯蔵して、
この貯蔵された映像信号をフィールド単位で遅延して出
力するフィールドメモリ手段と、 クロックを受けて水平同期信号を発生する同期信号発生
手段と、 前記水平同期信号の第1論理状態に初期化され、前記水
平同期信号の第2論理状態の区間を前記クロックでカウ
ントしてこのカウントされた値が所定の値を超える場合
補償された水平同期信号を発生すると共に、一水平区間
の期間を有する補償制御信号を出力する制御手段と、 前記変換手段と前記水平ライン遅延手段との間と前記水
平ライン遅延手段とフィールドメモリ手段との間にそれ
ぞれ接続され、前記分離された映像信号を前記水平ライ
ン遅延手段及びフィールドメモリの入力として供給し、
スイッチング制御信号に応答して前記水平ライン遅延手
段に貯蔵された映像信号を前記フィールドメモリ手段に
供給すると共に前記水平ライン遅延手段に帰還する映像
信号経路変換手段と、 前記フィールドメモリ手段から出力される映像信号をア
ナログの映像信号に変換し、この変換された信号を前記
発生された擬似水平同期信号に同期して出力する映像信
号出力手段とから構成されることを特徴とするスキュー
補償及び雑音除去用の映像信号処理装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950010178A KR0169618B1 (ko) | 1995-04-27 | 1995-04-27 | 스큐 보상 및 잡음을 제거하기 위한 영상신호 처리장치 |
KR10178/1995 | 1995-04-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08307832A true JPH08307832A (ja) | 1996-11-22 |
JP2868456B2 JP2868456B2 (ja) | 1999-03-10 |
Family
ID=19413152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8068714A Expired - Fee Related JP2868456B2 (ja) | 1995-04-27 | 1996-03-25 | スキュー補償及び雑音除去用の映像信号処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5664045A (ja) |
JP (1) | JP2868456B2 (ja) |
KR (1) | KR0169618B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6836227B2 (en) * | 2003-02-25 | 2004-12-28 | Advantest Corporation | Digitizer module, a waveform generating module, a converting method, a waveform generating method and a recording medium for recording a program thereof |
US7610466B2 (en) * | 2003-09-05 | 2009-10-27 | Freescale Semiconductor, Inc. | Data processing system using independent memory and register operand size specifiers and method thereof |
JP4472585B2 (ja) * | 2005-06-14 | 2010-06-02 | オリンパス株式会社 | 送信装置および被検体内情報取得システム |
JP4894183B2 (ja) * | 2005-07-25 | 2012-03-14 | 三菱電機株式会社 | ノイズ除去回路およびこれを用いたマトリックス表示装置、ならびに解像度弁別回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05130560A (ja) * | 1991-11-05 | 1993-05-25 | Hitachi Ltd | 映像信号処理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3520722A1 (de) * | 1985-06-10 | 1986-12-11 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Verfahren und einrichtung zur verminderung des rauschens bei der wiedergabe von videosignalen |
DE3710632A1 (de) * | 1986-03-31 | 1987-10-01 | Nippon Denki Home Electronics | Einrichtung zur zyklischen rauschverminderung |
US4858030A (en) * | 1986-08-22 | 1989-08-15 | Hitachi, Ltd. | Reproducing apparatus of a video disc player |
US4939593A (en) * | 1987-03-11 | 1990-07-03 | Sanyo Electric Co., Ltd. | Still picture processing apparatus for a still camera |
US5331415A (en) * | 1990-10-05 | 1994-07-19 | Matsushita Electric Industrial Co., Ltd. | Noise reduction apparatus for reducing noise in an input video signal |
-
1995
- 1995-04-27 KR KR1019950010178A patent/KR0169618B1/ko not_active IP Right Cessation
- 1995-12-29 US US08/581,196 patent/US5664045A/en not_active Expired - Fee Related
-
1996
- 1996-03-25 JP JP8068714A patent/JP2868456B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05130560A (ja) * | 1991-11-05 | 1993-05-25 | Hitachi Ltd | 映像信号処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2868456B2 (ja) | 1999-03-10 |
KR960038757A (ko) | 1996-11-21 |
KR0169618B1 (ko) | 1999-03-20 |
US5664045A (en) | 1997-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5486930A (en) | Apparatus for recording and reproducing a video signal using a digital video cassette recorder | |
US5260800A (en) | Apparatus and method for high-speed video tape duplication from master disk | |
JPS62140587A (ja) | 映像信号再生装置 | |
US4376291A (en) | Method of compensating time faults in a digital color television signal | |
JP2868456B2 (ja) | スキュー補償及び雑音除去用の映像信号処理装置 | |
EP0369892B1 (en) | Dropout detecting circuit | |
EP0220057B1 (en) | System for phase correction of a color television signal | |
KR920000430B1 (ko) | 주기성잡음제거기능을 갖춘 아날로그신호연결부분처리장치 | |
US5497200A (en) | Digital time base corrector | |
US5923377A (en) | Jitter reducing circuit | |
JPH06101855B2 (ja) | ビデオ信号変換装置 | |
US5099312A (en) | Timebase corrector | |
JP3277483B2 (ja) | 画像記録の再生装置 | |
JP2002300425A (ja) | デジタル・ビデオ処理回路および方法 | |
JP4663134B2 (ja) | アナログ・ビデオ信号のa/d変換装置および方法 | |
JP3114180B2 (ja) | 同期不連続検知装置 | |
KR0157556B1 (ko) | 디지탈 브이씨알의 트랙구분신호 생성장치 | |
JP2501088Y2 (ja) | 輝度信号と色信号のデレ―タイム自動調節回路 | |
JP2001352561A (ja) | ビデオ信号処理装置 | |
JPS60196090A (ja) | 色信号判別装置 | |
JPH05316387A (ja) | 同期信号検出回路 | |
JP2003348374A (ja) | 位相同期ループ回路、時間軸補正回路および方法、ならびに画像表示装置 | |
JP2000036943A (ja) | 時間軸補正装置及び方法 | |
JPH06276543A (ja) | 映像信号処理回路 | |
JPS62140572A (ja) | 映像信号再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |