JPH06275612A - 集積回路装置の製造方法 - Google Patents

集積回路装置の製造方法

Info

Publication number
JPH06275612A
JPH06275612A JP5059889A JP5988993A JPH06275612A JP H06275612 A JPH06275612 A JP H06275612A JP 5059889 A JP5059889 A JP 5059889A JP 5988993 A JP5988993 A JP 5988993A JP H06275612 A JPH06275612 A JP H06275612A
Authority
JP
Japan
Prior art keywords
copper
layer
insulating film
opening
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5059889A
Other languages
English (en)
Other versions
JP3326698B2 (ja
Inventor
Nobuhiro Misawa
信裕 三沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP05988993A priority Critical patent/JP3326698B2/ja
Publication of JPH06275612A publication Critical patent/JPH06275612A/ja
Priority to US08/400,504 priority patent/US5470789A/en
Application granted granted Critical
Publication of JP3326698B2 publication Critical patent/JP3326698B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 集積回路装置の製造方法に関し、エッチング
によって銅の化合物を気化することなく、バリア層を含
めた銅の配線層あるいはコンタクトの平坦化を実現する
方法を提供する。 【構成】 基板１の上に形成された絶縁膜２に溝状の開
口３を形成し、この開口３を含む基板１の上に薄いバリ
ア材料の堆積層を堆積し、その上に銅の堆積層を堆積し
た後、絶縁膜２の上に形成された銅の堆積層とバリア材
料の堆積層を除去するとともに、溝状の開口３の中に堆
積された銅を表面が絶縁膜２の表面より低い段差を有す
るように除去して銅の配線層５1 とバリア層４1 を形成
し、この溝状の開口３の中の銅の配線層５1 を含む基板
１の上にバリア材料の堆積層を堆積し、このバリア材料
の堆積層を平坦化研磨して開口中の銅の配線層５1 の上
にセルフアラインでバリア層６1 を形成する。同様の工
程によって配線基板上にコンタクトを形成することがで
きる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、銅を用いた配線層また
はコンタクトを形成する方法に特徴を有する集積回路装
置の製造方法に関する。近年、Ａｌ配線層を用いた集積
回路装置の高集積化が進むに伴い、コンタクト面積の縮
小化によるコンタクト抵抗の増大、および、配線サイズ
の微細化による抵抗の増大やエレクトロマイグレーショ
ン耐性の劣化が問題になっている。このため、エレクト
ロマイグレーション耐性が高く、かつ、低抵抗の材料を
用いて微細配線や微細なコンタクトを形成する技術が必
要になっている。このような配線用金属材料として銅が
注目されている。
【０００２】
【従来の技術】従来、銅で配線層を形成する方法として
は、スパッタ法あるいは蒸着法により基板全面に銅の薄
膜を堆積した後に、化学反応を利用しＲＩＥによって所
望の配線形成に成形する方法が試みられていた。
【０００３】
【発明が解決しようとする課題】ところが、通常の方法
では、エッチング工程で生じるハロゲン化銅の蒸気圧が
極めて低いためエッチング速度が遅く、配線のパターニ
ング後の形状が鮮明でない等の欠点があった。
【０００４】また、銅の配線層を形成した後に銅の酸化
を防止するための被覆膜を形成すると、被覆膜を形成す
ることによって配線層の凹凸が大きくなり、表面を平坦
化する上で障害となっていた。本発明は、上記の問題に
対応するため、エッチングにより銅の化合物を気化する
ことなく、バリア層を含めた銅の配線層あるいはコンタ
クトの平坦化を実現する方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明にかかる集積回路
装置の製造方法においては、上記の目的を達成するため
に、基板上に形成された絶縁膜に開口を形成する工程
と、該開口を含む該基板の上に銅の堆積層を堆積する工
程と、該絶縁膜の上に堆積された銅の堆積層を除去する
とともに、該開口中に堆積された銅を表面が該絶縁膜の
表面より低い段差を有するように除去する工程と、該開
口中の銅を含む基板の上にバリア材料の堆積層を堆積す
る工程と、該バリア材料の堆積層を平坦化研磨すること
によって該開口中の銅の上面にセルフアラインでバリア
層を形成する工程を採用した。
【０００６】また、回路基板上に形成された絶縁膜に開
口を形成する工程と、該開口を含む該回路基板の上にバ
リア材料の堆積層を堆積する工程と、該バリア材料の堆
積層の上に銅の堆積層を堆積する工程と、該絶縁膜の上
に堆積されたバリア材料の堆積層と銅の堆積層を除去す
るとともに、該開口中に堆積された銅を表面が該絶縁膜
の表面より低い段差を有するように除去する工程と、該
開口中の銅を含む基板の上にバリア材料の堆積層を堆積
する工程と、該バリア材料の堆積層を平坦化研磨するこ
とによって該開口中の銅の上面にセルフアラインでバリ
ア層を形成する工程を採用した。
【０００７】この場合、沃化カリウムまたは塩化カリウ
ムの水溶液と研磨材を用いてバフ研磨することによっ
て、絶縁膜の上に堆積された銅の堆積層を除去するとと
もに、開口中に堆積された銅を表面が該絶縁膜の表面よ
り低い段差を有するように除去する工程を採用すること
ができる。
【０００８】またこの場合、絶縁膜に形成された開口を
溝状開口にして、該溝状開口中に堆積した銅によって配
線層を形成することができ、あるいは、絶縁膜に形成さ
れた開口を基板に達するコンタクトホールにして、該コ
ンタクトホール中に堆積した銅によって該回路基板に対
するコンタクトを形成することができる。
【０００９】そしてまた、この場合、バリア層の材料を
ＴｉＮまたは酸素を含まない絶縁材料にして配線層を形
成することができ、バリア層の材料をＴｉＮにしてコン
タクトを形成することができる。
【００１０】
【作用】図１は、本発明によって製造された集積回路装
置の構成説明図である。この図において、１は基板、２
は絶縁膜、３は溝状の開口、４1 はバリア層、５1 は銅
の配線層、６1 はバリア層である。
【００１１】この構成説明図によって、配線層の形成方
法に特徴を有する集積回路装置の製造方法の概要を説明
する。
【００１２】基板１の上に形成されたＳｉＯ2 等の絶縁
膜２に溝状の開口３をフォトリソグラフィー技術によっ
て形成し、この溝状の開口３の中を含む絶縁膜２の全面
にＴｉＮ等のバリア材料をスパッタ法等によって堆積し
てバリア材料堆積層を形成し、このバリア材料堆積層の
上に、銅をＣＶＤ法等によって堆積して、溝状の開口３
を完全に埋め込む銅の堆積層を形成する。
【００１３】この銅の堆積層を、沃化カリウム（ＫＩ）
＋沃素（Ｉ2 ）水溶液（５％）と研磨剤を用いてバフ研
磨し、絶縁膜２上面に形成されている銅の堆積層とバリ
ア材料堆積層を除去して、バリア層４1 によって底面と
側面の三方を囲まれ、絶縁膜２の上面より低い銅の配線
層５1 を形成する。
【００１４】そして、絶縁膜２の上面より低い銅の配線
層５1 の上を含む絶縁膜２の全面に再びバリア材料堆積
層を形成し、平坦化ポリッシュを行って、銅の配線層５
1 の上面のみにバリア層６1 を残して、バリア層４1 と
バリア層６1 によって四方を囲まれ、絶縁膜２の上面と
一致する上面を有する銅の配線層５1 を形成する。
【００１５】本発明によると、従来のように、銅層をエ
ッチングして配線層を残す工程を用いることなく銅の配
線層を形成することができ、さらに銅の配線層の周りを
バリア層によって覆うことができるため、銅の酸化、拡
散が防止され、エレクトロマイグレーションに強い低抵
抗の平坦化配線層を形成することができる。
【００１６】
【実施例】以下、本発明の集積回路装置の製造方法の実
施例を説明する。 （第１実施例）図２、図３は、第１実施例の集積回路装
置の製造方法の工程説明図で、（Ａ）〜（Ｅ）は各工程
を示している。この図において、１は基板、２は絶縁
膜、３は溝状の開口、４はバリア材料堆積層、４1 はバ
リア層、５は銅の堆積層、５1 は銅の配線層、６はバリ
ア材料堆積層、６1 はバリア層である。
【００１７】この工程説明図によって、配線層の形成方
法に特徴を有する集積回路装置の製造方法を説明する。
【００１８】第１工程（図２（Ａ）参照） 基板１の上に形成されたＳｉＯ2 等の絶縁膜２に、銅の
配線層を形成するための溝状の開口３をフォトリソグラ
フィー技術によって形成する。この基板１は、集積回路
装置の半導体基板、配線層を担持するための絶縁基板、
多層配線層の層間絶縁体膜等であり得る。
【００１９】第２工程（図２（Ｂ）参照） 溝状の開口３の中を含む絶縁膜２の全面に、ＴｉＮをス
パッタ法によって堆積してバリア材料堆積層４を形成す
る。このバリア材料堆積層４の上に、銅をＣＶＤ法によ
って堆積して、溝状の開口３を完全に埋め込む銅の堆積
層５を形成する。このＣＶＤ法による銅の堆積層（ＣＶ
Ｄ−Ｃｕ）５のソースガスとして、Ｃｕ（ＨＦＡ）ｔｍ
ｖｓ（Ｃｕ（１）−ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌ
ａｃｅｔｏｎａｔｏ−ｔｒｉｍｅｔｈｙｌｖｉｎｙｌｓ
ｉｌｙｌ）を用い、基板温度２００℃、成長圧力１Ｔｏ
ｒｒで成膜する。
【００２０】第３工程（図２（Ｃ）参照） この銅の堆積層５を、沃化カリウム（ＫＩ）＋沃素（Ｉ
2 ）水溶液（５％）および研磨剤（商品名Ｂａｌｋａｌ
ｏｘ ０．１ＣＲ）を用いてバフ研磨し、絶縁膜２上面
に形成されている銅の堆積層５とＴｉＮからなるバリア
材料堆積層４を除去して、バリア層４1 によって底面と
側面の三方を囲まれ、絶縁膜２の上面より低い銅の配線
層５1 を形成する。
【００２１】第４工程（図３（Ｄ）参照） 絶縁膜２の上面より低い銅の配線層５1 の上を含む絶縁
膜２の全面に再びＴｉＮをスパッタ法により堆積して、
バリア材料堆積層６を形成する。
【００２２】第５工程（図３（Ｅ）参照） このバリア材料堆積層６を平坦化ポリッシュして、銅の
配線層５1 の上面のみにバリア層６1 を残して、バリア
層４1 とバリア層６1 によって四方を完全に囲まれ、絶
縁膜２の上面と一致する平面を有する銅の配線層５1 を
形成する。この平坦な絶縁膜２と銅の配線層５1 の上
に、他の配線層を引き続いて形成することができる。
【００２３】上記の実施例においては、バリア材料とし
てＴｉＮを用いた例を説明したが、ＴｉＮに代えて銅の
配線層５1 の周りにＳｉＮ膜等の酸素を含まない絶縁材
料を形成した場合は、銅の配線層５1 が酸化膜と直接接
触する部分がなくなり、銅の配線層５1 が酸化されるの
を防止することができ、また逆に銅の配線層５1 の銅が
絶縁膜２に拡散して特性を劣化させることを防止するこ
とができる。
【００２４】（第２実施例）図４、図５は、第２実施例
の集積回路装置の製造方法の工程説明図で、（Ａ）〜
（Ｅ）は各工程を示している。この図において、１１は
回路基板、１２は絶縁膜、１３はコンタクトホール、１
４はバリア材料堆積層、１４1 はバリア層、１５は銅の
堆積層、１５1 は銅のコンタクト、１６はバリア材料堆
積層、１６1 はバリア層である。
【００２５】この工程説明図によって、コンタクトの形
成方法に特徴を有する集積回路装置の製造方法を説明す
る。この実施例のコンタクトの形成工程は第１実施例の
配線層の形成工程とほぼ同様であるから、詳細な説明を
省略する。
【００２６】第１工程（図４（Ａ）参照） 回路基板１１の上に形成された絶縁膜１２に、銅のコン
タクトを形成するためのコンタクトホール１３をフォト
リソグラフィー技術によって形成する。
【００２７】第２工程（図４（Ｂ）参照） コンタクトホール１３の中を含む絶縁膜１２の全面に、
スパッタ法によってバリア材料堆積層１４を形成する。
このバリア材料堆積層１４の上に、銅をＣＶＤ法によっ
て堆積して、コンタクトホール１３を完全に埋め込む銅
の堆積層１５を形成する。
【００２８】第３工程（図４（Ｃ）参照） この銅の堆積層１５を、沃化カリウム（ＫＩ）＋沃素
（Ｉ2 ）水溶液（５％）と研磨剤を用いてバフ研磨し、
絶縁膜１２の上面に形成されている銅の堆積層１５とバ
リア材料堆積層１４を除去して、周囲をバリア層１４1
によって囲まれ、絶縁膜１２の上面より低い銅のコンタ
クト１５1 を形成する。
【００２９】第４工程（図５（Ｄ）参照） 絶縁膜１２の上面より低い銅のコンタクト１５1 の上を
含む絶縁膜１２の全面に再びバリア材料堆積層１６を形
成する。
【００３０】第５工程（図５（Ｅ）参照） このバリア材料堆積層１６を平坦化ポリッシュして、銅
のコンタクト１５1 の上面のみにバリア層１６1 を残し
て、バリア層１４1 とバリア層１６1 によって全面を囲
まれ、絶縁膜１２の上面と一致する平面を有する銅のコ
ンタクト１５1を形成する。
【００３１】この実施例においては、バリア材料として
ＴｉＮ等の導電性を有するバリアメタルあるいは合金を
用い、平坦な絶縁膜１２と銅のコンタクト１５1 の上
に、他の配線層を引き続いて形成し、導電性のバリア層
１６1 を介して銅のコンタクト１５1 と他の配線層の間
を電気的に接続することができる。
【００３２】上記の各実施例においては、銅の配線層５
1 あるいはコンタクトの周りをバリア層で覆っている
が、絶縁膜の材料がバリア材料と同等の性質を有する場
合は、銅の配線層５1 あるいはコンタクトの上部のみに
バリア層を形成することによって、本発明の目的を達成
することができる。
【００３３】
【発明の効果】以上説明したように、本発明によると、
銅層をエッチングして配線層を残す従来の工程を用いる
ことなく、銅の配線層を形成することができ、さらに銅
の配線層の周りは全てバリア材料の層で覆われるため、
銅の酸化、拡散が防止され、エレクトロマイグレーショ
ンに強い低抵抗の平坦化配線層を形成することができ、
集積回路装置の高集積化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明によって製造された集積回路装置の構成
説明図である。
【図２】第１実施例の集積回路装置の製造方法の工程説
明図（１）で、（Ａ）〜（Ｃ）は各工程を示している。
【図３】第１実施例の集積回路装置の製造方法の工程説
明図（２）で、（Ｄ），（Ｅ）は各工程を示している。
【図４】第２実施例の集積回路装置の製造方法の工程説
明図（１）で、（Ａ）〜（Ｃ）は各工程を示している。
【図５】第２実施例の集積回路装置の製造方法の工程説
明図（２）で、（Ｄ），（Ｅ）は各工程を示している。
【符号の説明】
１ 基板 ２ 絶縁膜 ３ 溝状の開口 ４ バリア材料堆積層 ４1 バリア層 ５ 銅の堆積層 ５1 銅の配線層 ６ バリア材料堆積層 ６1 バリア層 １１ 回路基板 １２ 絶縁膜 １３ コンタクトホール １４ バリア材料堆積層 １４1 バリア層 １５ 銅の堆積層 １５1 銅のコンタクト １６ バリア材料堆積層 １６1 バリア層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された絶縁膜に開口を形成
    する工程と、該開口を含む該基板の上に銅の堆積層を堆
    積する工程と、該絶縁膜の上に堆積された銅の堆積層を
    除去するとともに、該開口中に堆積された銅を表面が該
    絶縁膜の表面より低い段差を有するように除去する工程
    と、該開口中の銅を含む基板の上にバリア材料の堆積層
    を堆積する工程と、該バリア材料の堆積層を平坦化研磨
    することによって該開口中の銅の上面にセルフアライン
    でバリア層を形成する工程とを含むことを特徴とする集
    積回路装置の製造方法。
  2. 【請求項２】 回路基板上に形成された絶縁膜に開口を
    形成する工程と、該開口を含む該回路基板の上にバリア
    材料の堆積層を堆積する工程と、該バリア材料の堆積層
    の上に銅の堆積層を堆積する工程と、該絶縁膜の上に堆
    積されたバリア材料の堆積層と銅の堆積層を除去すると
    ともに、該開口中に堆積された銅を表面が該絶縁膜の表
    面より低い段差を有するように除去する工程と、該開口
    中の銅を含む基板の上にバリア材料の堆積層を堆積する
    工程と、該バリア材料の堆積層を平坦化研磨することに
    よって該開口中の銅の上面にセルフアラインでバリア層
    を形成する工程とを含むことを特徴とする集積回路装置
    の製造方法。
  3. 【請求項３】 沃化カリウムまたは塩化カリウムの水溶
    液と研磨材を用いてバフ研磨することによって、絶縁膜
    の上に堆積された銅の堆積層を除去するとともに、開口
    中に堆積された銅を表面が該絶縁膜の表面より低い段差
    を有するように除去することを特徴とする請求項１また
    は請求項２に記載された集積回路装置の製造方法。
  4. 【請求項４】 絶縁膜に形成された開口が、溝状開口で
    あり、該溝状開口中に堆積した銅によって配線層を形成
    することを特徴とする請求項１から請求項３までのいず
    れか１項に記載された集積回路装置の製造方法。
  5. 【請求項５】 絶縁膜に形成された開口が、基板に達す
    るコンタクトホールであり、該コンタクトホール中に堆
    積した銅によって該回路基板に対するコンタクトを形成
    することを特徴とする請求項１から請求項３までのいず
    れか１項に記載された集積回路装置の製造方法。
  6. 【請求項６】 バリア層の材料がＴｉＮであることを特
    徴とする請求項１から請求項５までのいずれか１項に記
    載された集積回路装置の製造方法。
  7. 【請求項７】 バリア層の材料が酸素を含まない絶縁材
    料であることを特徴とする請求項１から請求項４までの
    いずれか１項に記載された集積回路装置の製造方法。
JP05988993A 1993-03-19 1993-03-19 集積回路装置の製造方法 Expired - Lifetime JP3326698B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05988993A JP3326698B2 (ja) 1993-03-19 1993-03-19 集積回路装置の製造方法
US08/400,504 US5470789A (en) 1993-03-19 1995-03-07 Process for fabricating integrated circuit devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05988993A JP3326698B2 (ja) 1993-03-19 1993-03-19 集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06275612A true JPH06275612A (ja) 1994-09-30
JP3326698B2 JP3326698B2 (ja) 2002-09-24

Family

ID=13126145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05988993A Expired - Lifetime JP3326698B2 (ja) 1993-03-19 1993-03-19 集積回路装置の製造方法

Country Status (2)

Country Link
US (1) US5470789A (ja)
JP (1) JP3326698B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236621A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体装置の製造方法
JPH10251850A (ja) * 1997-03-18 1998-09-22 Mitsubishi Electric Corp Ｃｕ成膜用ＣＶＤ装置
KR19990003484A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR19990003485A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법
JP2000195864A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置およびその製造方法
US6171957B1 (en) 1997-07-16 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of semiconductor device having high pressure reflow process
KR100274346B1 (ko) * 1997-06-30 2001-01-15 김영환 반도체소자의금속배선형성방법
US6251774B1 (en) 1998-11-10 2001-06-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
US6268280B1 (en) 1996-07-12 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor device using dual damascene technology and method for manufacturing the same
JP2001274159A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 半導体装置の製造方法
KR100309474B1 (ko) * 1999-11-05 2001-11-02 박종섭 금속배선 형성방법
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
JP2002118111A (ja) * 2000-10-12 2002-04-19 Sony Corp 半導体装置およびその製造方法
KR20020034373A (ko) * 2000-11-01 2002-05-09 박종섭 반도체소자의 금속배선 형성방법
KR100362986B1 (ko) * 1999-03-11 2002-11-29 가부시끼가이샤 도시바 반도체 장치의 제조 방법
US6579785B2 (en) 2000-01-25 2003-06-17 Kabushiki Kaisha Toshiba Method of making multi-level wiring in a semiconductor device
US6611060B1 (en) 1999-10-04 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having a damascene type wiring layer
WO2004088745A1 (ja) 2003-03-28 2004-10-14 Fujitsu Limited 半導体装置
KR100471404B1 (ko) * 1998-10-28 2005-05-27 주식회사 하이닉스반도체 화학적 기계적 연마 공정을 이용한 반도체 소자의 금속배선 형성 방법
KR100553620B1 (ko) * 2000-03-08 2006-02-22 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 제조 방법
CN104025261A (zh) * 2011-11-04 2014-09-03 英特尔公司 形成自对准帽的方法和设备

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281887B1 (ko) * 1994-01-18 2001-03-02 윤종용 반도체장치의 제조방법
KR0147682B1 (ko) * 1994-05-24 1998-11-02 구본준 반도체 소자의 금속배선 제조방법
US5770519A (en) * 1995-06-05 1998-06-23 Advanced Micro Devices, Inc. Copper reservoir for reducing electromigration effects associated with a conductive via in a semiconductor device
KR100205301B1 (ko) * 1995-12-26 1999-07-01 구본준 금속배선구조 및 형성방법
US5747379A (en) * 1996-01-11 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back
US6100196A (en) * 1996-04-08 2000-08-08 Chartered Semiconductor Manufacturing Ltd. Method of making a copper interconnect with top barrier layer
US5744376A (en) * 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US5909637A (en) * 1996-09-20 1999-06-01 Sharp Microelectronics Technology, Inc. Copper adhesion to a diffusion barrier surface and method for same
US6130161A (en) 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6010960A (en) * 1997-10-29 2000-01-04 Advanced Micro Devices, Inc. Method and system for providing an interconnect having reduced failure rates due to voids
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
TW400621B (en) * 1998-01-26 2000-08-01 United Microelectronics Corp Metallization structure and the manufacture method thereof
US6211073B1 (en) 1998-02-27 2001-04-03 Micron Technology, Inc. Methods for making copper and other metal interconnections in integrated circuits
US6066560A (en) * 1998-05-05 2000-05-23 Lsi Logic Corporation Non-linear circuit elements on integrated circuits
KR100268459B1 (ko) * 1998-05-07 2000-10-16 윤종용 반도체 장치의 콘택 플러그 형성 방법
US6284656B1 (en) 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6150257A (en) * 1998-08-28 2000-11-21 Micron Technology, Inc. Plasma treatment of an interconnect surface during formation of an interlayer dielectric
US6288442B1 (en) 1998-09-10 2001-09-11 Micron Technology, Inc. Integrated circuit with oxidation-resistant polymeric layer
US6214728B1 (en) 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6100195A (en) * 1998-12-28 2000-08-08 Chartered Semiconductor Manu. Ltd. Passivation of copper interconnect surfaces with a passivating metal layer
US6359328B1 (en) 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
US20020127845A1 (en) * 1999-03-01 2002-09-12 Paul A. Farrar Conductive structures in integrated circuits
US6030896A (en) * 1999-04-21 2000-02-29 National Semiconductor Corporation Self-aligned copper interconnect architecture with enhanced copper diffusion barrier
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US6339258B1 (en) 1999-07-02 2002-01-15 International Business Machines Corporation Low resistivity tantalum
US6433429B1 (en) 1999-09-01 2002-08-13 International Business Machines Corporation Copper conductive line with redundant liner and method of making
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US6274499B1 (en) 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7211512B1 (en) 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6376370B1 (en) 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6674167B1 (en) 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
US6423629B1 (en) 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6537912B1 (en) 2000-08-25 2003-03-25 Micron Technology Inc. Method of forming an encapsulated conductive pillar
US6294463B1 (en) * 2000-09-13 2001-09-25 Vanguard International Semiconductor Corp. Method for manufacturing diffusion barrier layer
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
US20030227091A1 (en) * 2002-06-06 2003-12-11 Nishant Sinha Plating metal caps on conductive interconnect for wirebonding
US6777807B1 (en) * 2003-05-29 2004-08-17 Lsi Logic Corporation Interconnect integration
US7220665B2 (en) 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US7833896B2 (en) * 2004-09-23 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum cap for reducing scratch and wire-bond bridging of bond pads
US7795150B2 (en) * 2004-11-29 2010-09-14 Renesas Electronics America Inc. Metal capping of damascene structures to improve reliability using hyper selective chemical-mechanical deposition
JP4549937B2 (ja) * 2005-06-17 2010-09-22 パナソニック株式会社 半導体装置の製造方法
EP1862562A1 (en) * 2006-05-31 2007-12-05 Mec Company Ltd. Method for manufacturing substrate, and vapor deposition apparatus used for the same
US7569475B2 (en) * 2006-11-15 2009-08-04 International Business Machines Corporation Interconnect structure having enhanced electromigration reliability and a method of fabricating same
US8124971B2 (en) * 2007-03-30 2012-02-28 Sandisk 3D Llc Implementation of diffusion barrier in 3D memory
US7629253B2 (en) * 2007-03-30 2009-12-08 Sandisk 3D Llc Method for implementing diffusion barrier in 3D memory
US8722530B2 (en) 2011-07-28 2014-05-13 Freescale Semiconductor, Inc. Method of making a die with recessed aluminum die pads

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6231116A (ja) * 1985-08-02 1987-02-10 Toshiba Corp 半導体装置の製造方法
US5084413A (en) * 1986-04-15 1992-01-28 Matsushita Electric Industrial Co., Ltd. Method for filling contact hole
US5008216A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Process for improved contact stud structure for semiconductor devices
US5130274A (en) * 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
US5164330A (en) * 1991-04-17 1992-11-17 Intel Corporation Etchback process for tungsten utilizing a NF3/AR chemistry
JPH04320330A (ja) * 1991-04-19 1992-11-11 Sharp Corp 半導体装置のコンタクト部の形成方法
JP3118785B2 (ja) * 1991-05-23 2000-12-18 ソニー株式会社 バリヤメタル構造の形成方法
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236621A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体装置の製造方法
KR100322218B1 (ko) * 1996-07-12 2002-03-08 니시무로 타이죠 반도체 장치 및 그 제조 방법
US6977228B2 (en) 1996-07-12 2005-12-20 Kabushiki Kaisha Toshiba Semiconductor device using damascene technique and manufacturing method therefor
US6268280B1 (en) 1996-07-12 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor device using dual damascene technology and method for manufacturing the same
US6608356B1 (en) 1996-07-12 2003-08-19 Kabushiki Kaisha Toshiba Semiconductor device using damascene technique and manufacturing method therefor
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
JPH10251850A (ja) * 1997-03-18 1998-09-22 Mitsubishi Electric Corp Ｃｕ成膜用ＣＶＤ装置
KR19990003484A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR19990003485A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR100274346B1 (ko) * 1997-06-30 2001-01-15 김영환 반도체소자의금속배선형성방법
US6171957B1 (en) 1997-07-16 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of semiconductor device having high pressure reflow process
KR100471404B1 (ko) * 1998-10-28 2005-05-27 주식회사 하이닉스반도체 화학적 기계적 연마 공정을 이용한 반도체 소자의 금속배선 형성 방법
US6251774B1 (en) 1998-11-10 2001-06-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
US7045898B2 (en) 1998-12-25 2006-05-16 Nec Electronics Corporation Semiconductor device and manufacturing method thereof
JP2000195864A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置およびその製造方法
KR100346004B1 (ko) * 1998-12-25 2002-07-26 닛본 덴기 가부시끼가이샤 반도체 장치 및 그 제조 방법
US6589863B1 (en) 1998-12-25 2003-07-08 Nec Electronics Corp. Semiconductor device and manufacturing method thereof
KR100362986B1 (ko) * 1999-03-11 2002-11-29 가부시끼가이샤 도시바 반도체 장치의 제조 방법
US6897143B2 (en) 1999-10-04 2005-05-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device including two-step polishing operation for cap metal
US6611060B1 (en) 1999-10-04 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having a damascene type wiring layer
KR100309474B1 (ko) * 1999-11-05 2001-11-02 박종섭 금속배선 형성방법
US6579785B2 (en) 2000-01-25 2003-06-17 Kabushiki Kaisha Toshiba Method of making multi-level wiring in a semiconductor device
KR100419272B1 (ko) * 2000-01-25 2004-02-18 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
KR100553620B1 (ko) * 2000-03-08 2006-02-22 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 제조 방법
JP2001274159A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 半導体装置の製造方法
JP2002118111A (ja) * 2000-10-12 2002-04-19 Sony Corp 半導体装置およびその製造方法
JP4644924B2 (ja) * 2000-10-12 2011-03-09 ソニー株式会社 半導体装置およびその製造方法
KR20020034373A (ko) * 2000-11-01 2002-05-09 박종섭 반도체소자의 금속배선 형성방법
WO2004088745A1 (ja) 2003-03-28 2004-10-14 Fujitsu Limited 半導体装置
US7923806B2 (en) 2003-03-28 2011-04-12 Fujitsu Semiconductor Limited Embedded wiring in copper damascene with void suppressing structure
CN104025261A (zh) * 2011-11-04 2014-09-03 英特尔公司 形成自对准帽的方法和设备
US10446493B2 (en) 2011-11-04 2019-10-15 Intel Corporation Methods and apparatuses to form self-aligned caps
US10727183B2 (en) 2011-11-04 2020-07-28 Intel Corporation Methods and apparatuses to form self-aligned caps

Also Published As

Publication number Publication date
US5470789A (en) 1995-11-28
JP3326698B2 (ja) 2002-09-24

Similar Documents

Publication Publication Date Title
JPH06275612A (ja) 集積回路装置の製造方法
US5900672A (en) Barrier layer
US5686761A (en) Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US5693563A (en) Etch stop for copper damascene process
JP2576820B2 (ja) コンタクト・プラグの製造方法
US5976970A (en) Method of making and laterally filling key hole structure for ultra fine pitch conductor lines
KR100226742B1 (ko) 반도체 소자의 금속배선 형성 방법
JP3244058B2 (ja) 半導体装置の製造方法
JPH04264729A (ja) 金属薄膜の平坦化形成方法
JPH10125785A (ja) 半導体集積回路の配線形成方法
JPS62298136A (ja) 半導体素子の製造方法
JP4889868B2 (ja) 半導体素子の金属配線形成方法
JPH0467655A (ja) 半導体装置およびその製造方法
JP2003031665A (ja) 半導体装置の製造方法
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
JPH10294317A (ja) 積層配線構造体およびその製造方法
US7517799B2 (en) Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer
US20030067078A1 (en) Semiconductor device and method of manufacturing the same
JPH0799199A (ja) 半導体装置の製造方法
JPH05335307A (ja) 半導体集積回路装置およびその製造方法
JP2000114261A (ja) 半導体装置とその製造方法
JPH06244187A (ja) 半導体装置の製造方法
JPH07176531A (ja) 配線構造、及び配線構造の形成方法
JP2000100946A (ja) 半導体装置の製造方法
JPH04127425A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130712

Year of fee payment: 11