JPH08236621A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08236621A JPH08236621A JP7040648A JP4064895A JPH08236621A JP H08236621 A JPH08236621 A JP H08236621A JP 7040648 A JP7040648 A JP 7040648A JP 4064895 A JP4064895 A JP 4064895A JP H08236621 A JPH08236621 A JP H08236621A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- barrier metal
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 目合わせ露光回数を増やすことなく、また配
線埋設用溝の深さを自動的に制御する。 【構成】 ＢＰＳＧ膜１００上にバリアメタル１１０を
被着し、さらにＢＰＳＧ膜１２０Ａを堆積し、目合わせ
露光技術によりフォトレジスト１３０Ａをマスクとして
ＢＰＳＧ膜１２０Ａとバリアメタル１１０をパターニン
グし、図２（ａ）に示すようにフォトレジスト１３０除
去後、ポリイミド膜１４０Ａを塗布しベークを行い、化
学機械研磨ＣＭＰ法によりポリイミド膜１４０Ａを研磨
し、ＢＰＳＧ膜１２０Ａの表面を完全に露出させフッ酸
によりＢＰＳＧ膜１２０Ａを選択的に除去し（図２
（ｅ））、ポリイミド膜１４０Ａの配線用溝内にＣｕ膜
１５０を被着し（図２（ｆ））、Ｃｕ膜１５０を化学機
械ＣＭＰ法により配線用溝内にのみ残存させ該溝内にＣ
ｕ配線１５０Ａを形成する。
線埋設用溝の深さを自動的に制御する。 【構成】 ＢＰＳＧ膜１００上にバリアメタル１１０を
被着し、さらにＢＰＳＧ膜１２０Ａを堆積し、目合わせ
露光技術によりフォトレジスト１３０Ａをマスクとして
ＢＰＳＧ膜１２０Ａとバリアメタル１１０をパターニン
グし、図２（ａ）に示すようにフォトレジスト１３０除
去後、ポリイミド膜１４０Ａを塗布しベークを行い、化
学機械研磨ＣＭＰ法によりポリイミド膜１４０Ａを研磨
し、ＢＰＳＧ膜１２０Ａの表面を完全に露出させフッ酸
によりＢＰＳＧ膜１２０Ａを選択的に除去し（図２
（ｅ））、ポリイミド膜１４０Ａの配線用溝内にＣｕ膜
１５０を被着し（図２（ｆ））、Ｃｕ膜１５０を化学機
械ＣＭＰ法により配線用溝内にのみ残存させ該溝内にＣ
ｕ配線１５０Ａを形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線形成方法に関するものである。
関し、特に多層配線形成方法に関するものである。
【０００２】
【従来の技術】従来溝を利用して配線を行うにあたって
は、図５（ａ），（ｂ）に示すように、層間絶縁膜２０
０１に配線用溝２００２をドライエッチングにより形成
し、配線用溝２００２を含む層間絶縁膜２００１の表面
に配線用メタル２００３を被着し、次いで化学機械研磨
ＣＭＰ法により配線用溝２００２を除く層間絶縁膜２０
０１上の配線用メタル２００３を除去し、溝２０００２
中にのみ配線用メタル２００３を残存させて配線を行っ
ていた（例えば、Ｊａｍｅｓ．Ｓ．Ｃｈｏ他、Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ Ｍｅｅｔｉｎｇ，１９９２，１１．４．１）。
は、図５（ａ），（ｂ）に示すように、層間絶縁膜２０
０１に配線用溝２００２をドライエッチングにより形成
し、配線用溝２００２を含む層間絶縁膜２００１の表面
に配線用メタル２００３を被着し、次いで化学機械研磨
ＣＭＰ法により配線用溝２００２を除く層間絶縁膜２０
０１上の配線用メタル２００３を除去し、溝２０００２
中にのみ配線用メタル２００３を残存させて配線を行っ
ていた（例えば、Ｊａｍｅｓ．Ｓ．Ｃｈｏ他、Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ Ｍｅｅｔｉｎｇ，１９９２，１１．４．１）。
【０００３】
【発明が解決しようとする課題】しかしながら、この方
法では層間絶縁膜２００１に配線用溝２００２をドライ
エッチングにより形成する際、そのドライエッチングを
自動的に停止するための基準となるストッパー層が層間
絶縁膜に設けられておらず、オペレータがドライエッチ
ングを勘により制御して配線用溝２００２を設けること
となるため、溝２００２の深さを設計値のものにコント
ロールすることは、非常に困難である。
法では層間絶縁膜２００１に配線用溝２００２をドライ
エッチングにより形成する際、そのドライエッチングを
自動的に停止するための基準となるストッパー層が層間
絶縁膜に設けられておらず、オペレータがドライエッチ
ングを勘により制御して配線用溝２００２を設けること
となるため、溝２００２の深さを設計値のものにコント
ロールすることは、非常に困難である。
【０００４】一方、上述の困難を回避する目的で特開平
１−１２８５２８号で提案された方法が在る。その方法
は図５（ｃ）に示すように溝２００７の深さに対応させ
て層間絶縁膜２００６にバリアメタル２００５を被着
し、かつバリアメタル２００５をパターニングして溝２
００７の底部にのみ残留させる。
１−１２８５２８号で提案された方法が在る。その方法
は図５（ｃ）に示すように溝２００７の深さに対応させ
て層間絶縁膜２００６にバリアメタル２００５を被着
し、かつバリアメタル２００５をパターニングして溝２
００７の底部にのみ残留させる。
【０００５】次に層間絶縁膜２００６をドライエッチン
グして溝２００７を形成し、溝２００７内にバリアメタ
ル２００５が露出した時点でドライエッチングを終了さ
せていた。
グして溝２００７を形成し、溝２００７内にバリアメタ
ル２００５が露出した時点でドライエッチングを終了さ
せていた。
【０００６】しかしながら、上述した従来の方法では、
バリアメタル２００５をパターニングする際と、溝２０
０７を開孔させる際とでそれぞれ目合わせ露光を行う必
要があり、この方法では、配線溝形成に２回の目合わせ
露光が必要であり、多層配線形成の工程数が増加すると
いう問題点があった。
バリアメタル２００５をパターニングする際と、溝２０
０７を開孔させる際とでそれぞれ目合わせ露光を行う必
要があり、この方法では、配線溝形成に２回の目合わせ
露光が必要であり、多層配線形成の工程数が増加すると
いう問題点があった。
【０００７】本発明の目的は、目合わせ露光回数を増加
させることなく、配線用溝の深さを自動的に制御する半
導体装置の製造方法を提供することにある。
させることなく、配線用溝の深さを自動的に制御する半
導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、埋設工程
と、パターニング工程と、堆積工程と、溝形成工程と、
配線形成工程とを有し、絶縁膜の配線用溝内に配線を形
成する半導体装置の製造方法であって、埋設工程は、第
１の絶縁膜上にバリアメタルを被着し、その上に第２の
絶縁膜を形成することにより、バリアメタルを第１の絶
縁膜内に埋設するものであり、パターニング工程は、前
記バリアメタル上の第２の絶縁膜を配線形状に加工し、
該配線形状の絶縁膜をマスクとして前記バリアメタルを
配線形状にパターニング加工するものであり、堆積工程
は、前記配線形状に加工された第２の絶縁膜及びバリア
メタルの周囲に第３の絶縁膜を堆積するものであり、溝
形成工程は、前記第３の絶縁膜を残して前記バリアメタ
ル上の第２の絶縁膜を除去し、バリアメタルを底部とす
る配線用溝を形成するものであり、配線形成工程は、前
記配線用溝内にメタルを充填して配線を形成するもので
ある。
め、本発明に係る半導体装置の製造方法は、埋設工程
と、パターニング工程と、堆積工程と、溝形成工程と、
配線形成工程とを有し、絶縁膜の配線用溝内に配線を形
成する半導体装置の製造方法であって、埋設工程は、第
１の絶縁膜上にバリアメタルを被着し、その上に第２の
絶縁膜を形成することにより、バリアメタルを第１の絶
縁膜内に埋設するものであり、パターニング工程は、前
記バリアメタル上の第２の絶縁膜を配線形状に加工し、
該配線形状の絶縁膜をマスクとして前記バリアメタルを
配線形状にパターニング加工するものであり、堆積工程
は、前記配線形状に加工された第２の絶縁膜及びバリア
メタルの周囲に第３の絶縁膜を堆積するものであり、溝
形成工程は、前記第３の絶縁膜を残して前記バリアメタ
ル上の第２の絶縁膜を除去し、バリアメタルを底部とす
る配線用溝を形成するものであり、配線形成工程は、前
記配線用溝内にメタルを充填して配線を形成するもので
ある。
【０００９】また、前記埋設工程から配線形成工程に至
る一連の処理を繰返し行い、多層の絶縁膜に設けた配線
用溝を利用して多層に配線を形成するものである。
る一連の処理を繰返し行い、多層の絶縁膜に設けた配線
用溝を利用して多層に配線を形成するものである。
【００１０】また、前記第１及び第２の絶縁膜は、リン
或いはボロンを含有するシリコン酸化膜、またはプラズ
マ気相成長法によるシリコン酸化膜であり、前記第３の
絶縁膜は、ポリイミド膜である。
或いはボロンを含有するシリコン酸化膜、またはプラズ
マ気相成長法によるシリコン酸化膜であり、前記第３の
絶縁膜は、ポリイミド膜である。
【００１１】また、前記第１及び第３の絶縁膜は、リン
或いはボロンを含有するシリコン酸化膜、またはプラズ
マ気相成長法によるシリコン酸化膜であり、前記第２の
絶縁膜は、ポリイミド膜である。
或いはボロンを含有するシリコン酸化膜、またはプラズ
マ気相成長法によるシリコン酸化膜であり、前記第２の
絶縁膜は、ポリイミド膜である。
【００１２】また、前記第２の絶縁膜上に付着する余分
な第３の絶縁膜を化学機械研磨ＣＭＰ法により除去し、
第２の絶縁膜の表面を完全に露出するものである。
な第３の絶縁膜を化学機械研磨ＣＭＰ法により除去し、
第２の絶縁膜の表面を完全に露出するものである。
【００１３】また、前記第２の絶縁膜上に付着する余分
な第３の絶縁膜をドライエッチングによるエッチバック
法で除去し、第２の絶縁膜の表面を完全に露出するもの
である。
な第３の絶縁膜をドライエッチングによるエッチバック
法で除去し、第２の絶縁膜の表面を完全に露出するもの
である。
【００１４】また、前記第３の絶縁膜上に付着する余分
な配線用のメタルを化学機械研磨ＣＭＰ法により除去す
るものである。
な配線用のメタルを化学機械研磨ＣＭＰ法により除去す
るものである。
【００１５】また、前記第３の絶縁膜上に付着する余分
な配線用のメタルをドライエッチングによるエッチバッ
ク法で除去するものである。
な配線用のメタルをドライエッチングによるエッチバッ
ク法で除去するものである。
【００１６】
【作用】バリアメタル上の第２の絶縁膜を配線形状に加
工し、配線形状の第２の絶縁膜をマスクとしてバリアメ
タルを配線形状にパターニング加工する。本発明では、
上記パターニング工程においてのみ目合わせ露光技術を
用いる。
工し、配線形状の第２の絶縁膜をマスクとしてバリアメ
タルを配線形状にパターニング加工する。本発明では、
上記パターニング工程においてのみ目合わせ露光技術を
用いる。
【００１７】後工程ではパターニング加工されたバリア
メタル周囲への絶縁膜の堆積処理、及びバリアメタル上
の絶縁膜の除去処理並びにバリアメタル上への配線形成
処理を行う。この各処理は目合わせ露光技術を用いる必
要がなく、工数を増加させることはない。
メタル周囲への絶縁膜の堆積処理、及びバリアメタル上
の絶縁膜の除去処理並びにバリアメタル上への配線形成
処理を行う。この各処理は目合わせ露光技術を用いる必
要がなく、工数を増加させることはない。
【００１８】
【実施例】以下、本発明の実施例を図により説明する。
【００１９】（実施例１）図１，図２，図３は、本発明
の実施例１を工程順に示す断面図である。
の実施例１を工程順に示す断面図である。
【００２０】図において、本発明に係る半導体装置の製
造方法は、基本的構成として、埋設工程と、パターニン
グ工程と、堆積工程と、溝形成工程と、配線形成工程と
を有し、絶縁膜の配線用溝内に配線を形成するものであ
る。各工程について説明すると、埋設工程は、第１の絶
縁膜上にバリアメタルを被着し、その上に第２の絶縁膜
を形成することにより、バリアメタルを第１の絶縁膜内
に埋設するものである。
造方法は、基本的構成として、埋設工程と、パターニン
グ工程と、堆積工程と、溝形成工程と、配線形成工程と
を有し、絶縁膜の配線用溝内に配線を形成するものであ
る。各工程について説明すると、埋設工程は、第１の絶
縁膜上にバリアメタルを被着し、その上に第２の絶縁膜
を形成することにより、バリアメタルを第１の絶縁膜内
に埋設するものである。
【００２１】またパターニング工程は、前記バリアメタ
ル上の第２の絶縁膜を配線形状に加工し、該配線形状の
絶縁膜をマスクとして前記バリアメタルを配線形状にパ
ターニング加工するものである。
ル上の第２の絶縁膜を配線形状に加工し、該配線形状の
絶縁膜をマスクとして前記バリアメタルを配線形状にパ
ターニング加工するものである。
【００２２】また堆積工程は、前記配線形状に加工され
た第２の絶縁膜及びバリアメタルの周囲に第３の絶縁膜
を堆積するものである。
た第２の絶縁膜及びバリアメタルの周囲に第３の絶縁膜
を堆積するものである。
【００２３】また溝形成工程は、前記第３の絶縁膜を残
して前記バリアメタル上の第２の絶縁膜を除去し、バリ
アメタルを底部とする配線用溝を形成するものであり、
配線形成工程は、前記配線用溝内にメタルを充填して配
線を形成するものである。
して前記バリアメタル上の第２の絶縁膜を除去し、バリ
アメタルを底部とする配線用溝を形成するものであり、
配線形成工程は、前記配線用溝内にメタルを充填して配
線を形成するものである。
【００２４】前記第１及び第２の絶縁膜は、リン或いは
ボロンを含有するシリコン酸化膜（ＰＳＧあるいはＢＰ
ＳＧ膜）、またはプラズマ気相成長法によるシリコン酸
化膜（ＰＥＣＶＤ−ＳｉＯＰＥＣＶＤ−ＳｉＯ2）であ
り、前記第３の絶縁膜は、ポリイミド膜である、または
前記第１及び第３の絶縁膜は、リン或いはボロンを含有
するシリコン酸化膜（ＰＳＧあるいはＢＰＳＧ膜）、ま
たはプラズマ気相成長法によるシリコン酸化膜（ＰＥＣ
ＶＤ−ＳｉＯＰＥＣＶＤ−ＳｉＯ2）であり、前記第２
の絶縁膜は、ポリイミド膜である。
ボロンを含有するシリコン酸化膜（ＰＳＧあるいはＢＰ
ＳＧ膜）、またはプラズマ気相成長法によるシリコン酸
化膜（ＰＥＣＶＤ−ＳｉＯＰＥＣＶＤ−ＳｉＯ2）であ
り、前記第３の絶縁膜は、ポリイミド膜である、または
前記第１及び第３の絶縁膜は、リン或いはボロンを含有
するシリコン酸化膜（ＰＳＧあるいはＢＰＳＧ膜）、ま
たはプラズマ気相成長法によるシリコン酸化膜（ＰＥＣ
ＶＤ−ＳｉＯＰＥＣＶＤ−ＳｉＯ2）であり、前記第２
の絶縁膜は、ポリイミド膜である。
【００２５】次に第１及び第２の絶縁膜としてＢＰＳＧ
膜、第３の絶縁膜としてポリイミド膜をそれぞれ用いた
場合の具体的な例により本発明を説明する。
膜、第３の絶縁膜としてポリイミド膜をそれぞれ用いた
場合の具体的な例により本発明を説明する。
【００２６】まず図１（ａ）に示すように１μｍのＢＰ
ＳＧ膜（第１の絶縁膜）１００上に膜厚１０００Åのバ
リアメタルとしてタングステン（Ｗ）１１０をスパッタ
被着し、さらに膜厚１μｍのＢＰＳＧ膜（第２の絶縁
膜）１２０を堆積する。次に上層のＢＰＳＧ膜１２０上
にフォトレジスト１３０を塗布し、目合わせ露光技術に
よりフォトレジスト１３０を配線パターン形状に形成す
る。
ＳＧ膜（第１の絶縁膜）１００上に膜厚１０００Åのバ
リアメタルとしてタングステン（Ｗ）１１０をスパッタ
被着し、さらに膜厚１μｍのＢＰＳＧ膜（第２の絶縁
膜）１２０を堆積する。次に上層のＢＰＳＧ膜１２０上
にフォトレジスト１３０を塗布し、目合わせ露光技術に
よりフォトレジスト１３０を配線パターン形状に形成す
る。
【００２７】次に図１（ｂ）に示すように配線パターン
形状のフォトレジスト１３０をマスクとしてＢＰＳＧ膜
１２０とバリアメタル１１０をドライエッチングにより
パターニングし、配線パターン形状のＢＰＳＧ膜１２０
Ａとバリアメタル１１０Ａを得る。
形状のフォトレジスト１３０をマスクとしてＢＰＳＧ膜
１２０とバリアメタル１１０をドライエッチングにより
パターニングし、配線パターン形状のＢＰＳＧ膜１２０
Ａとバリアメタル１１０Ａを得る。
【００２８】次に図１（ｃ）に示すように配線パターン
形状のＢＰＳＧ膜１２０Ａ上に残留したフォトレジスト
１３０を除去した後、ポリイミド膜（第３の絶縁膜）１
４０をＢＰＳＧ膜１００上のＢＰＳＧ膜１２０Ａ及びバ
リアメタル１１０Ａの周囲に２μｍ塗布しベークを行
う。
形状のＢＰＳＧ膜１２０Ａ上に残留したフォトレジスト
１３０を除去した後、ポリイミド膜（第３の絶縁膜）１
４０をＢＰＳＧ膜１００上のＢＰＳＧ膜１２０Ａ及びバ
リアメタル１１０Ａの周囲に２μｍ塗布しベークを行
う。
【００２９】次に図２（ｄ）に示すように化学機械研磨
ＣＭＰ法によりポリイミド膜１４０を約１μｍ研磨し、
ＢＰＳＧ膜１２０Ａの表面を完全に露出させる。
ＣＭＰ法によりポリイミド膜１４０を約１μｍ研磨し、
ＢＰＳＧ膜１２０Ａの表面を完全に露出させる。
【００３０】次に図２（ｅ）に示すように表面が露出し
たＢＰＳＧ膜１２０Ａをフッ酸を用いたエッチング法に
より選択的に除去する。ポリイミド膜１４０Ａ並びにバ
リアメタル１１０Ａは、フッ酸ではエッチングされない
ため、ＢＰＳＧ膜１２０Ａのみを選択的に除去すること
が可能となり、バリアメタル１１０Ａを底部とする配線
用溝が形成される。
たＢＰＳＧ膜１２０Ａをフッ酸を用いたエッチング法に
より選択的に除去する。ポリイミド膜１４０Ａ並びにバ
リアメタル１１０Ａは、フッ酸ではエッチングされない
ため、ＢＰＳＧ膜１２０Ａのみを選択的に除去すること
が可能となり、バリアメタル１１０Ａを底部とする配線
用溝が形成される。
【００３１】次に図２（ｆ）に示すようにＣｕ（銅）膜
１５０をポリイミド膜１４０Ａの表面及びポリイミド膜
１４０Ａ間の配線用溝内に２μｍ被着する。
１５０をポリイミド膜１４０Ａの表面及びポリイミド膜
１４０Ａ間の配線用溝内に２μｍ被着する。
【００３２】最終的にＣｕ膜１５０を化学機械研磨ＣＭ
Ｐ法により配線用溝内にのみ残存させることにより、配
線用溝内に埋設されたＣｕ配線１５０Ａを形成する。
Ｐ法により配線用溝内にのみ残存させることにより、配
線用溝内に埋設されたＣｕ配線１５０Ａを形成する。
【００３３】尚、余分なポリイミド膜（第３の絶縁膜）
１４０をドライエッチングによるエッチバック法で除去
してもよく、また配線用溝以外の不要なＣｕ膜１５０を
除去するにあたっては、ドライエッチングによるエッチ
バック法を用いてもよい。
１４０をドライエッチングによるエッチバック法で除去
してもよく、また配線用溝以外の不要なＣｕ膜１５０を
除去するにあたっては、ドライエッチングによるエッチ
バック法を用いてもよい。
【００３４】（実施例２）図４は本発明の実施例２を示
す断面図である。さらに本発明は、前記埋設工程から配
線形成工程に至る一連の処理を繰返し行い、多層の絶縁
膜に設けた配線用溝を利用して多層に配線を形成するよ
うにしてもよく、本発明の実施例を図４に示す。図４に
示す実施例では、実施例１の方法を基本的に使用するこ
とにより２層のＣｕ配線を形成したものである。すなわ
ち、実施例１に示す１層のＣｕ配線１０５Ａを形成した
後、プラズマ酸化膜（第１の絶縁膜）２００を約１μｍ
被着し、プラズマ酸化膜２００にスルーホール２１０を
開口し、スルーホール２１０の内周面及びプラズマ酸化
膜２００の表面にバリアメタル２０５を被着した後、実
施例１で示したと同様の方法で第２の絶縁膜をバリアメ
タル２０５上に堆積し、第２の絶縁膜とバリアメタル２
０５を配線パターン形状にパターニングし、さらに第３
の絶縁膜としてのポリイミド膜２３０Ａを形成し、その
後ポリイミド膜２３０Ａで取り囲まれた第２の絶縁膜を
バリアメタル２０５が露出するまで除去し配線用溝を形
成し、その溝及びスルーホール２１０内にＣｕ膜２２０
を充填し、２層目のＣｕ配線２２０を形成したものであ
る。尚、配線用溝を利用して多層配線を形成するにあた
っては、図４に示される２層のものに限定されるもので
はなく、２層以上設けてもよい。
す断面図である。さらに本発明は、前記埋設工程から配
線形成工程に至る一連の処理を繰返し行い、多層の絶縁
膜に設けた配線用溝を利用して多層に配線を形成するよ
うにしてもよく、本発明の実施例を図４に示す。図４に
示す実施例では、実施例１の方法を基本的に使用するこ
とにより２層のＣｕ配線を形成したものである。すなわ
ち、実施例１に示す１層のＣｕ配線１０５Ａを形成した
後、プラズマ酸化膜（第１の絶縁膜）２００を約１μｍ
被着し、プラズマ酸化膜２００にスルーホール２１０を
開口し、スルーホール２１０の内周面及びプラズマ酸化
膜２００の表面にバリアメタル２０５を被着した後、実
施例１で示したと同様の方法で第２の絶縁膜をバリアメ
タル２０５上に堆積し、第２の絶縁膜とバリアメタル２
０５を配線パターン形状にパターニングし、さらに第３
の絶縁膜としてのポリイミド膜２３０Ａを形成し、その
後ポリイミド膜２３０Ａで取り囲まれた第２の絶縁膜を
バリアメタル２０５が露出するまで除去し配線用溝を形
成し、その溝及びスルーホール２１０内にＣｕ膜２２０
を充填し、２層目のＣｕ配線２２０を形成したものであ
る。尚、配線用溝を利用して多層配線を形成するにあた
っては、図４に示される２層のものに限定されるもので
はなく、２層以上設けてもよい。
【００３５】
【発明の効果】以上説明したように本発明によれば、一
回の目合わせ露光で溝配線を形成することができる。ま
た、配線埋設用溝の深さをドライエッチング時に自動的
に制御して形成することができる。さらに、ドライエッ
チングによる微細加工の困難なポリイミド膜中に、直接
ポリイミド膜をエッチングすることなく微細な配線用溝
を形成することができ、比誘電率の低いポリイミド膜を
層間膜として使用することができるという効果がある。
回の目合わせ露光で溝配線を形成することができる。ま
た、配線埋設用溝の深さをドライエッチング時に自動的
に制御して形成することができる。さらに、ドライエッ
チングによる微細加工の困難なポリイミド膜中に、直接
ポリイミド膜をエッチングすることなく微細な配線用溝
を形成することができ、比誘電率の低いポリイミド膜を
層間膜として使用することができるという効果がある。
【図１】本発明の実施例１を工程順に示す断面図であ
る。
る。
【図２】本発明の実施例１を工程順に示す断面図であ
る。
る。
【図３】本発明の実施例１を工程順に示す断面図であ
る。
る。
【図４】本発明の実施例２を示す断面図である。
【図５】従来例を示す断面図である。
１００，１２０，１２０Ａ ＢＰＳＧ膜 １１０，１１０Ａ，２０５ タングステン（バリアメタ
ル） １３０ フォトレジスト １５０，１５０Ａ，２２０ Ｃｕ膜 １４０，１４０Ａ，２３０Ａ ポリイミド膜 ２１０ スルーホール ２００１ 層間絶縁膜 ２００２ 配線用溝 ２００３ 配線用メタル
ル） １３０ フォトレジスト １５０，１５０Ａ，２２０ Ｃｕ膜 １４０，１４０Ａ，２３０Ａ ポリイミド膜 ２１０ スルーホール ２００１ 層間絶縁膜 ２００２ 配線用溝 ２００３ 配線用メタル
Claims (8)
- 【請求項１】 埋設工程と、パターニング工程と、堆積
工程と、溝形成工程と、配線形成工程とを有し、絶縁膜
の配線用溝内に配線を形成する半導体装置の製造方法で
あって、 埋設工程は、第１の絶縁膜上にバリアメタルを被着し、
その上に第２の絶縁膜を形成することにより、バリアメ
タルを第１の絶縁膜内に埋設するものであり、 パターニング工程は、前記バリアメタル上の第２の絶縁
膜を配線形状に加工し、該配線形状の絶縁膜をマスクと
して前記バリアメタルを配線形状にパターニング加工す
るものであり、 堆積工程は、前記配線形状に加工された第２の絶縁膜及
びバリアメタルの周囲に第３の絶縁膜を堆積するもので
あり、 溝形成工程は、前記第３の絶縁膜を残して前記バリアメ
タル上の第２の絶縁膜を除去し、バリアメタルを底部と
する配線用溝を形成するものであり、 配線形成工程は、前記配線用溝内にメタルを充填して配
線を形成するものであることを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記埋設工程から配線形成工程に至る一
連の処理を繰返し行い、多層の絶縁膜に設けた配線用溝
を利用して多層に配線を形成するものであることを特徴
とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第１及び第２の絶縁膜は、リン或い
はボロンを含有するシリコン酸化膜、またはプラズマ気
相成長法によるシリコン酸化膜であり、 前記第３の絶縁膜は、ポリイミド膜であることを特徴と
する請求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記第１及び第３の絶縁膜は、リン或い
はボロンを含有するシリコン酸化膜、またはプラズマ気
相成長法によるシリコン酸化膜であり、 前記第２の絶縁膜は、ポリイミド膜であることを特徴と
する請求項１に記載の半導体装置の製造方法。 - 【請求項５】 前記第２の絶縁膜上に付着する余分な第
３の絶縁膜を化学機械研磨ＣＭＰ法により除去し、第２
の絶縁膜の表面を完全に露出することを特徴とする請求
項１に記載の半導体装置の製造方法。 - 【請求項６】 前記第２の絶縁膜上に付着する余分な第
３の絶縁膜をドライエッチングによるエッチバック法で
除去し、第２の絶縁膜の表面を完全に露出することを特
徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項７】 前記第３の絶縁膜上に付着する余分な配
線用のメタルを化学機械研磨ＣＭＰ法により除去するこ
とを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項８】 前記第３の絶縁膜上に付着する余分な配
線用のメタルをドライエッチングによるエッチバック法
で除去することを特徴とする請求項１に記載の半導体装
置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040648A JPH08236621A (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
| KR1019960005632A KR960032617A (ko) | 1995-02-28 | 1996-02-28 | 반도체 소자의 상호접속부 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040648A JPH08236621A (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236621A true JPH08236621A (ja) | 1996-09-13 |
Family
ID=12586381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7040648A Pending JPH08236621A (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08236621A (ja) |
| KR (1) | KR960032617A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105084303A (zh) * | 2014-05-21 | 2015-11-25 | 上海蓝沛新材料科技股份有限公司 | 一种微纳铜线结构及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487476B1 (ko) * | 1997-05-23 | 2005-09-16 | 삼성전자주식회사 | 반도체장치의제조방법및그에따라제조되는반도체장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114639A (ja) * | 1988-10-25 | 1990-04-26 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH03244126A (ja) * | 1990-02-22 | 1991-10-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04290249A (ja) * | 1991-03-19 | 1992-10-14 | Nec Corp | 半導体装置の製造方法 |
| JPH06177126A (ja) * | 1992-12-01 | 1994-06-24 | Alps Electric Co Ltd | 薄膜積層体の形成方法 |
| JPH06275612A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | 集積回路装置の製造方法 |
-
1995
- 1995-02-28 JP JP7040648A patent/JPH08236621A/ja active Pending
-
1996
- 1996-02-28 KR KR1019960005632A patent/KR960032617A/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114639A (ja) * | 1988-10-25 | 1990-04-26 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH03244126A (ja) * | 1990-02-22 | 1991-10-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04290249A (ja) * | 1991-03-19 | 1992-10-14 | Nec Corp | 半導体装置の製造方法 |
| JPH06177126A (ja) * | 1992-12-01 | 1994-06-24 | Alps Electric Co Ltd | 薄膜積層体の形成方法 |
| JPH06275612A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | 集積回路装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105084303A (zh) * | 2014-05-21 | 2015-11-25 | 上海蓝沛新材料科技股份有限公司 | 一种微纳铜线结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960032617A (ko) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201041035A (en) | Integrated circuit structure | |
| US5518963A (en) | Method for forming metal interconnection of semiconductor device | |
| JPH0680667B2 (ja) | 垂直金属相互接続体の平坦化方法 | |
| US6027994A (en) | Method to fabricate a dual metal-damascene structure in a substrate | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| EP1107308A1 (en) | Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JPH04313232A (ja) | 高密度多層金属配線パターンをもつ集積回路構造及びその製造方法 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| JPH08236621A (ja) | 半導体装置の製造方法 | |
| JP2872086B2 (ja) | 半導体装置の製造方法 | |
| US6337268B1 (en) | Method of manufacturing contact structure | |
| US6143644A (en) | Method to prevent passivation from keyhole damage and resist extrusion | |
| US5854130A (en) | Method of forming multilevel interconnects in semiconductor devices | |
| EP1432026A1 (en) | Method of forming a metal interconnect in a trench | |
| JPS63271958A (ja) | 多層配線形成方法 | |
| JPH08306780A (ja) | 半導体装置の製造方法 | |
| KR100274976B1 (ko) | 반도체 소자 분리를 위한 트랜치 제조 방법 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPS63258043A (ja) | 半導体装置の製造方法 | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| US20090166884A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100550776B1 (ko) | 반도체 소자의 금속배선 형성방법 |