JPH06268696A - Ａｆｃ回路 - Google Patents
Ａｆｃ回路Info
- Publication number
- JPH06268696A JPH06268696A JP5076127A JP7612793A JPH06268696A JP H06268696 A JPH06268696 A JP H06268696A JP 5076127 A JP5076127 A JP 5076127A JP 7612793 A JP7612793 A JP 7612793A JP H06268696 A JPH06268696 A JP H06268696A
- Authority
- JP
- Japan
- Prior art keywords
- bit error
- error rate
- correlation
- modulated wave
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0032—Correction of carrier offset at baseband and passband
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0055—Closed loops single phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】
【目的】大きな周波数ドリフトが発生した場合であって
も正しい方向且つ適切な値の補正が可能なＡＦＣ回路を
提供することを目的とする。 【構成】復調過程の信号を単位データ周期（シンボル周
期）毎に予め設定した複数個の抽出ポイントにてサンプ
リングし相隣接する２つの抽出ポイント毎の相関を検出
すると共に検出した相関の分布に基づいてビットエラー
レートを推定するビットエラーレート推定装置と変調波
に所定の間隔で挿入されたビットエラーレート測定用デ
ータ列に基づきビットエラーレートを測定するビットエ
ラーレート測定装置とを具備し、双方のビットエラーレ
ートを比較することによって変調波の周波数ドリフトを
補正するものである。
も正しい方向且つ適切な値の補正が可能なＡＦＣ回路を
提供することを目的とする。 【構成】復調過程の信号を単位データ周期（シンボル周
期）毎に予め設定した複数個の抽出ポイントにてサンプ
リングし相隣接する２つの抽出ポイント毎の相関を検出
すると共に検出した相関の分布に基づいてビットエラー
レートを推定するビットエラーレート推定装置と変調波
に所定の間隔で挿入されたビットエラーレート測定用デ
ータ列に基づきビットエラーレートを測定するビットエ
ラーレート測定装置とを具備し、双方のビットエラーレ
ートを比較することによって変調波の周波数ドリフトを
補正するものである。
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号により変
調した変調波を復調するディジタル復調装置に用いるＡ
ＦＣ回路、殊にディジタル移動通信の分野に適したＡＦ
Ｃ回路に関する。
調した変調波を復調するディジタル復調装置に用いるＡ
ＦＣ回路、殊にディジタル移動通信の分野に適したＡＦ
Ｃ回路に関する。
【０００２】
【従来の技術】電話回線等の有線によるデータ伝送、基
地局間のマイクロ波通信あるいは光通信と云った技術分
野においては、すでに通信のディジタル化が研究され実
現化されつつある。近年、これまで比較的遅れ気味であ
った自動車電話あるいは携帯電話等の移動通信のディジ
タル化についても盛んに研究が進められている。ディジ
タル移動通信の分野では伝送路に於ける振幅歪みの影響
を受けにくい角度変調方式を用いるのが一般的である。
地局間のマイクロ波通信あるいは光通信と云った技術分
野においては、すでに通信のディジタル化が研究され実
現化されつつある。近年、これまで比較的遅れ気味であ
った自動車電話あるいは携帯電話等の移動通信のディジ
タル化についても盛んに研究が進められている。ディジ
タル移動通信の分野では伝送路に於ける振幅歪みの影響
を受けにくい角度変調方式を用いるのが一般的である。
【０００３】図４はπ／４シフトＱＰＳＫ変調装置の基
本構成を示すブロック図である。シリアル／パラレル変
換器１は入力したディジタルの２値データ列を２ビット
を一組とする単位データ（Ｘ、Ｙ）に変換する。この単
位データを一般に１シンボルと称し、これを一周期とし
て処理が進められる。差動符号化回路２は信号の変化分
（差分）に対して（Ｘ、Ｙ）の情報を担わせたＩチャネ
ルとＱチャネルとから成るベースバンド信号を生成し、
該ベースバンド信号はローパスフィルタ（ＬＰＦ）３、
４により帯域制限される。而して、搬送波ωC の同相、
直交成分を夫々この帯域制限されたベースバンド信号
Ｉ、Ｑに乗算し、双方を合成して変調波を得るものであ
る。
本構成を示すブロック図である。シリアル／パラレル変
換器１は入力したディジタルの２値データ列を２ビット
を一組とする単位データ（Ｘ、Ｙ）に変換する。この単
位データを一般に１シンボルと称し、これを一周期とし
て処理が進められる。差動符号化回路２は信号の変化分
（差分）に対して（Ｘ、Ｙ）の情報を担わせたＩチャネ
ルとＱチャネルとから成るベースバンド信号を生成し、
該ベースバンド信号はローパスフィルタ（ＬＰＦ）３、
４により帯域制限される。而して、搬送波ωC の同相、
直交成分を夫々この帯域制限されたベースバンド信号
Ｉ、Ｑに乗算し、双方を合成して変調波を得るものであ
る。
【０００４】図５はπ／４シフトＱＰＳＫ変調波を復調
するためのディジタル復調装置のブロック図であって、
変調波に基準周波数を混合して中間周波変換した後、該
中間周波信号をバンドパスフィルタ５およびリミッタ６
を介して位相量子化回路７に入力せしめる。位相量子化
回路７にて位相に応じて量子化された信号を１シンボル
周期の遅延時間を有する遅延検波回路８を用いて、１シ
ンボル先行する信号との差をとり位相差を求める。前記
位相差の信号は復号回路９にてディジタル信号Ｘ、Ｙに
復号され、クロック再生回路１０からのタイミングクロ
ック信号に基づき信号Ｘ、Ｙを確定する。これをパラレ
ル／シリアル変換器１１にてデータ列に変換すれば復調
信号を得ることができる。
するためのディジタル復調装置のブロック図であって、
変調波に基準周波数を混合して中間周波変換した後、該
中間周波信号をバンドパスフィルタ５およびリミッタ６
を介して位相量子化回路７に入力せしめる。位相量子化
回路７にて位相に応じて量子化された信号を１シンボル
周期の遅延時間を有する遅延検波回路８を用いて、１シ
ンボル先行する信号との差をとり位相差を求める。前記
位相差の信号は復号回路９にてディジタル信号Ｘ、Ｙに
復号され、クロック再生回路１０からのタイミングクロ
ック信号に基づき信号Ｘ、Ｙを確定する。これをパラレ
ル／シリアル変換器１１にてデータ列に変換すれば復調
信号を得ることができる。
【０００５】π／４シフトＱＰＳＫ変調波の場合、遅延
検波後の位相点は図６（ａ）に示す４つの白丸印のうち
の１つとなるはずであるが周波数ドリフトが発生してい
た場合には図６（ｂ）の×印のいずれか１点をとること
となり、両者の位相ずれは１シンボル当りの周波数ドリ
フト量に相当する。そこで変調波の周波数ドリフトを補
正すべくＡＦＣ回路１２を具備するのが一般的であっ
て、遅延検波回路８の出力をアップダウンカウンタ１３
でカウントすることにより位相ずれの程度を見積もり、
このカウント値をフィルタ１４を介してディジタル／ア
ナログ変換し、位相点の位置が白丸印と一致するよう前
記基準周波数を発生するＶＣＸＯ１５の周波数を変化す
るものであった。
検波後の位相点は図６（ａ）に示す４つの白丸印のうち
の１つとなるはずであるが周波数ドリフトが発生してい
た場合には図６（ｂ）の×印のいずれか１点をとること
となり、両者の位相ずれは１シンボル当りの周波数ドリ
フト量に相当する。そこで変調波の周波数ドリフトを補
正すべくＡＦＣ回路１２を具備するのが一般的であっ
て、遅延検波回路８の出力をアップダウンカウンタ１３
でカウントすることにより位相ずれの程度を見積もり、
このカウント値をフィルタ１４を介してディジタル／ア
ナログ変換し、位相点の位置が白丸印と一致するよう前
記基準周波数を発生するＶＣＸＯ１５の周波数を変化す
るものであった。
【０００６】しかしながら、周波数ドリフトが大きくな
ると、例えば図７に示す如く本来白丸印Ａに現われるは
ずの位相点が白丸印Ｂの近傍の×印の位置に現われたと
すると、ＡＦＣ回路は白丸印Ｂを真値と判定して誤った
方向への補正を実行し、正しい復調データが得られない
と云う欠陥があった。
ると、例えば図７に示す如く本来白丸印Ａに現われるは
ずの位相点が白丸印Ｂの近傍の×印の位置に現われたと
すると、ＡＦＣ回路は白丸印Ｂを真値と判定して誤った
方向への補正を実行し、正しい復調データが得られない
と云う欠陥があった。
【０００７】
【発明の目的】本発明は上述した如き従来のディジタル
復調装置に用いるＡＦＣ回路の欠点を除去するためにな
されたものであって、大きな周波数ドリフトが発生した
場合であっても正しい方向且つ適切な値の補正が可能な
ＡＦＣ回路を提供することを目的とする。
復調装置に用いるＡＦＣ回路の欠点を除去するためにな
されたものであって、大きな周波数ドリフトが発生した
場合であっても正しい方向且つ適切な値の補正が可能な
ＡＦＣ回路を提供することを目的とする。
【０００８】
【発明の概要】上述の目的を達成するため本発明は、変
調波を所定の検波手段により検波して復調するディジタ
ル復調装置のＡＦＣ回路に於いて、復調過程の信号を単
位データ周期（シンボル周期）毎に予め設定した複数個
の抽出ポイントにてサンプリングし相隣接する２つの抽
出ポイント毎の相関を検出すると共に検出した相関の分
布に基づいてビットエラーレートを推定するビットエラ
ーレート推定装置と変調波に所定の間隔で挿入されたビ
ットエラーレート測定用データ列に基づきビットエラー
レートを測定するビットエラーレート測定装置とを具備
し、双方のビットエラーレートを比較することによって
変調波の周波数ドリフトを補正するものである。
調波を所定の検波手段により検波して復調するディジタ
ル復調装置のＡＦＣ回路に於いて、復調過程の信号を単
位データ周期（シンボル周期）毎に予め設定した複数個
の抽出ポイントにてサンプリングし相隣接する２つの抽
出ポイント毎の相関を検出すると共に検出した相関の分
布に基づいてビットエラーレートを推定するビットエラ
ーレート推定装置と変調波に所定の間隔で挿入されたビ
ットエラーレート測定用データ列に基づきビットエラー
レートを測定するビットエラーレート測定装置とを具備
し、双方のビットエラーレートを比較することによって
変調波の周波数ドリフトを補正するものである。
【０００９】
【実施例】以下、本発明を実施例を示す図面に基づいて
詳細に説明する。それに先立ち本発明の理解を助けるた
めに本発明の基礎となるビットエラーレート推定装置の
考え方について簡単に説明する。図８はディジタル復調
装置の復調過程にある検波信号を複数回重ね書きしたこ
とにより得られたアイパターンを模式的に示したもので
あって、アイの最も開いたポイント（タイミングポイン
ト）１６に於ける信号レベルを各シンボルの復調データ
として識別する。一般にビットエラーレートは同期のと
れた状態即ちタイミングポイントにて測定し評価するも
のであるが、図９に示すように１シンボル周期毎に所定
の抽出ポイント（同図に於いては１シンボル当たり８ポ
イント）を設定し、各抽出ポイントについて復調を行な
った場合のビットエラーレートを測定すると図１０
（ａ）のようになる。ここで、横軸は雑音のパワースペ
クトル密度Ｎ0と１ビット当たりの信号のエネルギＥbの
比であって、縦軸はビットエラーレートを対数表示した
ものである。
詳細に説明する。それに先立ち本発明の理解を助けるた
めに本発明の基礎となるビットエラーレート推定装置の
考え方について簡単に説明する。図８はディジタル復調
装置の復調過程にある検波信号を複数回重ね書きしたこ
とにより得られたアイパターンを模式的に示したもので
あって、アイの最も開いたポイント（タイミングポイン
ト）１６に於ける信号レベルを各シンボルの復調データ
として識別する。一般にビットエラーレートは同期のと
れた状態即ちタイミングポイントにて測定し評価するも
のであるが、図９に示すように１シンボル周期毎に所定
の抽出ポイント（同図に於いては１シンボル当たり８ポ
イント）を設定し、各抽出ポイントについて復調を行な
った場合のビットエラーレートを測定すると図１０
（ａ）のようになる。ここで、横軸は雑音のパワースペ
クトル密度Ｎ0と１ビット当たりの信号のエネルギＥbの
比であって、縦軸はビットエラーレートを対数表示した
ものである。
【００１０】図中１７はタイミングポイントＰ5、１８
はＰ4あるいはＰ6、１９はＰ3あるいはＰ7に於ける曲線
であって、当然のことながらタイミングポイントから離
れるにしたがってビットエラーレートが大きくなり、各
曲線とも雑音の減少（Ｅb／Ｎ0 の増大）に伴いビットエ
ラーレートが減少する右下がりの曲線を呈する。ここ
で、図１０（ａ）の曲線１７と１８に着目し、α、βお
よびγの３点に於けるビットエラーレートの差ΔＢＥＲ
を求めると、ΔＢＥＲα＞ΔＢＥＲβ＞ΔＢＥＲγとな
る。同図に於いては各ΔＢＥＲ間に差が殆ど生じないよ
うに見えるが、前述した如く縦軸のビットエラーレート
は対数表示しているため実際には比較的大きな差が生じ
る。
はＰ4あるいはＰ6、１９はＰ3あるいはＰ7に於ける曲線
であって、当然のことながらタイミングポイントから離
れるにしたがってビットエラーレートが大きくなり、各
曲線とも雑音の減少（Ｅb／Ｎ0 の増大）に伴いビットエ
ラーレートが減少する右下がりの曲線を呈する。ここ
で、図１０（ａ）の曲線１７と１８に着目し、α、βお
よびγの３点に於けるビットエラーレートの差ΔＢＥＲ
を求めると、ΔＢＥＲα＞ΔＢＥＲβ＞ΔＢＥＲγとな
る。同図に於いては各ΔＢＥＲ間に差が殆ど生じないよ
うに見えるが、前述した如く縦軸のビットエラーレート
は対数表示しているため実際には比較的大きな差が生じ
る。
【００１１】Ｅb／Ｎ0がα、βおよびγの場合につい
て、抽出ポイントとビットエラーレートとの関係を示し
た図１０（ｂ）からも明らかな如く、ΔＢＥＲα、ΔＢ
ＥＲβおよびΔＢＥＲγと、タイミングポイントに於け
るビットエラーレートＢＥＲα、ＢＥＲβおよびＢＥＲ
γとが夫々ほぼ１対１に対応し、ΔＢＥＲを測定するこ
とでタイミングポイントに於けるビットエラーレートを
求めることが可能となる。
て、抽出ポイントとビットエラーレートとの関係を示し
た図１０（ｂ）からも明らかな如く、ΔＢＥＲα、ΔＢ
ＥＲβおよびΔＢＥＲγと、タイミングポイントに於け
るビットエラーレートＢＥＲα、ＢＥＲβおよびＢＥＲ
γとが夫々ほぼ１対１に対応し、ΔＢＥＲを測定するこ
とでタイミングポイントに於けるビットエラーレートを
求めることが可能となる。
【００１２】一方、図８に示したアイパターンから明ら
かなようにアイが最も開いたタイミングポイント１６に
於いては、検波信号のレベルが比較的高密度に集中する
ａまたは−ａとなり、その近傍に於いてはほとんどの場
合タイミングポイント１６とほぼ同じレベルとなる。逆
にタイミングポイント１６から離れゼロクロスポイント
２０に近づくに従ってレベルが一致しない確率は高くな
る。そこで、図９で規定した抽出ポイントに関し隣り合
う２つの抽出ポイントの信号レベル同志について相関を
とると、図１１に示す如く信号レベルの一致したタイミ
ングポイント１６（Ｐ5）の近傍では相関が大きくな
り、２つの抽出ポイントの信号レベルが異なる場合相関
が小さくなると云う図１０（ｂ）と極めて類似した傾向
を有する曲線が描ける。
かなようにアイが最も開いたタイミングポイント１６に
於いては、検波信号のレベルが比較的高密度に集中する
ａまたは−ａとなり、その近傍に於いてはほとんどの場
合タイミングポイント１６とほぼ同じレベルとなる。逆
にタイミングポイント１６から離れゼロクロスポイント
２０に近づくに従ってレベルが一致しない確率は高くな
る。そこで、図９で規定した抽出ポイントに関し隣り合
う２つの抽出ポイントの信号レベル同志について相関を
とると、図１１に示す如く信号レベルの一致したタイミ
ングポイント１６（Ｐ5）の近傍では相関が大きくな
り、２つの抽出ポイントの信号レベルが異なる場合相関
が小さくなると云う図１０（ｂ）と極めて類似した傾向
を有する曲線が描ける。
【００１３】具体的には、図９にて設定した抽出ポイン
トに於いて信号のレベルをサンプリングし、隣り合った
抽出ポイントのサンプリングデータ同志、Ｐ1とＰ2、Ｐ
2とＰ3・・・と順次相互の相関を検出した後、この相関
データの大小を比較して相関が最大となる抽出ポイント
対およびこれと隣り合う相関が大きい方の抽出ポイント
対（同図に於いてはＰ4とＰ5の対およびＰ5とＰ6の対）
を求め、該抽出ポイント対が常に同じ値をとるよう同期
せしめ、双方の抽出ポイント対に属する抽出ポイント
（同図に於いてはＰ5）をタイミングポイントと設定す
る。さらに、同期がとれた状態に於いては前記抽出ポイ
ント対の相関値が前記ΔＢＥＲに相当する値となるか
ら、予め測定により求めた相関値とΔＢＥＲおよびΔＢ
ＥＲとタイミングポイントに於けるビットエラーレート
の関係を与える統計値に基づき演算処理を行なうことに
よって前記相関値よりビットエラーレートを推定するこ
とができる。
トに於いて信号のレベルをサンプリングし、隣り合った
抽出ポイントのサンプリングデータ同志、Ｐ1とＰ2、Ｐ
2とＰ3・・・と順次相互の相関を検出した後、この相関
データの大小を比較して相関が最大となる抽出ポイント
対およびこれと隣り合う相関が大きい方の抽出ポイント
対（同図に於いてはＰ4とＰ5の対およびＰ5とＰ6の対）
を求め、該抽出ポイント対が常に同じ値をとるよう同期
せしめ、双方の抽出ポイント対に属する抽出ポイント
（同図に於いてはＰ5）をタイミングポイントと設定す
る。さらに、同期がとれた状態に於いては前記抽出ポイ
ント対の相関値が前記ΔＢＥＲに相当する値となるか
ら、予め測定により求めた相関値とΔＢＥＲおよびΔＢ
ＥＲとタイミングポイントに於けるビットエラーレート
の関係を与える統計値に基づき演算処理を行なうことに
よって前記相関値よりビットエラーレートを推定するこ
とができる。
【００１４】本発明は上述した如きビットエラーレート
推定装置からの推定値と、変調波に所定の間隔で挿入さ
れたビットエラーレート測定用データ列に基づきビット
エラーレートを測定する周知のビットエラーレート測定
装置からの測定値を比較した値に基づき変調波の周波数
ドリフトを補正するものであって、図１は本発明に係る
ＡＦＣ回路の一実施例をディジタル復調装置に適用した
ときの構成を示したものである。位相量子化回路２１は
信号を１シンボル当たり８つの要素に分割し、各要素を
夫々の位相に応じて量子化する。１シンボル周期の遅延
時間を有する遅延検波回路回路８を用いて、１シンボル
先行する信号との差をとり各要素毎の位相差を求める。
復号回路９は入力される各要素の位相差に基づきディジ
タル信号Ｘ、Ｙに復号する。この信号に基づきビットエ
ラーレート推定装置２２はビットエラーレートを推定す
ると共にタイミングクロック信号を生成しＸ、Ｙのデー
タを確定する。
推定装置からの推定値と、変調波に所定の間隔で挿入さ
れたビットエラーレート測定用データ列に基づきビット
エラーレートを測定する周知のビットエラーレート測定
装置からの測定値を比較した値に基づき変調波の周波数
ドリフトを補正するものであって、図１は本発明に係る
ＡＦＣ回路の一実施例をディジタル復調装置に適用した
ときの構成を示したものである。位相量子化回路２１は
信号を１シンボル当たり８つの要素に分割し、各要素を
夫々の位相に応じて量子化する。１シンボル周期の遅延
時間を有する遅延検波回路回路８を用いて、１シンボル
先行する信号との差をとり各要素毎の位相差を求める。
復号回路９は入力される各要素の位相差に基づきディジ
タル信号Ｘ、Ｙに復号する。この信号に基づきビットエ
ラーレート推定装置２２はビットエラーレートを推定す
ると共にタイミングクロック信号を生成しＸ、Ｙのデー
タを確定する。
【００１５】図２はビットエラーレート推定装置２２の
具体的な構成を示すブロック図であって、復号回路９か
らのディジタル信号Ｘ、Ｙはいずれも１シンボル周期当
たり８個のデータ列をなしているから、夫々シリアル／
パラレル変換器２３、２４にて並列化され、ラッチ回路
２５、２６にて１シンボル周期毎にラッチされる。ラッ
チ回路の出力について相隣接したビット同志を一組とし
てＸＯＲゲートに入力せしめ相関を検出し、その出力は
Ｘ、Ｙ夫々について対応する組毎に加算されカウンタ列
２８に所定シンボル数分だけ蓄積する。カウンタ列２８
のデータを取り込んだ相関判定回路２９は、各カウンタ
に蓄積された相関データの大小を比較して最も相関の大
きくなる抽出ポイント対およびこれと隣り合う相関が大
きい方の抽出ポイント対を検出し、双方に属す抽出ポイ
ントをタイミングポイントと判定すると共に該タイミン
グポイントに基づきタイミングクロック信号を生成しデ
ータ識別部３０、３１に出力する。
具体的な構成を示すブロック図であって、復号回路９か
らのディジタル信号Ｘ、Ｙはいずれも１シンボル周期当
たり８個のデータ列をなしているから、夫々シリアル／
パラレル変換器２３、２４にて並列化され、ラッチ回路
２５、２６にて１シンボル周期毎にラッチされる。ラッ
チ回路の出力について相隣接したビット同志を一組とし
てＸＯＲゲートに入力せしめ相関を検出し、その出力は
Ｘ、Ｙ夫々について対応する組毎に加算されカウンタ列
２８に所定シンボル数分だけ蓄積する。カウンタ列２８
のデータを取り込んだ相関判定回路２９は、各カウンタ
に蓄積された相関データの大小を比較して最も相関の大
きくなる抽出ポイント対およびこれと隣り合う相関が大
きい方の抽出ポイント対を検出し、双方に属す抽出ポイ
ントをタイミングポイントと判定すると共に該タイミン
グポイントに基づきタイミングクロック信号を生成しデ
ータ識別部３０、３１に出力する。
【００１６】尚、周知の通りＸＯＲゲートは図３に示す
如き入出力特性を有するから、相関が大きい場合（入力
レベルが一致したとき）には”０”を、小さい場合（入
力レベルが不一致のとき）には”１”を出力する。従っ
て、カウンタに蓄積される数値が０に近いほど相関の大
きいポイントと云うことになるから、相関判定回路２９
は複数の入力から最小値を示す抽出ポイント対を求める
よう構成すればよい。さらに、前記２つの抽出ポイント
対がカウンタ4およびカウンタ5と一致するようラッチタ
イミング回路３２は復調過程の信号のラッチのタイミン
グを補正する。このように同期をとったとき抽出ポイン
トＰ5がタイミングポイントであり、カウンタ4の出力は
抽出ポイントＰ4とＰ5についての相関を表し、前記ΔＢ
ＥＲに相当するから、推定部３３はこのカウンタ4から
の相関値に所定の演算を施すことによってタイミングポ
イントに於けるビットエラーレートを推定する。
如き入出力特性を有するから、相関が大きい場合（入力
レベルが一致したとき）には”０”を、小さい場合（入
力レベルが不一致のとき）には”１”を出力する。従っ
て、カウンタに蓄積される数値が０に近いほど相関の大
きいポイントと云うことになるから、相関判定回路２９
は複数の入力から最小値を示す抽出ポイント対を求める
よう構成すればよい。さらに、前記２つの抽出ポイント
対がカウンタ4およびカウンタ5と一致するようラッチタ
イミング回路３２は復調過程の信号のラッチのタイミン
グを補正する。このように同期をとったとき抽出ポイン
トＰ5がタイミングポイントであり、カウンタ4の出力は
抽出ポイントＰ4とＰ5についての相関を表し、前記ΔＢ
ＥＲに相当するから、推定部３３はこのカウンタ4から
の相関値に所定の演算を施すことによってタイミングポ
イントに於けるビットエラーレートを推定する。
【００１７】ここで、推定部３３は予め測定して求めて
おいた相関値とΔＢＥＲおよびΔＢＥＲとタイミングポ
イントに於けるビットエラーレートの関係を与える統計
値に基づき変換を行なうものであれば何でもよく、前記
統計値に基づきロジック回路を構成してもよくマイコン
等で数値演算してもよい。一方、ビットエラーレート測
定装置３４は予め決定されたビットエラーレート測定用
データ列を記憶しておき、変調波に所定の間隔で挿入さ
れた前記ビットエラーレート測定用データ列を復調され
た信号より抽出すると共に記憶しておいたデータ列との
比較を行うことによってビットエラーレートを測定す
る。而して、本発明に係るＡＦＣ回路はビットエラーレ
ート推定値と測定値とを比較して、双方の値を最小とす
るのに必要な電圧を従来のＡＦＣ回路１２の出力に加算
してＶＣＸＯ１５に供給するよう構成したものであり、
前記プリアンブル信号を受信したときのみならず、次の
プリアンブル信号が到達するまでの間についても周波数
ドリフトの発生を感知しその補正を可能としたものであ
る。
おいた相関値とΔＢＥＲおよびΔＢＥＲとタイミングポ
イントに於けるビットエラーレートの関係を与える統計
値に基づき変換を行なうものであれば何でもよく、前記
統計値に基づきロジック回路を構成してもよくマイコン
等で数値演算してもよい。一方、ビットエラーレート測
定装置３４は予め決定されたビットエラーレート測定用
データ列を記憶しておき、変調波に所定の間隔で挿入さ
れた前記ビットエラーレート測定用データ列を復調され
た信号より抽出すると共に記憶しておいたデータ列との
比較を行うことによってビットエラーレートを測定す
る。而して、本発明に係るＡＦＣ回路はビットエラーレ
ート推定値と測定値とを比較して、双方の値を最小とす
るのに必要な電圧を従来のＡＦＣ回路１２の出力に加算
してＶＣＸＯ１５に供給するよう構成したものであり、
前記プリアンブル信号を受信したときのみならず、次の
プリアンブル信号が到達するまでの間についても周波数
ドリフトの発生を感知しその補正を可能としたものであ
る。
【００１８】尚、以上本発明を位相変調波を遅延検波す
るタイプのディジタル復調装置に適用したものを例とし
て説明したが、本発明はこれのみに限定されるものでは
なく、ディジタル信号を変復調する系に用いるディジタ
ル復調装置であればどのような方式であってもよく、例
えば周波数変調方式あるいは振幅変調方式の復調装置に
も適用可能であり、変調波から復号までの課程はどのよ
うな手法を用いたものであってもよく、例えば、同期検
波方式の復調装置に本発明を適用してもよいこと明白で
あろう。
るタイプのディジタル復調装置に適用したものを例とし
て説明したが、本発明はこれのみに限定されるものでは
なく、ディジタル信号を変復調する系に用いるディジタ
ル復調装置であればどのような方式であってもよく、例
えば周波数変調方式あるいは振幅変調方式の復調装置に
も適用可能であり、変調波から復号までの課程はどのよ
うな手法を用いたものであってもよく、例えば、同期検
波方式の復調装置に本発明を適用してもよいこと明白で
あろう。
【００１９】また、実施例に於いては相関を検出する手
段としてＸＯＲゲートを用いたが、入力する２値が一致
した場合と一致しなかった場合とを区別するものであれ
ば、ＮＸＯＲゲート等の他の回路で構成したものであっ
てもよい。さらに、実施例では抽出ポイントの数を１シ
ンボル当たり８ポイントとし、タイミングポイント近傍
の２つの抽出ポイントの相関値よりビットエラーレート
を推定するよう構成したが、精度等を勘案して抽出ポイ
ント数を増減することは可能であり、タイミングポイン
ト以外の抽出ポイントに於ける相関値の分布からビット
エラーレートを推定するよう構成することも可能であ
る。
段としてＸＯＲゲートを用いたが、入力する２値が一致
した場合と一致しなかった場合とを区別するものであれ
ば、ＮＸＯＲゲート等の他の回路で構成したものであっ
てもよい。さらに、実施例では抽出ポイントの数を１シ
ンボル当たり８ポイントとし、タイミングポイント近傍
の２つの抽出ポイントの相関値よりビットエラーレート
を推定するよう構成したが、精度等を勘案して抽出ポイ
ント数を増減することは可能であり、タイミングポイン
ト以外の抽出ポイントに於ける相関値の分布からビット
エラーレートを推定するよう構成することも可能であ
る。
【００２０】
【発明の効果】本発明は、以上説明した如く構成するも
のであるから、比較的大きな周波数とリフトが発生した
場合であっても、高速にしかも正確にこれを補正する上
で極めて著しい効果を奏する。
のであるから、比較的大きな周波数とリフトが発生した
場合であっても、高速にしかも正確にこれを補正する上
で極めて著しい効果を奏する。
【００２１】
【図１】本発明に係るＡＦＣ回路の一実施例をディジタ
ル復調装置に適用したときの構成を示すブロック図。
ル復調装置に適用したときの構成を示すブロック図。
【図２】ビットエラーレート推定装置の具体的な構成例
を示すブロック図。
を示すブロック図。
【図３】ＸＯＲゲートの入出力特性を示す図。
【図４】π／４シフトＱＰＳＫ変調装置の基本構成を示
すブロック図
すブロック図
【図５】π／４シフトＱＰＳＫディジタル復調装置のブ
ロック図
ロック図
【図６】周波数ドリフトによる位相点の変化を説明する
図。
図。
【図７】大きな周波数ドリフトによる位相点の変化を説
明する図。
明する図。
【図８】復調過程にある検波信号のアイパターン。
【図９】抽出ポイントの設定例を示す図。
【図１０】（ａ）、（ｂ）は夫々ビットエラーレートと
Ｅb／Ｎ0あるいは抽出ポイントとの関係を示す図。
Ｅb／Ｎ0あるいは抽出ポイントとの関係を示す図。
【図１１】抽出ポイントに対する相関値の分布を示す
図。
図。
８・・・遅延検波回路 １２・・・ＡＦＣ回路 １５・・・ＶＣＸＯ ２２・・・ビットエラーレート推定装置 ２７・・・ＸＯＲゲート ２８・・・カウンタ列 ２９・・・相関判定回路 ３３・・・推定部 ３４・・・ビットエラーレート測定装置
Claims (2)
- 【請求項１】変調波を所定の検波手段により検波して復
調するディジタル復調装置のＡＦＣ回路に於いて、 復調過程の信号を単位データ周期（シンボル周期）毎に
予め設定した複数個の抽出ポイントにてサンプリングし
相隣接する２つの抽出ポイント毎の相関を検出すると共
に検出した相関の分布に基づいてビットエラーレートを
推定するビットエラーレート推定装置と変調波に所定の
間隔で挿入されたビットエラーレート測定用データ列に
基づきビットエラーレートを測定するビットエラーレー
ト測定装置とを具備し、双方のビットエラーレートを比
較することによって変調波の周波数ドリフトを補正する
ことを特徴とするＡＦＣ回路。 - 【請求項２】前記ビットエラーレート推定装置が復調過
程の信号を単位データ周期（シンボル周期）毎に予め設
定した複数個の抽出ポイントにてサンプリングし相隣接
する２つの抽出ポイント毎の相関を検出すると共に少な
くとも２の前記相関を取り出しその差に基づいてビット
エラーレートを推定するものであることを特徴とする請
求項１記載のＡＦＣ回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076127A JPH06268696A (ja) | 1993-03-10 | 1993-03-10 | Ａｆｃ回路 |
| US08/256,841 US5602879A (en) | 1993-03-10 | 1994-03-09 | Clock recovering circuit for digital demodulator |
| PCT/JP1994/000370 WO1994021073A1 (en) | 1993-03-10 | 1994-03-09 | Digital demodulator |
| SG1996004627A SG43903A1 (en) | 1993-03-10 | 1994-03-09 | Digital demodulation circuit |
| CN94190116A CN1103753A (zh) | 1993-03-10 | 1994-03-09 | 数字解调电路 |
| GB9416868A GB2279854B (en) | 1993-03-10 | 1994-03-09 | Digital demodulation circuit |
| CA002135490A CA2135490A1 (en) | 1993-03-10 | 1994-03-09 | Digital demodulation circuit |
| KR1019940703677A KR950701173A (ko) | 1993-03-10 | 1994-10-17 | 디지탈 복조회로(digital demodulation circuit) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076127A JPH06268696A (ja) | 1993-03-10 | 1993-03-10 | Ａｆｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268696A true JPH06268696A (ja) | 1994-09-22 |
Family
ID=13596273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5076127A Pending JPH06268696A (ja) | 1993-03-10 | 1993-03-10 | Ａｆｃ回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5602879A (ja) |
| JP (1) | JPH06268696A (ja) |
| KR (1) | KR950701173A (ja) |
| CN (1) | CN1103753A (ja) |
| CA (1) | CA2135490A1 (ja) |
| GB (1) | GB2279854B (ja) |
| SG (1) | SG43903A1 (ja) |
| WO (1) | WO1994021073A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6253051B1 (en) | 1999-01-18 | 2001-06-26 | Nec Corporation | Wet-type image forming apparatus and method |
| US7197136B1 (en) | 1999-06-23 | 2007-03-27 | Nec Corporation | Digital portable telephone set |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0742647A4 (en) | 1994-11-30 | 1999-11-24 | Matsushita Electric Ind Co Ltd | RECEPTION CIRCUIT |
| JP3482722B2 (ja) * | 1995-01-13 | 2004-01-06 | ソニー株式会社 | Ｔｄｍａ方式の受信機 |
| GB2303278B (en) * | 1995-07-11 | 2000-04-26 | Remo Giovanni Andrea Marzolini | Improvements to demodulation systems |
| GB9516230D0 (en) * | 1995-08-08 | 1995-10-11 | Philips Electronics Uk Ltd | Method of and apparatus for symbol timing recovery |
| JP3575883B2 (ja) * | 1995-09-18 | 2004-10-13 | 三菱電機株式会社 | ディジタル復調器 |
| JP3504119B2 (ja) * | 1997-09-12 | 2004-03-08 | 三菱電機株式会社 | 復調装置、クロック再生装置、復調方法及びクロック再生方法 |
| US6055282A (en) * | 1998-04-06 | 2000-04-25 | Motorola | Digitally sampled phase quantized FM detector for a communication receiver |
| US6990160B1 (en) * | 1999-09-17 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | Reception apparatus and method |
| JP4341127B2 (ja) * | 1999-12-20 | 2009-10-07 | ソニー株式会社 | 情報処理装置、ｉｃカード及びリーダライタ |
| JP4828730B2 (ja) * | 2001-07-05 | 2011-11-30 | 富士通株式会社 | 伝送装置 |
| US7317777B2 (en) * | 2002-10-07 | 2008-01-08 | International Business Machines Corporation | Digital adaptive control loop for data deserialization |
| US7099400B2 (en) * | 2003-01-22 | 2006-08-29 | Agere Systems Inc. | Multi-level pulse amplitude modulation receiver |
| US7403584B2 (en) * | 2003-12-31 | 2008-07-22 | Intel Corporation | Programmable phase interpolator adjustment for ideal data eye sampling |
| DE102005041455A1 (de) * | 2005-08-31 | 2007-03-15 | Abb Patent Gmbh | Automatisierungstechnische Einrichtung |
| DE102005043481A1 (de) * | 2005-09-13 | 2007-03-15 | Abb Patent Gmbh | Automatisierungstechnische Einrichtung |
| DE102005043478A1 (de) * | 2005-09-13 | 2007-03-15 | Abb Patent Gmbh | Automatisierungstechnische Einrichtung |
| DE102005043482A1 (de) * | 2005-09-13 | 2007-03-15 | Abb Patent Gmbh | Automatisierungstechnische Einrichtung |
| DE102005043485A1 (de) | 2005-09-13 | 2007-03-15 | Abb Patent Gmbh | Automatisierungstechnische Einrichtung |
| US7640463B2 (en) * | 2006-06-30 | 2009-12-29 | Lsi Corporation | On-chip receiver eye finder circuit for high-speed serial link |
| GB2488180A (en) | 2011-02-21 | 2012-08-22 | Thales Holdings Uk Plc | Recovering a clock signal by combining a plurality of measurements at a plurality of samples and selecting a sample as a clock sample |
| CN105306077B (zh) * | 2014-06-12 | 2017-12-01 | 中国石油天然气集团公司 | 信号解码方法及装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1268523A (en) * | 1984-10-31 | 1990-05-01 | Nec Corporation | Synchronization circuit capable of establishing synchronism even when a sampling rate is invariable |
| JPS61205053A (ja) * | 1985-03-08 | 1986-09-11 | Kyocera Corp | 無線通信機のｍｓｋ波遅延検波方式 |
| JPS63246060A (ja) * | 1987-03-31 | 1988-10-13 | Nec Corp | 搬送波同期回路 |
| US4815103A (en) * | 1987-10-29 | 1989-03-21 | American Telephone And Telegraph Company | Equalizer-based timing recovery |
| JPH0828704B2 (ja) * | 1988-09-07 | 1996-03-21 | 国際電信電話株式会社 | ユニークワード検出方式 |
| JPH02272840A (ja) * | 1989-04-13 | 1990-11-07 | Fujitsu Ltd | タイミング再生回路 |
| US5093841A (en) * | 1990-01-30 | 1992-03-03 | Nynex Corporation | Clock acquisition in a spread spectrum system |
| JP2884792B2 (ja) * | 1991-02-19 | 1999-04-19 | 日本電気株式会社 | タイミング抽出装置 |
| US5202901A (en) * | 1991-05-21 | 1993-04-13 | General Electric Company | Digital discriminator for pulse shaped π/4 shifted differentially encoded quadrature phase shift keying |
| US5283815A (en) * | 1991-05-21 | 1994-02-01 | General Electric Company | Tangental type differential detector for pulse shaped PI/4 shifted differentially encoded quadrature phase shift keying |
| US5259005A (en) * | 1992-03-26 | 1993-11-02 | Motorola, Inc. | Apparatus for and method of synchronizing a clock signal |
| US5309482A (en) * | 1992-03-30 | 1994-05-03 | Novatel Communications Ltd. | Receiver having an adjustable matched filter |
| US5311544A (en) * | 1992-11-19 | 1994-05-10 | Samsung Electronics Co., Ltd. | Receiver of a direct sequence spread spectrum system |
| US5343498A (en) * | 1993-03-08 | 1994-08-30 | General Electric Company | Sample timing selection and frequency offset correction for U.S. digital cellular mobile receivers |
| US5504785A (en) * | 1993-05-28 | 1996-04-02 | Tv/Com Technologies, Inc. | Digital receiver for variable symbol rate communications |
| US5425057A (en) * | 1994-04-25 | 1995-06-13 | Paff; Thomas M. | Phase demodulation method and apparatus using asynchronous sampling pulses |
-
1993
- 1993-03-10 JP JP5076127A patent/JPH06268696A/ja active Pending
-
1994
- 1994-03-09 GB GB9416868A patent/GB2279854B/en not_active Expired - Fee Related
- 1994-03-09 WO PCT/JP1994/000370 patent/WO1994021073A1/ja active Application Filing
- 1994-03-09 CN CN94190116A patent/CN1103753A/zh active Pending
- 1994-03-09 SG SG1996004627A patent/SG43903A1/en unknown
- 1994-03-09 US US08/256,841 patent/US5602879A/en not_active Expired - Lifetime
- 1994-03-09 CA CA002135490A patent/CA2135490A1/en not_active Abandoned
- 1994-10-17 KR KR1019940703677A patent/KR950701173A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6253051B1 (en) | 1999-01-18 | 2001-06-26 | Nec Corporation | Wet-type image forming apparatus and method |
| US7197136B1 (en) | 1999-06-23 | 2007-03-27 | Nec Corporation | Digital portable telephone set |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1994021073A1 (en) | 1994-09-15 |
| GB2279854A (en) | 1995-01-11 |
| CN1103753A (zh) | 1995-06-14 |
| US5602879A (en) | 1997-02-11 |
| GB2279854B (en) | 1997-11-12 |
| SG43903A1 (en) | 1997-11-14 |
| KR950701173A (ko) | 1995-02-20 |
| GB9416868D0 (en) | 1994-11-02 |
| CA2135490A1 (en) | 1994-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06268696A (ja) | Ａｆｃ回路 | |
| US7564926B2 (en) | Method and device for calculating zero-crossing reference sequences for signal detection of angle-modulated signals based on zero crossings of the received signal | |
| US5319679A (en) | Method and apparatus for recovering data from a radio signal | |
| JPH06216655A (ja) | 復調回路 | |
| JPH08107429A (ja) | 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 | |
| US20110142173A1 (en) | Receivers and symbol decoders thereof | |
| KR101828790B1 (ko) | 주파수 편이 변조 신호의 수신 방법 및 장치 | |
| EP0381637A1 (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US4669095A (en) | Maximum distance from zero crossing MSK demodulator | |
| US9722833B2 (en) | Circuits and methods for frequency offset estimation in FSK communications | |
| US6891906B1 (en) | Demodulator, clock recovery circuit, demodulation method and clock recovery method | |
| CN1078788C (zh) | 具有可调符号限幅解调器的接收机 | |
| US7130360B2 (en) | Apparatus and method for receiving digital signal | |
| US7289589B2 (en) | Maximum likelihood bit synchronizer and data detector | |
| EP0320058A2 (en) | Data demodulator carrier phase error detector | |
| US5654989A (en) | Method and apparatus for symbol timing tracking | |
| KR100484554B1 (ko) | 개선된위상편이방식의신호복조방법및장치 | |
| JPH06232930A (ja) | クロック再生回路 | |
| JP3973332B2 (ja) | ディジタル変復調の同期方式 | |
| JPH08139775A (ja) | ディジタル復調装置 | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| CN112882872A (zh) | 一种时钟数据恢复方法、装置，鉴相器及存储介质 | |
| EP1187341A2 (en) | Synchronization loss detection in a V.34 receiver | |
| CN115276921B (zh) | 一种用于测试仪的蓝牙帧类型自动检测方法、***及存储介质 | |
| CN113242200B (zh) | 基于4fsk信号软解调的动态计算最优判决门限的方法 |