JPH06261297A - Video signal conversion method - Google Patents
Video signal conversion methodInfo
- Publication number
- JPH06261297A JPH06261297A JP5047619A JP4761993A JPH06261297A JP H06261297 A JPH06261297 A JP H06261297A JP 5047619 A JP5047619 A JP 5047619A JP 4761993 A JP4761993 A JP 4761993A JP H06261297 A JPH06261297 A JP H06261297A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- line
- data
- signal
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は映像信号変換方法に係
り、コンピュータ装置よりの映像信号をテレビジョン受
像機（以降、ＴＶ受像機と略す）に表示するための信号
変換方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal conversion method, and more particularly to a signal conversion method for displaying a video signal from a computer device on a television receiver (hereinafter abbreviated as TV receiver).
【０００２】[0002]
【従来の技術】コンピュータ装置より出力される映像信
号の画像サイズは、コンピュータ装置用のモニタの有効
画面サイズより小さい寸法に設定され、周辺部を含む画
像全体がモニタの画面に表示されるようにしている。一
般に、コンピュータ装置用のモニタには大画面のものが
少ないため、大型画面のものが入手し易いＴＶ受像機に
表示できるようにすれば多人数で見る場合に好都合であ
り、また、コンピュータ装置用のモニタを持たない相手
にコンピュータ装置による映像信号を磁気記録テープ等
に記録して送り、現地でこれを再生しＴＶ受像機により
表示する等も可能になる。ところで、これを実現するた
めには、上述した画像サイズの縮小処理の他、コンピュ
ータ装置よりの線順次走査の映像信号を標準方式のテレ
ビジョン信号である飛越走査の映像信号に変換する必要
があるが、線順次走査を単に飛越走査に変換するだけで
はフリッカー（画面のちらつき）が発生するため、フリ
ッカレス処理を行って出力する。2. Description of the Related Art The image size of a video signal output from a computer device is set to a size smaller than the effective screen size of a monitor for the computer device so that the entire image including peripheral parts is displayed on the screen of the monitor. ing. In general, there are few large-screen monitors for computer devices, so it is convenient for a large number of people to view large-screen monitors on an easily available TV receiver, and also for computer devices. It is also possible to record a video signal from a computer device on a magnetic recording tape or the like and send it to a partner who does not have a monitor, reproduce it on site, and display it on a TV receiver. In order to realize this, in addition to the above-described image size reduction processing, it is necessary to convert a line-sequential scanning video signal from a computer device into an interlaced scanning video signal which is a standard television signal. However, since flicker (flickering of the screen) occurs by simply converting the line-sequential scanning into the interlaced scanning, the flicker-less processing is performed and then output.
【０００３】図４は上述の処理を行うための従来例の要
部ブロック図であるが、図の、映像信号入力部21に入力
されたコンピュータ装置等よりの線順次走査の映像信号
は、Ａ／Ｄ変換部22に入力してディジタル信号に変換さ
れ、走査線圧縮部23により前述した走査線数の圧縮処理
を行い、各フレームのデータをフレームメモリ24（例え
ば、奇数フィールド用）およびフレームメモリ25（例え
ば、偶数フィールド用）の２個のフレームメモリに同時
に書き込み、しかる後、これらのフレームメモリに記録
されたデータを読み出してフリッカレス処理部26に入力
し、フリッカレス処理部26において、フレームメモリ24
よりの奇数次の各走査線のデータにフレームメモリ25よ
りの偶数次の各走査線のデータを混合して奇数次フィー
ルドに生成し、次いで、フレームメモリ25よりの偶数次
の各走査線のデータにフレームメモリ24よりの奇数次の
各走査線のデータを混合して偶数次フィールドに生成す
る、という処理を飛越走査の信号に生成し、これを各フ
レームで繰り返し行い、この信号をＤ／Ａ変換部27によ
りアナログ信号に変換して出力するもので、これによ
り、奇数次フィールドの走査線と、この走査線に隣接す
る偶数次フィールドの走査線とで輝度に差がある場合に
生じるフリッカを減らすようにしている。FIG. 4 is a block diagram of a main part of a conventional example for performing the above-mentioned processing. In the figure, a line-sequential scanning video signal from a computer device or the like input to the video signal input unit 21 is A The data is input to the D / D conversion unit 22 and converted into a digital signal, and the scanning line compression unit 23 performs the above-described compression processing of the number of scanning lines, and the data of each frame is stored in the frame memory 24 (for example, for odd fields) and the frame memory 25 (for example, for even fields) are simultaneously written in two frame memories, and then the data recorded in these frame memories are read out and input to the flickerless processing unit 26. Memory 24
The data of each even-numbered scanning line from the frame memory 25 is mixed with the data of each odd-numbered scanning line to generate an odd-numbered field, and then the data of each even-numbered scanning line from the frame memory 25 is generated. The process of mixing the data of each odd-order scanning line from the frame memory 24 and generating it in the even-order field is generated for the interlaced scanning signal, and this process is repeated for each frame. The conversion unit 27 converts the analog signal and outputs the analog signal. This causes flicker that occurs when there is a difference in luminance between the scan lines of the odd-order field and the scan lines of the even-order field adjacent to this scan line. I try to reduce it.
【０００４】[0004]
【発明が解決しようとする課題】上述した従来の方法に
よれば、フリッカレス処理のために２個のフレームメモ
リを必要とする。本発明はこのような点に鑑み、コンピ
ュータ装置よりの線順次走査方式の映像信号を走査線圧
縮処理し、これによりコンピュータ画像の垂直サイズを
縮小し、次いで、フレームメモリを１個用いるのみでフ
リッカレス処理を行い、この信号を飛越走査方式の信号
に変換して出力するものを提供することにある。According to the above-mentioned conventional method, two frame memories are required for the flickerless processing. In view of the above points, the present invention performs a scanning line compression process on a video signal of a line-sequential scanning system from a computer device, thereby reducing the vertical size of a computer image, and then using only one frame memory for flicker. The present invention is to provide a signal that performs a response process, converts this signal into an interlaced scanning system signal, and outputs the signal.
【０００５】[0005]
【課題を解決するための手段】本発明は上述の課題を解
決するため、線順次走査の映像信号を入力する入力部
と、入力部よりの映像信号をディジタル信号に変換する
Ａ／Ｄ変換部と、Ａ／Ｄ変換部よりの信号の走査線数を
圧縮処理する走査線圧縮部と、走査線圧縮部よりの走査
線のデータを記録するラインメモリと、ラインメモリよ
り読み出した走査線のデータおよび前記走査線の次の走
査線のデータを混合する混合部と、混合部よりの走査線
のデータを１フレームずつ記録するフレームメモリと、
フレームメモリに記録されたデータを奇数フィールドお
よび偶数フィールドの別に読み出して飛越走査の信号に
変換する走査変換部と、走査変換部よりの信号をアナロ
グ信号に変換するＤ／Ａ変換部と、前記映像信号と同時
に入力される同期信号に基づいて所要のクロック信号を
生成し各部の動作の基準とするクロック信号を生成する
クロック信号生成部とでなり、前記Ｄ／Ａ変換部よりの
アナログ変換された映像信号を出力するようにした映像
信号変換方法を提供するものである。In order to solve the above problems, the present invention solves the above-mentioned problems by inputting an image signal for line-sequential scanning and an A / D converter for converting the image signal from the input unit into a digital signal. And a scanning line compression unit that compresses the number of scanning lines of the signal from the A / D conversion unit, a line memory that records the scanning line data from the scanning line compression unit, and the scanning line data read from the line memory. And a mixing unit that mixes the data of the scanning line next to the scanning line, and a frame memory that records the data of the scanning line from the mixing unit frame by frame.
A scanning conversion unit that reads out data recorded in the frame memory for each of an odd field and an even field and converts the data into an interlaced scanning signal; a D / A conversion unit that converts a signal from the scanning conversion unit into an analog signal; And a clock signal generation unit that generates a required clock signal based on a synchronization signal that is input at the same time as a signal and that generates a clock signal that serves as a reference for the operation of each unit. The clock signal generation unit performs analog conversion from the D / A conversion unit. A video signal conversion method for outputting a video signal is provided.
【０００６】[0006]
【作用】以上のように構成したので、本発明による映像
信号変換方式においては、コンピュータ装置等よりの映
像信号をディジタル信号に変換し、画像の垂直サイズを
縮小するため、例えば、走査線数を６本から５本に圧縮
する処理を行い、飛越走査の信号への変換にて生じるフ
リッカを軽減するための処理を、フレームメモリを１個
用いて行い、飛越走査の信号に変換し、アナログ信号に
変換して出力する。With the above construction, in the video signal conversion system according to the present invention, the video signal from the computer or the like is converted into a digital signal to reduce the vertical size of the image. The process of compressing from 6 lines to 5 lines is performed by using one frame memory to reduce the flicker caused by the conversion into the interlace scanning signal, and the process is converted into the interlace scanning signal. Converted to and output.
【０００７】[0007]
【実施例】以下、図面に基づいて本発明による映像信号
変換方式の実施例を詳細に説明する。図１は本発明によ
る映像信号変換方式の一実施例の要部ブロック図であ
る。図において、１は映像信号入力部で、コンピュータ
装置等より線順次走査の映像信号を入力する。２はＡ／
Ｄ変換部で、映像信号入力部１よりの映像信号をディジ
タル信号に変換する。３はラインメモリで、Ａ／Ｄ変換
部２よりの各走査線のデータを記録する。４は同期信号
入力部で、前記映像信号と同時にコンピュータ装置等よ
り出力される同期信号を入力する。５はクロック信号生
成部で、同期信号入力部４よりの水平同期信号を基準と
して所要のクロック信号を生成する。６は補間係数演算
部で、映像信号の走査線の数次別に所要の補間係数を演
算する。７は乗算器で、ラインメモリ３より読み出した
走査線のデータに前記補間係数演算部６よりの当該走査
線の数次の補間係数を乗算する。８は乗算器で、前記ラ
インメモリ３より読み出された走査線の次の走査線のデ
ータに、前記補間係数演算部６よりの当該走査線の数次
の補間係数を乗算する。９は加算器で、乗算器７および
乗算器８よりのデータを加算処理する。10は乗算器で、
所要の係数を乗算する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a video signal conversion system according to the present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram of essential parts of an embodiment of a video signal conversion system according to the present invention. In the figure, reference numeral 1 is a video signal input unit for inputting a video signal of line-sequential scanning from a computer device or the like. 2 is A /
The D converter converts the video signal from the video signal input unit 1 into a digital signal. A line memory 3 records data of each scanning line from the A / D converter 2. Reference numeral 4 denotes a sync signal input section for inputting a sync signal output from a computer or the like at the same time as the video signal. Reference numeral 5 denotes a clock signal generation unit that generates a required clock signal with the horizontal synchronization signal from the synchronization signal input unit 4 as a reference. An interpolation coefficient calculator 6 calculates a required interpolation coefficient for each order of the scanning lines of the video signal. Reference numeral 7 denotes a multiplier, which multiplies the data of the scanning line read from the line memory 3 by the interpolation coefficient of the scanning line from the interpolation coefficient calculator 6. A multiplier 8 multiplies the data of the scanning line next to the scanning line read from the line memory 3 by the interpolation coefficient of the scanning line of the scanning line calculated by the interpolation coefficient calculator 6. An adder 9 adds data from the multipliers 7 and 8. 10 is a multiplier,
Multiply the required coefficients.
【０００８】11はラインメモリで、乗算器10よりの各走
査線のデータを記録する。12は混合部で、ラインメモリ
11より読み出した走査線のデータに、前記乗算器10より
の次の走査線のデータを混合する。13はフレームメモリ
で、混合部12よりの各走査線のデータを１フレーム分記
録する。14は走査変換部で、フレームメモリ13に記録さ
れたフレームデータを奇数フィールドおよび偶数フィー
ルドに分けて読み出す。15はＤ／Ａ変換部で、走査変換
部14よりのデータをアナログ信号に変換する。16は制御
部で、装置の各部を制御する。A line memory 11 records the data of each scanning line from the multiplier 10. 12 is a mixing section, which is a line memory
The data of the scanning line read from 11 is mixed with the data of the next scanning line from the multiplier 10. A frame memory 13 records the data of each scanning line from the mixing unit 12 for one frame. Reference numeral 14 denotes a scan conversion unit which divides the frame data recorded in the frame memory 13 into an odd field and an even field and reads them. A D / A converter 15 converts the data from the scan converter 14 into an analog signal. A control unit 16 controls each unit of the device.
【０００９】次に、本発明による映像信号変換方式の動
作を説明する。映像信号入力部１を介しコンピュータ装
置よりの線順次走査の映像信号が入力する。この映像信
号はＡ／Ｄ変換部２に入力し、ディジタル信号に変換さ
れる。変換されたデータはラインメモリ３に転送され、
１走査線ずつ記録される。一方、同期信号入力部４に
は、コンピュータ装置等より前記映像信号とと同時に出
力される同期信号が入力する。この同期信号はクロック
信号生成部５に入力し、例えば、水平同期信号の周波数
の整数倍の周波数のクロック信号に生成する。そして、
補間係数演算部６により、前記クロック信号生成部５よ
りの信号を基準として、走査線の数次別に所要の補間係
数を演算する。Next, the operation of the video signal conversion system according to the present invention will be described. A video signal for line-sequential scanning from a computer is input via the video signal input unit 1. This video signal is input to the A / D converter 2 and converted into a digital signal. The converted data is transferred to the line memory 3,
One scan line is recorded. On the other hand, the sync signal input section 4 receives a sync signal output simultaneously with the video signal from a computer device or the like. This synchronization signal is input to the clock signal generation unit 5 and is generated, for example, as a clock signal having a frequency that is an integral multiple of the frequency of the horizontal synchronization signal. And
The interpolation coefficient calculation unit 6 calculates a required interpolation coefficient for each scan line order based on the signal from the clock signal generation unit 5.
【００１０】前記ラインメモリ３に書き込まれた走査線
のデータ、および前記走査線の次の走査線のデータは、
それぞれ、乗算器７若しくは乗算器８、加算器９および
乗算器10により処理を行う。これらの処理を、図２に示
す走査線の概念図により説明する。図は、例えば、コン
ピュータ装置よりの映像信号の水平走査周波数が約31KH
z（キロヘルツ）の線順次走査方式の信号で、１フレー
ムの走査線の数が 480本の場合、この 480本による画像
データを 400本の走査線により表示するように圧縮す
る、すなわち、水平走査線数を５／６に圧縮する場合の
例である。The data of the scanning line written in the line memory 3 and the data of the scanning line next to the scanning line are
The processing is performed by the multiplier 7 or the multiplier 8, the adder 9, and the multiplier 10, respectively. These processes will be described with reference to the conceptual diagram of scanning lines shown in FIG. The figure shows, for example, that the horizontal scanning frequency of the video signal from the computer is about 31KH.
z (kilohertz) line-sequential scanning type signal, if the number of scanning lines in one frame is 480, the image data of these 480 lines is compressed to be displayed by 400 scanning lines, that is, horizontal scanning In this example, the number of lines is compressed to 5/6.
【００１１】すなわち、前記ラインメモリ３よりＬ１
（第１番目の走査線）のデータを読み出し、乗算器７に
転送し、制御部15を介し前記補間係数演算部６よりの当
該走査線の数次の補間係数５／５を乗算し、他方、前記
Ａ／Ｄ変換部２よりの前記走査線の次の走査線Ｌ２のデ
ータを乗算器８に入力し、前記補間係数演算部６よりの
当該走査線の数次の補間係数１／５を乗算する。そし
て、これら乗算器７よりのデータおよび乗算器８よりの
データを加算器９に入力して加算した後、乗算器10によ
り所要の係数５／６を乗算し、これにより、 Ｌ１′＝（Ｌ１×５／５＋Ｌ２×１／５）×５／６、 の如く走査線Ｌ１′のデータに生成する。そして、さら
に、 Ｌ２′＝（Ｌ２×４／５＋Ｌ３×２／５）×５／６、 Ｌ３′＝（Ｌ３×３／５＋Ｌ４×３／５）×５／６、 Ｌ４′＝（Ｌ４×２／５＋Ｌ５×４／５）×５／６、 Ｌ５′＝（Ｌ５×１／５＋Ｌ６×５／５）×５／６、 ・・ ・・ ・ ・ ・・ ・ ・ ・ ・ の如く演算を行い、６本の走査線にデータにより５本の
走査線のデータに生成し、以降の各走査線について同様
の処理を行い、これにより、１フレームの 480本の走査
線による画像データは、 400本の走査線による画像デー
タに変換処理されたものとなる。なお、上記では、乗算
器７および乗算器８よりのデータを加算器９で加算処理
した後、乗算器10により係数５／６を乗算するもので説
明したが、乗算器７および乗算器８において前記係数５
／６をそれぞれ乗算するようにし、乗算器10を省いても
よい。That is, L1 from the line memory 3
The data of (first scanning line) is read out, transferred to the multiplier 7, multiplied by the interpolation coefficient 5/5 of the order of the scanning line from the interpolation coefficient calculator 6 via the controller 15, and the other , The data of the scanning line L2 next to the scanning line from the A / D conversion unit 2 is input to the multiplier 8, and the interpolation coefficient ⅕ of the scanning line from the interpolation coefficient calculation unit 6 is input. To multiply. Then, after the data from the multiplier 7 and the data from the multiplier 8 are input to the adder 9 and added, the multiplier 10 multiplies the required coefficient by 5/6, whereby L1 '= (L1 × 5/5 + L2 × 1/5) × 5/6, to generate the data of the scanning line L1 ′. Further, L2 ′ = (L2 × 4/5 + L3 × 2/5) × 5/6, L3 ′ = (L3 × 3/5 + L4 × 3/5) × 5/6, L4 ′ = (L4 × 2 / 5 + L5 × 4/5) × 5/6, L5 ′ = (L5 × 1/5 + L6 × 5/5) × 5/6, ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・Data for 5 scanning lines is generated by the data for each scanning line, and the same processing is performed for each subsequent scanning line. As a result, the image data of 480 scanning lines in one frame is 400 scanning lines. The image data has been converted into the image data. In the above description, the data from the multipliers 7 and 8 is added by the adder 9 and then multiplied by the coefficient 5/6 by the multiplier 10. However, in the multipliers 7 and 8, The coefficient 5
The multiplier 10 may be omitted by multiplying each by / 6.
【００１２】次いで、フリッカレス処理の動作を図３に
示す概念図により説明する。前記乗算器10で処理された
各走査線のデータはラインメモリ11に入力し、１走査線
ずつ記録される。そして、記録された走査線、例えば、
Ｌ１′のデータを読み出して混合部12に入力し、同時
に、乗算器10よりの、前記走査線の次の走査線Ｌ２′の
データを混合部12に入力し、これらのデータを混合して
走査線Ｌｏ１（奇数次・第１本目）に生成し、生成され
たデータをフレームメモリ13に記録し、次いで、ライン
メモリ11よりＬ２′のデータを読み出して混合部12に入
力し、前記乗算器10よりの走査線Ｌ２′の次の走査線Ｌ
３′のデータを混合部12に入力し、混合して走査線Ｌｅ
１（偶数次・第１本目）に生成し、このデータを前記フ
レームメモリ13に記録し、以降、Ｌｏ２、Ｌｅ２・・等
の各走査線のデータに生成し、当該フレームの全走査線
のデータをフレームメモリ13に記録する。こられの記録
終了後、走査変換部14を介し、フレームメモリ13より、
例えば、走査線Ｌｏ１、Ｌｏ２、Ｌｏ３、・・のデータ
を読み出し、奇数フィールドに生成し、次いで、走査線
Ｌｅ１、Ｌｅ２、Ｌｅ３、・・のデータを読み出し、偶
数フィールドに生成する。Next, the operation of the flickerless process will be described with reference to the conceptual diagram shown in FIG. The data of each scanning line processed by the multiplier 10 is input to the line memory 11 and recorded one scanning line at a time. And the recorded scan line, eg,
The data of L1 'is read and input to the mixing unit 12, and at the same time, the data of the scanning line L2' next to the scanning line from the multiplier 10 is input to the mixing unit 12, and these data are mixed and scanned. The data is generated on the line Lo1 (odd order / first line), the generated data is recorded in the frame memory 13, then the data of L2 ′ is read from the line memory 11 and input to the mixing unit 12, and the multiplier 10 Scanning line L2 'next scanning line L2
The data of 3'is input to the mixing unit 12 and mixed to scan line Le.
1 (even-order / first line), record this data in the frame memory 13, and generate data for each scanning line such as Lo2, Le2, ... Is recorded in the frame memory 13. After these recordings are completed, from the frame memory 13 via the scan conversion unit 14,
For example, the data of the scanning lines Lo1, Lo2, Lo3, ... Is read and generated in the odd field, and then the data of the scanning lines Le1, Le2, Le3 ,.
【００１３】以上により、映像信号入力部１に入力され
た線順次走査方式の映像信号は、走査線数が５／６に圧
縮され、フリッカレス処理され、飛越走査方式の信号に
変換されたものとなる。この信号をＤ／Ａ変換部15に入
力し、アナログ信号に変換して出力する。As described above, the video signal of the line-sequential scanning system input to the video signal input unit 1 is converted into the interlace scanning system signal by compressing the number of scanning lines to 5/6, flickerless processing. Becomes This signal is input to the D / A converter 15, converted into an analog signal and output.
【００１４】[0014]
【発明の効果】以上に説明したように、本発明による映
像信号変換方式によれば、コンピュータ装置よりの線順
次走査の映像信号は、走査線数を圧縮処理し、フリッカ
レス処理を行い、そして飛越走査の信号に変換されて出
力するので、ＴＶ受像機に入力した場合にコンピュータ
画像は受像機の有効画面内に収まり、飛越走査信号変換
に起因するフリッカのない画像が表示される。また、上
記フリッカレス処理に際し、従来は２個のフレームメモ
リが必要であったが、本発明による方式においてはフレ
ームメモリは１個でよい。As described above, according to the video signal conversion system of the present invention, the video signal of the line-sequential scanning from the computer apparatus compresses the number of scanning lines and performs the flickerless processing, and Since the interlaced scanning signal is converted and output, the computer image fits within the effective screen of the receiver when input to the TV receiver, and an image without flicker due to the interlaced scanning signal conversion is displayed. Further, in the above-mentioned flickerless processing, two frame memories are conventionally required, but in the method according to the present invention, only one frame memory is required.
【図１】本発明による映像信号変換方式の一実施例の要
部ブロック図である。FIG. 1 is a block diagram of a main part of an embodiment of a video signal conversion system according to the present invention.
【図２】本発明による映像信号変換方式の走査線圧縮処
理動作を説明する図である。FIG. 2 is a diagram illustrating a scanning line compression processing operation of a video signal conversion system according to the present invention.
【図３】本発明による映像信号変換方式のフリッカレス
処理動作を説明するための図である。FIG. 3 is a diagram for explaining a flickerless processing operation of a video signal conversion method according to the present invention.
【図４】従来の映像信号変換方式の一例を示す要部ブロ
ック図である。FIG. 4 is a principal block diagram showing an example of a conventional video signal conversion system.
１ 映像信号入力部 ２ Ａ／Ｄ変換部 ３ ラインメモリ ４ 同期信号入力部 ５ クロック信号生成部 ６ 補間係数演算部 ７ 乗算器 ８ 乗算器 ９ 加算器 10 乗算器 11 ラインメモリ 12 混合部 13 フレームメモリ 14 走査変換部 15 Ｄ／Ａ変換部 16 制御部 DESCRIPTION OF SYMBOLS 1 video signal input section 2 A / D conversion section 3 line memory 4 synchronization signal input section 5 clock signal generation section 6 interpolation coefficient calculation section 7 multiplier 8 multiplier 9 adder 10 multiplier 11 line memory 12 mixing section 13 frame memory 14 Scan converter 15 D / A converter 16 Controller
Claims (1)
と、入力部よりの映像信号をディジタル信号に変換する
Ａ／Ｄ変換部と、Ａ／Ｄ変換部よりの信号の走査線数を
圧縮処理する走査線圧縮部と、走査線圧縮部よりの走査
線のデータを記録するラインメモリと、ラインメモリよ
り読み出した走査線のデータおよび前記走査線の次の走
査線のデータを混合する混合部と、混合部よりの走査線
のデータを１フレームずつ記録するフレームメモリと、
フレームメモリに記録されたデータを奇数フィールドお
よび偶数フィールドの別に読み出して飛越走査の信号に
変換する走査変換部と、走査変換部よりの信号をアナロ
グ信号に変換するＤ／Ａ変換部と、前記映像信号と同時
に入力される同期信号に基づいて所要のクロック信号を
生成し各部の動作の基準とするクロック信号を生成する
クロック信号生成部とでなり、前記Ｄ／Ａ変換部よりの
アナログ変換された映像信号を出力するようにした映像
信号変換方法。1. An input section for inputting a video signal of line-sequential scanning, an A / D conversion section for converting a video signal from the input section into a digital signal, and the number of scanning lines of signals from the A / D conversion section. A scanning line compression unit for compression processing, a line memory for recording the data of the scanning line from the scanning line compression unit, a mixing for mixing the data of the scanning line read from the line memory and the data of the scanning line next to the scanning line. Section, and a frame memory for recording scanning line data from the mixing section frame by frame,
A scanning conversion unit that reads out data recorded in the frame memory for each of an odd field and an even field and converts the data into an interlaced scanning signal; a D / A conversion unit that converts a signal from the scanning conversion unit into an analog signal; And a clock signal generation unit that generates a required clock signal based on a synchronization signal that is input at the same time as a signal and that generates a clock signal that serves as a reference for the operation of each unit. The clock signal generation unit performs analog conversion from the D / A conversion unit. A video signal conversion method for outputting a video signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5047619A JP3061158B2 (en) | 1993-03-09 | 1993-03-09 | Video signal conversion method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5047619A JP3061158B2 (en) | 1993-03-09 | 1993-03-09 | Video signal conversion method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06261297A true JPH06261297A (en) | 1994-09-16 |
| JP3061158B2 JP3061158B2 (en) | 2000-07-10 |
Family
ID=12780237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5047619A Expired - Fee Related JP3061158B2 (en) | 1993-03-09 | 1993-03-09 | Video signal conversion method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061158B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7228057B2 (en) | 2001-04-25 | 2007-06-05 | Victor Company Of Japan, Ltd | Apparatus and method of reproducing moving picture at variable speed |
-
1993
- 1993-03-09 JP JP5047619A patent/JP3061158B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7228057B2 (en) | 2001-04-25 | 2007-06-05 | Victor Company Of Japan, Ltd | Apparatus and method of reproducing moving picture at variable speed |
| US7466900B2 (en) | 2001-04-25 | 2008-12-16 | Victor Company Of Japan, Ltd | Apparatus and method of reproducing moving picture at variable speed |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3061158B2 (en) | 2000-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6441858B1 (en) | Image data conversion processing device and information processing device having the same | |
| JP3257728B2 (en) | High quality TV picture-in-picture signal processing method and apparatus | |
| JP3322613B2 (en) | Video signal converter | |
| KR100332329B1 (en) | Image signal converting apparatus | |
| JP2000041224A (en) | Scanning conversion circuit with interpolating function | |
| JP3061158B2 (en) | Video signal conversion method | |
| KR100282369B1 (en) | Video signal converter | |
| JPH06292153A (en) | Video signal conversion method | |
| JP3545577B2 (en) | Scanning line converter | |
| JP2000098962A (en) | Device and method for displaying fixed pixel | |
| JPH06261296A (en) | Scanning line compression method | |
| JP2635055B2 (en) | Still image transmission device | |
| JPH08190083A (en) | Liquid crystal display device and its driving method | |
| JP3449950B2 (en) | Video signal standard converter | |
| EP0395429A2 (en) | Image display apparatus | |
| JP3383158B2 (en) | Scan converter | |
| JPH06311486A (en) | Signal processing circuit | |
| JPS6382180A (en) | Video signal converter | |
| JP2004080780A (en) | Apparatus and method of a/d conversion of digital video system | |
| JPH1066000A (en) | Image display device | |
| JPH06339126A (en) | Picture processor | |
| JPH0282766A (en) | Double screen display control circuit and video equipment provided with same | |
| JPH09292969A (en) | Image display controller | |
| JPS63256065A (en) | Video processor unit | |
| JP2000305506A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |