JPH09292969A - Image display controller - Google Patents
Image display controllerInfo
- Publication number
- JPH09292969A JPH09292969A JP8107856A JP10785696A JPH09292969A JP H09292969 A JPH09292969 A JP H09292969A JP 8107856 A JP8107856 A JP 8107856A JP 10785696 A JP10785696 A JP 10785696A JP H09292969 A JPH09292969 A JP H09292969A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- horizontal scanning
- line memory
- memory
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はコンピュータ画像
を、テレビジョン等のインターレース方式ディスプレイ
に表示するのに好適な画像信号へ、変換を行う画像表示
制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display control device for converting a computer image into an image signal suitable for displaying on an interlaced display such as a television.
【０００２】[0002]
【従来の技術】コンピュータ画像を、テレビジョン等の
インターレース方式ディスプレイに表示する場合に従来
技術においては以下に示すような方法がある。例えば、
アナログもしくはデジタル形式のコンピュータ画像信号
に対し、何等処理を施さないままこれをテレビジョン信
号エンコーダによってテレビジョン信号へ変換し、テレ
ビジョン装置上に表示する（以下、例１という）。2. Description of the Related Art When displaying a computer image on an interlaced display such as a television, there are the following methods in the prior art. For example,
The analog or digital computer image signal is converted into a television signal by a television signal encoder without any processing, and is displayed on the television device (hereinafter referred to as Example 1).
【０００３】更には、コンピュータ画像データをフレー
ム単位でメモリに記憶し、表示画素の上下左右方向の画
素との間で演算によるフィルタリング処理を施し、テレ
ビジョン信号の表示タイミングでメモリから読み出しこ
れをテレビジョン信号にエンコードすることによりテレ
ビジョン信号を得る（以下、例２という）。Further, computer image data is stored in a memory in frame units, filtering processing by calculation is performed between pixels in the vertical and horizontal directions of display pixels, and read out from the memory at the display timing of a television signal, which is read out from the memory. A television signal is obtained by encoding a television signal (hereinafter referred to as Example 2).
【０００４】[0004]
【発明が解決しようとする課題】テレビジョンはインタ
レース走査方式であるため、前記例１の方法により、コ
ンピュータ画像をテレビジョン信号に変換しテレビジョ
ン装置上に表示した場合、コンピュータ画像の構成、及
び、画像に施されるディザ処理の方法によっては、横線
のちらつき、及び、映像のフラッシングといった障害を
生じる。Since the television is an interlaced scanning system, when the computer image is converted into a television signal and displayed on the television device by the method of Example 1, the configuration of the computer image, Also, depending on the method of dithering performed on the image, there are problems such as flickering of horizontal lines and flashing of the image.
【０００５】また、コンピュータの画像信号とテレビジ
ョン信号では信号形式が異なるため、信号形式の変換が
必要であり、大規模な変換回路を必要とする場合があ
る。ちらつき、フラッシングを軽減する手法としてフィ
ルタリング処理を施す方法があり、信号形式の変換には
コンピュータ形式の画像をメモリに一旦記憶しテレビジ
ョンの形式で読み出す方法があるが、ちらつき、フラッ
シングを軽減するための前記例２の構成ではフィルタリ
ング処理を施す為の１画面の画像データを記憶するため
に大容量メモリが必要である上、フィルタ処理、メモリ
管理、信号形式変換のための回路が大規模となりコスト
に及ぼす影響が大きいなどの欠点がある。Further, since the image format of a computer and the television signal are different in signal format, it is necessary to convert the signal format, which may require a large-scale conversion circuit. There is a method of applying a filtering process as a method of reducing flicker and flashing, and there is a method of temporarily storing a computer format image in a memory and reading it in a television format for signal format conversion. In the configuration of Example 2 above, a large-capacity memory is required to store the image data of one screen for performing the filtering process, and the circuit for the filtering process, memory management, and signal format conversion is large in scale, and the cost is high. There are drawbacks such as having a great influence on.
【０００６】[0006]
【課題を解決するための手段】システムバスより入力さ
れる画像データを処理して1画面分をグラフィックメモ
リに記憶し、該グラフィックメモリに記憶された画像デ
ータの１水平走査期間単位の画像データを出力する画像
データ出力回路と該１水平走査期間単位の画像データを
記憶する第１ラインメモリ及び第２ラインメモリと、該
第１ラインメモリの１水平走査期間単位の画像データと
前記画像データ出力回路より出力される１水平走査期間
単位の画像データとの間で、同一水平位置の各画素間の
平均値を第２ラインメモリに記憶する演算回路と、前記
画像データ出力回路より出力される画像データを１水平
走査期間単位で順次読み出して前記第１ラインメモリと
前記演算回路とに交互に引き渡しを行う制御部とを備
え、更に詳しくは前記演算回路における平均値は、２つ
の水平走査期間単位の画像データ間での同一水平位置の
各画素間における相加平均、又は相乗平均、又は加重平
均であることを、特徴とし、第２ラインメモリの画像デ
ータをテレビジョン信号に変換し、コンピュータ画像を
インターレース方式ディスプレイに表示し、上記構成に
よって画像データを演算処理することで表示品質を向上
させるものである。Means for Solving the Problems Image data input from a system bus is processed to store one screen in a graphic memory, and image data stored in the graphic memory in units of one horizontal scanning period is converted into image data. An image data output circuit for outputting, a first line memory and a second line memory for storing image data in the unit of one horizontal scanning period, image data in units of one horizontal scanning period in the first line memory, and the image data output circuit An image data output from the image data output circuit, and an arithmetic circuit that stores an average value between pixels at the same horizontal position in the second line memory between the image data output by the unit of one horizontal scanning period. Is sequentially read out in units of one horizontal scanning period, and the control unit alternately delivers the data to the first line memory and the arithmetic circuit. The second line memory is characterized in that the average value in the arithmetic circuit is an arithmetic mean, a geometric mean, or a weighted average between pixels at the same horizontal position between image data in units of two horizontal scanning periods. Image data is converted into a television signal, a computer image is displayed on an interlaced display, and the image data is arithmetically processed by the above configuration to improve the display quality.
【０００７】[0007]
【発明の実施の形態】図１は本発明の画像表示制御装置
を備えた情報処理システムの構成図である。図１に於い
て、１はＣＰＵであり、情報処理システム全体を制御す
る。２はプログラムが格納されるシステムメモリであ
る。３は外部入出力装置、通信装置、固定ディスク装置
等の周辺装置である。４は本システムの音声出力を担う
音声処理部であり、テレビジョンなどのＡＶ機器への音
声信号出力を行う。５はシステムバスであり、上記各構
成要素間のデータ通信媒体である。６は画像表示制御装
置であり、一般のコンピュータのグラフィック処理、コ
ンピュータ画像に対するフィルタリング処理及びテレビ
ジョン信号形式への変換を行い、テレビジョン装置７へ
の映像出力を行う。1 is a block diagram of an information processing system equipped with an image display control apparatus of the present invention. In FIG. 1, reference numeral 1 is a CPU, which controls the entire information processing system. Reference numeral 2 is a system memory in which a program is stored. Reference numeral 3 is a peripheral device such as an external input / output device, a communication device, and a fixed disk device. An audio processing unit 4 is responsible for audio output of the present system, and outputs an audio signal to AV equipment such as a television. Reference numeral 5 denotes a system bus, which is a data communication medium between the above-mentioned components. An image display control device 6 performs graphic processing of a general computer, filtering processing for a computer image, conversion into a television signal format, and video output to the television device 7.
【０００８】図２に画像表示制御装置６の構成例を示
す。システムバス５を経由して画像表示制御装置６に送
られた画像データは、画像データ出力回路６２によりグ
ラフィックメモリ６１に書き込まれた後、表示タイミン
グに合わせて読み出され、第１ラインメモリ６３及び演
算回路６４に供給される。演算回路６４は演算係数を任
意に設定可能である。第２ラインメモリ６５は書き込み
と読み出し動作を独立して行うことのできるＦＩＦＯ構
造のメモリであり、演算回路６４の出力は第２ラインメ
モリ６５に逐次書き込まれる。一般に第１ラインメモリ
６３は画像データ出力回路６２のデータ幅のメモリ容量
である。第２ラインメモリ６５は画像データ出力回路６
２のデータ幅のメモリ容量を単位とするＦＩＦＯバッフ
ァメモリであり、バッファ数は画像の水平解像度数以内
あればよい。FIG. 2 shows a configuration example of the image display control device 6. The image data sent to the image display control device 6 via the system bus 5 is written to the graphic memory 61 by the image data output circuit 62, and then read out at the display timing, and the first line memory 63 and It is supplied to the arithmetic circuit 64. The arithmetic circuit 64 can arbitrarily set the arithmetic coefficient. The second line memory 65 is a memory having a FIFO structure that can perform write and read operations independently, and the output of the arithmetic circuit 64 is sequentially written to the second line memory 65. Generally, the first line memory 63 has a data capacity of the image data output circuit 62. The second line memory 65 is the image data output circuit 6
This is a FIFO buffer memory in which the memory capacity of the data width of 2 is a unit, and the number of buffers may be within the number of horizontal resolutions of the image.
【０００９】制御部６８は画像データ出力回路６２から
のタイミング信号を基に上記各構成を制御するための信
号を生成する。第２ラインメモリ６５に書き込まれたデ
ータは、制御部６８の信号に従って読み出され、Ｄ／Ａ
変換器６６によってアナログ信号に変換された後、テレ
ビジョン信号エンコーダ６７によりテレビジョン装置で
再生可能な複合映像信号に変換される。The control unit 68 generates a signal for controlling each of the above components based on the timing signal from the image data output circuit 62. The data written in the second line memory 65 is read according to the signal of the control unit 68, and the D / A
After being converted into an analog signal by the converter 66, it is converted into a composite video signal which can be reproduced by the television device by the television signal encoder 67.
【００１０】図３は本発明の画像表示制御装置の動作タ
イミングの例を示した図である。横軸は、情報処理シス
テム（コンピュータ） の画像信号の水平走査期間を基
準単位とした（縦の点線で区切られた時間） 時間軸で
ある。上段のデータは画像データ出力回路６２によりグ
ラフィックメモリ６１に書き込まれた1画面分の画像デ
ータを情報処理システムの画像信号の水平走査期間単位
で複数の水平走査線毎のデータとして扱われる。中段の
データはグラフィックメモリ６１より第1ラインメモリ
６３に引き渡された水平走査期間単位の水平走査線の画
像データを示す。下段のデータは演算回路64により書き
込まれたデータであり、このデータはＤ／Ａ変換器６６
と、ＴＶ信号エンコーダ６７を経てテレビジョン装置7
へ出力される水平走査線の画像データとなる。この下段
のデータは上段及び中段の水平走査線の情報処理システ
ムのコンピュータ画像信号の水平走査期間と比較すると
2倍の長さとなっている。第1ラインメモリ６３（中段）
への水平走査線の取り込みは、グラフィックメモリの水
平走査線の画像データを一つおき（ｎ，ｎ＋２，ｎ＋４
・・・）に取り込んだものである。取り込まれなかった
グラフィックメモリの水平走査線の画像データ（ｎ＋
１，ｎ＋３，ｎ＋５・・・）は、演算回路６４に引き渡
されて、第1ラインメモリ６３に引き渡されたグラフィ
ックメモリ６１の水平走査線の画像データの１つ前の水
平走査線の画像データと演算されて第2ラインメモリ６
５に記憶される。FIG. 3 is a diagram showing an example of operation timing of the image display control apparatus of the present invention. The horizontal axis is the time axis with the horizontal scanning period of the image signal of the information processing system (computer) as a reference unit (time divided by the vertical dotted line). As the upper data, one screen of image data written in the graphic memory 61 by the image data output circuit 62 is treated as data for each of a plurality of horizontal scanning lines in units of horizontal scanning period of the image signal of the information processing system. The data in the middle row indicates the image data of the horizontal scanning line for each horizontal scanning period delivered from the graphic memory 61 to the first line memory 63. The lower data is the data written by the arithmetic circuit 64, and this data is the D / A converter 66.
Through the TV signal encoder 67 and the television device 7
It becomes the image data of the horizontal scanning line output to. This lower data is compared with the horizontal scanning period of the computer image signal of the information processing system of the upper and middle horizontal scanning lines.
It is twice as long. First line memory 63 (middle)
The horizontal scanning lines are fetched into the graphics memory every other horizontal scanning line image data (n, n + 2, n + 4).
...). Image data (n +
1, n + 3, n + 5 ...) is transferred to the arithmetic circuit 64 and is transferred to the first line memory 63 as the image data of the horizontal scanning line immediately before the image data of the horizontal scanning line of the graphic memory 61. Second line memory 6 calculated
5 is stored.
【００１１】下段の第2ラインメモリ６５は読み出し
と、書き込みが同時に実現可能なメモリであり、このタ
イミング制御は制御部68により実現される。図４は画像
表示制御装置の1つの水平走査期間内における動作タイ
ミングを示したもので、画像データ出力回路６２からの
データが、第1ラインメモリ６３に記憶された一水平走
査期間前の同一水平位置の画素データと演算されること
を表している。The second line memory 65 in the lower stage is a memory that can realize reading and writing simultaneously, and this timing control is realized by the control unit 68. FIG. 4 shows the operation timing in one horizontal scanning period of the image display control device, in which the data from the image data output circuit 62 is stored in the first line memory 63 at the same horizontal scanning period before one horizontal scanning period. It represents that the pixel data of the position is calculated.
【００１２】上記画像表示制御装置に於いて、画像デー
タ出力回路の出力データ形式を ・垂直リフレッシュレート＝テレビジョンの垂直リフレ
ッシュレート ・水平走査周波数＝テレビジョンの水平走査周波数の２
倍 ・ノンインターレース方式 ・全水平走査線数を奇数とする に設定したうえで、画像データ出力回路６２からの１番
目の水平走査線の画像データを第１ラインメモリ６３に
記憶し、次に、記憶した画像データを２番目の水平走査
線の画像データの出力に同期して該第1ラインメモリ６
３から読み出し、１番目の走査線と２番目の走査線の同
一水平位置の各画素間において平均値を求め、逐次結果
を後段の第２ラインメモリ６５に記憶する。ここで前記
平均値に関しては、単純平均はもとより相加平均、相乗
平均、加重平均などの各種の算出方法があり、これらの
方法によってはそれぞれ画質の安定に相応の効果が認め
られる。In the image display control device, the output data format of the image data output circuit is as follows: vertical refresh rate = vertical refresh rate of television horizontal scanning frequency = horizontal scanning frequency of television
Double-non-interlace method-Set the number of all horizontal scanning lines to an odd number, store the image data of the first horizontal scanning line from the image data output circuit 62 in the first line memory 63, and then The stored image data is synchronized with the output of the image data of the second horizontal scanning line, and the first line memory 6
3, the average value is obtained between the pixels at the same horizontal position of the first scanning line and the second scanning line, and the sequential result is stored in the second line memory 65 at the subsequent stage. Here, as for the average value, there are various calculation methods such as arithmetic average, geometric average, and weighted average, as well as simple average, and each of these methods has a corresponding effect in stabilizing image quality.
【００１３】これにより画像データは画像上の横線のち
らつきの原因となる急峻なエッジが和らげられると共
に、垂直方向の輝度レベルの平均化がなされてテレビジ
ョン表示に於けるフラッシングが低減する。また、第２
ラインメモリ６５には２水平走査期間に１水平走査分の
画像データが書き込まれることになり、第２ラインメモ
リに記憶した１走査期間分の画像データをテレビジョン
信号の水平走査タイミングで読み出すことにより、前述
の「水平走査周波数＝テレビジョンの水平走査周波数の
２倍」の関係から、コンピュータ画像形式のタイミング
からテレビジョン形式のタイミングへの変換がなされ
る。As a result, in the image data, steep edges that cause flickering of horizontal lines on the image are softened, and the luminance levels in the vertical direction are averaged to reduce flashing in the television display. Also, the second
Image data for one horizontal scanning is written in the line memory 65 in two horizontal scanning periods, and the image data for one scanning period stored in the second line memory is read at the horizontal scanning timing of the television signal. From the above-mentioned relationship of “horizontal scanning frequency = double the horizontal scanning frequency of television”, the computer image format timing is converted to the television format timing.
【００１４】第２ラインメモリ６５から読み出した画像
データは、Ｄ／Ａ変換の後テレビジョン信号へのエンコ
ードを行う。３番目の水平走査以降の画像データについ
ても上述の動作を順次繰り返す。上述動作の繰り返し及
び前記設定により、コンピュータ画像での２画像を表示
する期間内にテレビジョン画像１画像を得ることができ
る。The image data read from the second line memory 65 is D / A converted and then encoded into a television signal. The above operation is sequentially repeated for the image data after the third horizontal scan. By repeating the above-described operation and the setting, one television image can be obtained within a period in which two computer images are displayed.
【００１５】[0015]
【発明の効果】本発明は、２水平操作期間単位の画像デ
ータを記憶するメモリと小規模な演算及び制御回路を備
えることにより、コンピュータ画像をテレビジョン装置
に表示した場合の、ちらつき、及び、フラッシングとい
った障害の低減と、必要メモリ量の低減及び構成回路の
簡略化による装置コストの削減を可能にするものであ
る。The present invention is provided with a memory for storing image data in units of two horizontal operation periods and a small-scale arithmetic and control circuit, so that flicker when a computer image is displayed on a television device, and This makes it possible to reduce obstacles such as flashing, reduce the amount of memory required, and reduce the device cost by simplifying the configuration circuit.
【図１】 本発明の画像表示制御装置を備えた情報処理
システムの構成図である。FIG. 1 is a configuration diagram of an information processing system including an image display control device of the present invention.
【図２】 本発明の画像表示制御装置の構成例を示した
ブロック図である。FIG. 2 is a block diagram showing a configuration example of an image display control device of the present invention.
【図３】 本発明の画像表示制御装置の動作タイミング
例を示したタイミング説明図である。FIG. 3 is a timing explanatory diagram showing an operation timing example of the image display control device of the present invention.
【図４】 本発明の画像表示制御装置の水平走査期間内
における動作タイミングを示したもので、特に演算され
る画素間の関係を表したタイミング説明図である。FIG. 4 is a timing explanatory diagram showing operation timings in a horizontal scanning period of the image display control device of the present invention, and particularly showing a relation between calculated pixels.
１ ＣＰＵ ２ システムメモリ ３ 周辺装置 ４ 音声処理部 ５ システムバス ６ 画像表示制御装置 ７ テレビジョン装置 ６１ グラフィックメモリ ６２ 画像データ出力回路 ６３ 第１ラインメモリ ６４ 演算回路 ６５ 第２ラインメモリ ６６ Ｄ／Ａ変換器 ６７ テレビジョン信号エンコーダ ６８ 制御部 1 CPU 2 System Memory 3 Peripheral Device 4 Audio Processor 5 System Bus 6 Image Display Control Device 7 Television Device 61 Graphic Memory 62 Image Data Output Circuit 63 First Line Memory 64 Arithmetic Circuit 65 Second Line Memory 66 D / A Conversion Device 67 Television signal encoder 68 Control unit
Claims (4)
タを処理して1画面分をグラフィックメモリに記憶し、該
グラフィックメモリに記憶された画像データの１水平走
査期間単位の画像データを出力する画像データ出力回路
と該１水平走査期間単位の画像データを記憶する第１ラ
インメモリ及び第２ラインメモリと、該第１ラインメモ
リの１水平走査期間単位の画像データと前記画像データ
出力回路より出力される１水平走査期間単位の画像デー
タとの間で、同一水平位置の各画素間の平均値を第２ラ
インメモリに記憶する演算回路と、前記画像データ出力
回路より出力される画像データを１水平走査期間単位で
順次読み出して前記第１ラインメモリと前記演算回路と
に交互に引き渡しを行う制御部とを備え、第２ラインメ
モリの画像データをテレビジョン信号に変換し、コンピ
ュータ画像をインターレース方式ディスプレイに表示す
ることを特徴とする画像表示制御装置。1. Image data for processing image data input from a system bus, storing one screen in a graphic memory, and outputting image data for each horizontal scanning period of the image data stored in the graphic memory. An output circuit, a first line memory and a second line memory which store image data in units of one horizontal scanning period, image data in units of one horizontal scanning period in the first line memory, and the image data output circuit. An image data output from the image data output circuit and an arithmetic circuit that stores an average value between pixels at the same horizontal position in the second line memory between the image data of one horizontal scanning period unit and one horizontal scan. The image data in the second line memory is provided with a control unit that sequentially reads out in units of periods and alternately delivers to the first line memory and the arithmetic circuit. Into a revision signal, the image display control device and displaying a computer image to interlace method display.
値は、２つの水平走査期間単位の画像データ間での同一
水平位置の各画素間における相加平均である、ことを特
徴とした画像表示装置。2. The image display according to claim 1, wherein the average value is an arithmetic mean between pixels at the same horizontal position between image data of two horizontal scanning period units. apparatus.
値は、２つの水平走査期間単位の画像データ間での同一
水平位置の各画素間における相乗平均である、ことを特
徴とした画像表示装置。3. The image display device according to claim 1, wherein the average value in the arithmetic circuit is a geometric mean between pixels at the same horizontal position between image data of two horizontal scanning period units. .
値は、２つの水平走査期間単位の画像データ間での同一
水平位置の各画素間における加重平均である、ことを特
徴とした画像表示装置。4. The image display device according to claim 1, wherein the average value in the arithmetic circuit is a weighted average between pixels at the same horizontal position between image data of two horizontal scanning periods. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8107856A JPH09292969A (en) | 1996-04-26 | 1996-04-26 | Image display controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8107856A JPH09292969A (en) | 1996-04-26 | 1996-04-26 | Image display controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09292969A true JPH09292969A (en) | 1997-11-11 |
Family
ID=14469807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8107856A Pending JPH09292969A (en) | 1996-04-26 | 1996-04-26 | Image display controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09292969A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015217609A (en) * | 2014-05-19 | 2015-12-07 | 富士フイルム株式会社 | Printing device and recording medium conveying device |
-
1996
- 1996-04-26 JP JP8107856A patent/JPH09292969A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015217609A (en) * | 2014-05-19 | 2015-12-07 | 富士フイルム株式会社 | Printing device and recording medium conveying device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5812204A (en) | System and method for generating NTSC and PAL formatted video in a computer system | |
| JP4327173B2 (en) | Graphics processor, drawing processing apparatus, and drawing control method | |
| US6593939B2 (en) | Image display device and driver circuit therefor | |
| JP3322613B2 (en) | Video signal converter | |
| JP2000041224A (en) | Scanning conversion circuit with interpolating function | |
| JP2006301667A (en) | Control device for matrix display | |
| WO2007122768A1 (en) | Drawing processor | |
| JPH09292969A (en) | Image display controller | |
| US20030223016A1 (en) | Image processing apparatus and image processing method | |
| JP2923906B2 (en) | Drive circuit for liquid crystal display | |
| JP3303818B2 (en) | Image display method and image display system | |
| JPH07225562A (en) | Scan converter | |
| JPH08171364A (en) | Liquid crystal driving device | |
| JP2635055B2 (en) | Still image transmission device | |
| JPH10340077A (en) | Image display device | |
| JP2000148059A (en) | Line number conversion circuit and display device loading the same | |
| JP2603689Y2 (en) | Television receiver | |
| JP2601138B2 (en) | Video display | |
| JPH02288478A (en) | Television picture display device | |
| JPH1011049A (en) | Method and device for overlay display | |
| JPH0370288A (en) | Scan converter | |
| JPH06292153A (en) | Video signal conversion method | |
| JP2001169311A (en) | Image comparator | |
| JPH05297841A (en) | Display controller | |
| JPH02254883A (en) | Non-interlace reduced display converter |