JPH06261290A - Skew distortion correcting method at the time of still video reproduction - Google Patents

Abstract

PURPOSE:To provide the skew distortion correcting system at the time of repro ducing the electronic still video with a simple structure where errors are not accumulated for dubbing and without missing a chance of the shutter of a camera. CONSTITUTION:At the switching point of a floppy disk, a changeover switch 4 is switched to the route of a 1H delay circuit 2. A reproduction video signal is delayed by 1H and sent as video output through a buffer amplifier 5. The changeover switch 4 is switched at the side of a variable 1H delay circuit 6 by the fall of a vertical synchronizing signal, then delayed by (1H+ or -alpha). At the next switching point, it is switched at the side of the 1H delay circuit 2. The variable 1H delay circuit 6 adjust the delay amount according to the horizontal synchronizing signal separated from a reproduction video signal. Thus, the skew can be corrected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はフロッピーディスクを用
いる電子スチルカメラ等で撮影されたスチルビデオ信号
の再生時の時間的誤差を補正するスキュー歪補正方式に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a skew distortion correction system for correcting a time error during reproduction of a still video signal captured by an electronic still camera using a floppy disk.

【０００２】[0002]

【従来の技術】２インチフロッピーディスクを用いる電
子スチルカメラにおける記録フォーマットは、同心円上
の１つのトラックに１フィールド分の映像信号を記録す
るものである。ＮＴＳＣ方式の場合、１フィールドの信
号時間は１／６０秒に定められており、記録／再生時に
はフロッピーディスクは１秒間に６０回転する。上記ス
チルビデオ信号をＴＶモニタに再生する場合、スキュー
を起こさず正しい画像を得るためには、水平同期信号の
時間軸の連続性が必要である。しかしながら、ビデオフ
ロッピーを再生して得られるスチルビデオ信号は、殆ど
の場合、ビデオフロッピーの切替ポイントでその時間軸
の連続性が乱される。それは記録時および再生時にフロ
ッピーディスクの回転時間がビデオ信号時間に一致して
いないためである。したがってフロッピーディスクの回
転時間に誤差（１／６０±α秒）があった場合には、記
録再生されたスチルビデオ信号の水平同期信号が１回転
の信号繋ぎ部分で不連続（時間的）となり、ある時間以
上（±１０〜１５μＳ：モニタのＡＦＣ特性による）の
誤差が発生すると、ＴＶモニタの水平同期が完全には取
れずスキューとなって現れる。特にダビングを繰り返し
たときには顕著に現れる。2. Description of the Related Art A recording format in an electronic still camera using a 2-inch floppy disk is to record a video signal for one field on one track on a concentric circle. In the case of the NTSC system, the signal time for one field is set to 1/60 seconds, and the floppy disk rotates 60 times per second during recording / playback. When the above still video signal is reproduced on a TV monitor, in order to obtain a correct image without causing skew, continuity of the time axis of the horizontal synchronizing signal is required. However, in most cases, the still video signal obtained by reproducing the video floppy is disturbed in the continuity of its time axis at the switching point of the video floppy. This is because the rotation time of the floppy disk does not match the video signal time during recording and reproduction. Therefore, if there is an error (1/60 ± α seconds) in the rotation time of the floppy disk, the horizontal synchronizing signal of the recorded and reproduced still video signal becomes discontinuous (temporal) at the signal connection portion of one rotation, When an error occurs for a certain time or longer (± 10 to 15 μS: due to the AFC characteristics of the monitor), the horizontal synchronization of the TV monitor cannot be completely obtained and appears as a skew. Especially when dubbing is repeated, it becomes noticeable.

【０００３】[0003]

【発明が解決しようとする課題】そこで、上記問題を解
決するものとして従来はつぎのような方法を講じてい
た。 フロッピーディスクの回転を安定化させるため、イナ
ーシャの比較的大きい回転系を用いる。 回転誤差を最小にするため強力なサーボ回路を用い
る。 回転誤差の少ないときに、記録ゲートを開くタイミン
グを取っている。 ＴＶモニタの許容範囲まで変動を許し、ダビングの回
数を制限している。 再生時に一画面分の信号を一旦、ディジタルメモリに
記憶させ、時間軸を補正して読み出している。Therefore, in order to solve the above problems, the following methods have been conventionally taken. A rotating system with a relatively large inertia is used to stabilize the rotation of the floppy disk. A powerful servo circuit is used to minimize the rotation error. The timing to open the recording gate is set when the rotation error is small. Variations are allowed within the allowable range of the TV monitor, and the number of dubbings is limited. At the time of reproduction, the signal for one screen is temporarily stored in the digital memory, and the time axis is corrected and read.

【０００４】しかしながら、各対策には以下のような欠
点があった。イナーシャの大きな回転系を用いた場合に
は、一定回転に達するまでに時間が掛かり、電子スチル
カメラではシャッタチャンスを逃す結果となる。これを
避けるために予め駆動しておくことは、消費電力が大き
くなる。また、強力サーボ回路を用いて回転誤差を抑え
る場合は、サーボのオーバーシュート等により時間軸の
うねりを生じ、画曲がり（縦線がくねくね曲がる）が起
こり、消費電力も大きくなる。つぎに回転誤差を見てゲ
ートを開く方法を用いる場合には、シャッタチャンスを
逃す恐れがある。さらに誤差許容範囲をＴＶモニタのＡ
ＦＣ引き込み限度まで拡げると、ダビングを繰り返すこ
とにより誤差が累積され、結果としてスキューが発生す
る。ディジタルメモリによって時間軸を補正する場合に
は、効果として最も良好であるが、ＡＤ，ＤＡを初めと
したディジタル処理と多くのメモリ回路が必要となり、
コスト，スペースおよび消費電力の点で不利となる。本
発明の目的は上記各欠点を解決するもので、シャッタチ
ャンスを逃すことなく、ダビングに対し誤差が累積しな
い簡易な構成のスチルビデオ再生時のスキュー歪補正方
式を提供することにある。However, each measure has the following drawbacks. When a rotation system with a large inertia is used, it takes a long time to reach a certain rotation, and the electronic still camera may miss a photo opportunity. Driving in advance to avoid this increases power consumption. Further, when a rotation error is suppressed by using a strong servo circuit, a time axis waviness occurs due to servo overshoot, etc., and image bending (vertical lines wavy) occurs, and power consumption also increases. Next, when using the method of opening the gate by observing the rotation error, there is a risk of missing a photo opportunity. Furthermore, the allowable error range is set to A on the TV monitor.
When it is expanded to the FC pull-in limit, errors are accumulated by repeating dubbing, resulting in skew. When the time axis is corrected by a digital memory, the effect is the best, but digital processing such as AD and DA and many memory circuits are required.
It is disadvantageous in terms of cost, space and power consumption. SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned drawbacks, and to provide a skew distortion correction method for still video reproduction with a simple structure in which errors are not accumulated in dubbing without missing a shutter chance.

【０００５】[0005]

【課題を解決するための手段】前記目的を達成するため
に本発明によるスチルビデオ再生時のスキュー歪補正方
式は、ビデオ入力信号をシステムクロックによって１Ｈ
遅延させる１Ｈディレー回路と、前記ビデオ入力信号を
可変システムクロックにより定まる時間（１Ｈ±α）遅
延させる可変１Ｈディレー回路と、前記ビデオ入力信号
から水平同期信号および垂直同期信号を分離する同期分
離回路と、前記垂直同期信号により基準水平同期信号お
よび基準垂直同期信号を作成する第１の発振器と、前記
同期分離回路で分離された水平同期信号と前記基準水平
同期信号との位相差に応じてシステムクロックの周波数
を変動させ前記可変システムクロックを出力する第２の
発振器と、前記同期分離回路で分離された水平同期信
号，前記基準垂直同期信号および前記基準同期信号によ
り、切替信号を発生する切替信号発生回路と、前記切替
信号発生回路出力により切替接続され、前記垂直同期信
号から切替ポイントまでの期間は前記可変１Ｈディレー
回路の出力を、切替ポイントからつぎの垂直同期信号ま
での期間は前記１Ｈディレー回路の出力を選択してビデ
オ信号を出力する切替スイッチ手段とを備えて構成され
ている。In order to achieve the above object, the skew distortion correction method at the time of still video reproduction according to the present invention is such that a video input signal is 1H by a system clock.
A 1H delay circuit for delaying, a variable 1H delay circuit for delaying the video input signal by a time (1H ± α) determined by a variable system clock, and a sync separation circuit for separating a horizontal sync signal and a vertical sync signal from the video input signal. A first oscillator for generating a reference horizontal synchronization signal and a reference vertical synchronization signal by the vertical synchronization signal, and a system clock according to a phase difference between the horizontal synchronization signal separated by the synchronization separation circuit and the reference horizontal synchronization signal. Signal generator for generating a switching signal by a second oscillator that outputs the variable system clock by varying the frequency of, and a horizontal synchronization signal separated by the synchronization separation circuit, the reference vertical synchronization signal, and the reference synchronization signal. Circuit and the switching signal generation circuit output for switching connection and switching from the vertical synchronization signal to the switching point. And a changeover switch means for selecting the output of the 1H delay circuit during the period from the switching point to the next vertical synchronizing signal and outputting the video signal. There is.

【０００６】[0006]

【作用】上記構成によれば、前述の欠点をすべて解決し
たスチルビデオ再生時のスキュー歪補正方式を実現でき
る。According to the above construction, it is possible to realize the skew distortion correction method at the time of reproducing still video, which solves all the above-mentioned drawbacks.

【０００７】[0007]

【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１はフロッピーディスクの切替ポイント付
近における水平同期信号のタイミングチャートである。
（ａ）はフロッピーディスクが正しい回転（６０回／
秒）時、読み出される信号パターであり、１回転の接続
部分での同期信号の時間軸の連続性が保たれている。
（ｂ）は回転が遅延している時、（ｃ）は回転が速くな
っている時を示したものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in more detail below with reference to the drawings. FIG. 1 is a timing chart of the horizontal synchronizing signal near the switching point of the floppy disk.
In (a), the floppy disk rotates correctly (60 times /
Second), the signal pattern is read out, and the continuity of the time axis of the synchronization signal is maintained at the connection portion for one rotation.
(B) shows the case where the rotation is delayed, and (c) shows the case where the rotation is fast.

【０００８】図２は本発明によるスチルビデオ再生時の
スキュー歪補正方式の実施例を示すブロック図である。
再生ビデオ信号はバッファアンプ１により増幅された
後、１Ｈディレー回路２およびローパスフィルタ３より
なる経路と、可変１Ｈディレー回路６およびローパスフ
ィルタ７よりなる経路のいずれかを通ってバッファアン
プ５を通って出力される。上記経路は切替信号発生回路
１４の切替信号により制御される切替スイッチ４により
選択される。１Ｈディレー回路２には４ｆ_SCのシステム
クロックが入力され、ビデオ信号を６３．５μＳ（一水
平同期信号期間）遅延させる。一方、可変１Ｈディレー
回路３には（４ｆ_SC±Δｆ）の可変システムクロックが
入力され、ビデオ信号を（６３．５μＳ±α）遅延させ
る。ローパスフィルタ３および７では高周波成分が除去
される。FIG. 2 is a block diagram showing an embodiment of a skew distortion correction method during still video reproduction according to the present invention.
The reproduced video signal is amplified by the buffer amplifier 1 and then passes through either the path formed by the 1H delay circuit 2 and the low-pass filter 3 or the path formed by the variable 1H delay circuit 6 and the low-pass filter 7 and passes through the buffer amplifier 5. Is output. The path is selected by the changeover switch 4 controlled by the changeover signal of the changeover signal generation circuit 14. A system clock of 4f _SC is input to the 1H delay circuit 2 to delay the video signal by 63.5 μS (one horizontal synchronizing signal period). On the other hand, a variable system clock of (4f _SC ± Δf) is input to the variable 1H delay circuit 3 to delay the video signal (63.5 μS ± α). The low-pass filters 3 and 7 remove high frequency components.

【０００９】再生ビデオ信号は同期分離回路８にも入力
され、垂直同期信号Ｖ_D と水平同期信号Ｈ_D が分離され
る。垂直同期信号Ｖ_D および水平同期信号Ｈ_D は、位相
比較器９，ローパスフィルタ１０，可変容量ダイオード
ＶＣ１および電圧制御発振器１３（ＶＣＯ１）よりなる
ＰＬＬ回路に入力される。ＰＬＬ回路は４ｆ_SCで発振
し、電圧制御発振器１３からは当該発振器内蔵の分周器
で作成された位相ロックされた基準水平同期信号Ｈ_D ’
が出力される。同様に基準垂直同期信号Ｖ_D ’が作成さ
れる。なお、基準水平同期信号Ｈ_D ’は切替ポイントの
前１個と後２〜３個がＰＬＬ回路の応答（設定された特
定数２〜３Ｈ）遅れのため一致しない。The reproduced video signal is also input to the sync separation circuit 8 and the vertical sync signal V _D and the horizontal sync signal H _D are separated. The vertical synchronizing signal V _D and the horizontal synchronizing signal H _D are input to a PLL circuit including a phase comparator 9, a low pass filter 10, a variable capacitance diode VC1 and a voltage controlled oscillator 13 (VCO1). PLL circuit oscillates at 4f _SC, the internal oscillator divider reference horizontal synchronizing signal H _D that is phase-locked is created in the voltage controlled oscillator 13 '
Is output. Similarly, the reference vertical synchronizing signal V _D 'is created. It should be noted that the reference horizontal synchronizing signal H _D 'does not match because one signal before the switching point and two or three signals after the switching point are delayed due to the response of the PLL circuit (set specific number 2 to 3H).

【００１０】位相比較器９では水平同期信号Ｈ_D と基準
水平同期信号Ｈ_D ’が比較され、ローパスフィルタ１０
によって比較出力の高周波成分が除去される。ローパス
フィルタ１０の出力の一方は演算増幅器よりなる反転器
１１により反転させられ、電圧制御発振器１２（ＶＣＯ
２）に入力される。電圧制御発振器１２は４ｆ_SCで発振
するが、この４ｆ_SCは基準水平周波数Ｈ_D’に対する水
平同期信号Ｈ_D の位相ずれに比例して±Δｆ変動する。
すなわち、水平同期信号Ｈ_D の周波数が高い場合は４ｆ
_SC−Δｆとなり、逆の場合は４ｆ_SC＋Δｆとなる。In the phase comparator 9, the horizontal synchronizing signal H _D and the reference horizontal synchronizing signal H _D 'are compared, and the low pass filter 10
Thus, the high frequency component of the comparison output is removed. One of the outputs of the low pass filter 10 is inverted by an inverter 11 composed of an operational amplifier, and a voltage controlled oscillator 12 (VCO
Input in 2). The voltage controlled oscillator 12 oscillates at 4f _SC, the 4f _SC varies ± Delta] f in proportion to the phase shift of the horizontal synchronizing signal H _D relative to the reference horizontal frequency H _D '.
That is, when the frequency of the horizontal synchronizing signal H _D high 4f
_SC- Δf, and vice versa, 4f _SC + Δf.

【００１１】図３は切替信号発生回路の詳細を示す回路
図、図４は図３の動作を説明するためのタイミングチャ
ートである。図４に示す例の切替ポイントの前の水平同
期信号Ｈ_D は基準水平同期信号Ｈ_D ’と位相が合うよう
に補正された状態を示すものであり、その後の基準水平
同期信号Ｈ_D ’は、切替ポイントの付近でのＰＬＬ回路
の応答遅れのためその位相が遅れる。この点に着目して
切替信号を発生させるようにしたものである。図４での
各入出力波形（４−１）〜（４−１１）は図３の各回路
部の入出力（３−１）〜（３−１１）に対応するもので
ある。図３において、インバータ２０，２７により水平
同期信号Ｈ_D および基準水平同期信号Ｈ_D ’が反転させ
られる（（４−３），（４−４））。そして積分回路２
１および２８により一定幅（水平同期信号幅より少し長
い幅）の信号が作成される（（４−５），（４−
６））。積分回路２１および２８の出力はアンド回路２
２で論理積が取られる（（４−７））。その結果、上記
位相が合うように補正された水平同期信号部分のみがＨ
レベルとして出力され、積分回路２３によって一定幅の
信号が作成され（（４−８））、インバータ２４により
反転させられる（（４−９））。FIG. 3 is a circuit diagram showing details of the switching signal generating circuit, and FIG. 4 is a timing chart for explaining the operation of FIG. Horizontal synchronizing signal H _D before the switching point of the example shown in FIG. 4 'is indicative of the corrected state so that the phase matches with the subsequent reference horizontal synchronizing signal H _D' reference horizontal synchronizing signal H _D is , Its phase is delayed due to the response delay of the PLL circuit near the switching point. Focusing on this point, the switching signal is generated. The input / output waveforms (4-1) to (4-11) in FIG. 4 correspond to the input / output (3-1) to (3-11) of each circuit unit in FIG. 3, the horizontal synchronizing signal H _D and the reference horizontal synchronizing signal H _D 'is reversed by an inverter 20, 27 ((4-3), (4-4)). And the integration circuit 2
A signal having a constant width (a width slightly longer than the horizontal synchronizing signal width) is created by 1 and 28 ((4-5), (4-
6)). The outputs of the integrating circuits 21 and 28 are AND circuits 2.
The logical product is taken at 2 ((4-7)). As a result, only the horizontal synchronizing signal portion corrected so that the above phases match is H level.
The signal is output as a level, a signal having a constant width is created by the integrating circuit 23 ((4-8)), and the signal is inverted by the inverter 24 ((4-9)).

【００１２】一方、水平同期信号Ｈ_D および基準水平同
期信号Ｈ_D ’はオア回路２９およびナンド回路３０にそ
れぞれ入力され、オア回路２９およびナンド回路３０の
出力はアンド回路３１で論理積が取られる（（４−１
０））。そして、積分回路３２に入力されて立ち上がり
時の幅の狭いパルスが除去される（（４−１１））。イ
ンバータ２４と積分回路３２の出力はアンド回路２５に
よって論理積が取られ（４−１２）で示されるＣ信号が
出力され、フリップフロップ２６をセットする。これに
より切替信号Ｓが出力される（図５参照）。Meanwhile, the horizontal synchronizing signal H _D and the reference horizontal synchronizing signal H _D 'are input to the OR circuit 29 and the NAND circuit 30, logical product is taken the output of the OR circuit 29 and the NAND circuit 30 is an AND circuit 31 ((4-1
0)). Then, the pulse having a narrow width at the time of rising is removed and inputted to the integrating circuit 32 ((4-11)). The outputs of the inverter 24 and the integrating circuit 32 are ANDed by the AND circuit 25 to output the C signal shown in (4-12), which sets the flip-flop 26. As a result, the switching signal S is output (see FIG. 5).

【００１３】図５は再生ビデオ信号入力が補正されて正
しい位相のビデオ信号出力波形が作られる過程を説明す
るためのタイミングチャートである。図中、（５−
３），（５−４）は図４の（４−１），（４−２）に、
（５−５）は（４−１２）にそれぞれ対応するものであ
る。（５−６）の切替信号Ｓにより切替スイッチ４は切
り替えられ、切替ポイントから垂直同期信号Ｖ_D の立ち
下がりまでの間、（５−１）のビデオ信号入力は１Ｈデ
ィレー回路２によって６３．５μＳ遅延させられる。ま
た、垂直同期信号Ｖ_D の立ち下がりから切替ポイントま
での間は、可変１Ｈディレー回路６によって（６３．５
μＳ±α）遅延させられる。（５−１）のビデオ信号入
力は記録時のディスクの回転が正しい回転（６０回転／
秒）より遅い時に記録されたディスクの再生信号パター
ンである。この信号が（５−２）のようなビデオ信号出
力に補正される。図６にディスクの回転が遅い場合およ
び速い場合の修正方向を示す。FIG. 5 is a timing chart for explaining the process in which the reproduced video signal input is corrected and the video signal output waveform having the correct phase is created. In the figure, (5-
3) and (5-4) are (4-1) and (4-2) in FIG.
(5-5) corresponds to (4-12), respectively. The changeover switch 4 is changed over by the changeover signal S of (5-6), and the video signal input of (5-1) is 63.5 μS by the 1H delay circuit 2 from the changeover point to the fall of the vertical synchronizing signal V _D. Be delayed. Further, the variable 1H delay circuit 6 (63.5) is provided between the falling edge of the vertical synchronizing signal V _{D and} the switching point.
μS ± α) delayed. For the video signal input of (5-1), the rotation of the disc during recording is correct (60 rotations /
(Second) is a reproduction signal pattern of the disc recorded at a later time. This signal is corrected to a video signal output such as (5-2). FIG. 6 shows the correction directions when the disc is slow and fast.

【００１４】[0014]

【発明の効果】以上、説明したように本発明は、２つの
信号経路を設け、垂直同期信号から切替えポイントまで
は再生ビデオ信号より分離した水平同期信号のタイミン
グに応じて（１Ｈ±α）ディレーさせる可変１Ｈディレ
ー回路を通し、切替えポイントから垂直同期信号までの
期間は１Ｈディレー回路を通すことにより、再生ビデオ
信号のスキュー歪を補正するようにしたものである。し
たがって、本発明方式を用いれば、回転を安定させるた
めイナーシャの大きいサーボ機構を用いる必要がないの
で、シャッタチャンスを逃すという問題が生じることは
なく、ダビング時のスキュー歪みの累積誤差も発生しな
い。また、ＴＶモニタへの送り出し信号を修正するため
ＴＶの応答許容範囲等に左右されることがなく、ディジ
タルメモリを用いた時間軸補正回路に比較し、回路構成
が簡単で消費電力も少ないという効果がある。As described above, according to the present invention, two signal paths are provided, and from the vertical synchronizing signal to the switching point, the delay is (1H ± α) depending on the timing of the horizontal synchronizing signal separated from the reproduced video signal. The skew distortion of the reproduced video signal is corrected by passing through the variable 1H delay circuit, and through the 1H delay circuit during the period from the switching point to the vertical synchronizing signal. Therefore, according to the method of the present invention, it is not necessary to use a servo mechanism having a large inertia in order to stabilize the rotation, so that there is no problem of missing a shutter chance, and an accumulated error of skew distortion during dubbing does not occur. Further, since the signal sent to the TV monitor is corrected, it is not affected by the response allowable range of the TV, etc., and the circuit configuration is simple and the power consumption is low as compared with the time axis correction circuit using the digital memory. There is.

【図面の簡単な説明】[Brief description of drawings]

【図１】水平同期信号のタイミングを示す図で、（ａ）
はフロッピーディスクが正しい回転をしている場合，
（ｂ）はフロッピーディスクの回転が遅延している場
合、（ｃ）はフロッピーディスクの回転が速くなってい
る場合をそれぞれ示している。FIG. 1 is a diagram showing a timing of a horizontal synchronization signal, (a)
If the floppy disk is spinning correctly,
(B) shows the case where the rotation of the floppy disk is delayed, and (c) shows the case where the rotation of the floppy disk is fast.

【図２】本発明によるスチルビデオの記録／再生時のス
キュー歪補正方式の実施例を示すブロック図である。FIG. 2 is a block diagram showing an embodiment of a skew distortion correction method at the time of recording / playback of a still video according to the present invention.

【図３】切替信号発生回路の詳細を示す回路図である。FIG. 3 is a circuit diagram showing details of a switching signal generation circuit.

【図４】切替信号発生回路の各部分の動作を説明するた
めのタイミングチャートである。FIG. 4 is a timing chart for explaining the operation of each part of the switching signal generation circuit.

【図５】ビデオ入力信号に対するビデオ出力信号の動作
を説明するためのタイミングチャートである。FIG. 5 is a timing chart for explaining an operation of a video output signal with respect to a video input signal.

【図６】水平同期信号の修正方向を示す図である。FIG. 6 is a diagram showing a correction direction of a horizontal synchronization signal.

【符号の説明】[Explanation of symbols]

１ バッファアンプＡ（Ｂ．Ａ） ２ １Ｈディレー回路 ３ ローパスフィルタ（ＬＰＦ） ４ 切替スイッチ ５ バッファアンプＢ（Ｂ．Ｂ） ６ 可変１Ｈディレー回路 ７ ローパスフィルタ（ＬＰＦ） ８ 同期分離回路 ９ 位相比較器 １０ ローパスフィルタ（ＬＰＦ） １１ 演算増幅器 １２ 電圧制御発振器２（ＶＣＯ２） １３ 電圧制御発振器１（ＶＣＯ１） １４ 切替信号発生回路 ２０，２４，２７ インバータ ２１，２３，２８，３２ 積分回路 ２２，２５，３１ アンド回路 ２６ フリップフロップ回路 ２９ オア回路 ３０ ナンド回路 1 Buffer Amplifier A (BA) 2 1H Delay Circuit 3 Low Pass Filter (LPF) 4 Changeover Switch 5 Buffer Amplifier B (BB) 6 Variable 1H Delay Circuit 7 Low Pass Filter (LPF) 8 Sync Separation Circuit 9 Phase Comparator 10 Low Pass Filter (LPF) 11 Operational Amplifier 12 Voltage Controlled Oscillator 2 (VCO2) 13 Voltage Controlled Oscillator 1 (VCO1) 14 Switching Signal Generation Circuit 20, 24, 27 Inverter 21, 23, 28, 32 Integration Circuit 22, 25, 31 AND circuit 26 Flip-flop circuit 29 OR circuit 30 NAND circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 ビデオ入力信号をシステムクロックによ
って１Ｈ遅延させる１Ｈディレー回路と、 前記ビデオ入力信号を可変システムクロックにより定ま
る時間（１Ｈ±α）遅延させる可変１Ｈディレー回路
と、 前記ビデオ入力信号から水平同期信号および垂直同期信
号を分離する同期分離回路と、 前記垂直同期信号により基準水平同期信号および基準垂
直同期信号を作成する第１の発振器と、 前記同期分離回路で分離された水平同期信号と前記基準
水平同期信号との位相差に応じてシステムクロックの周
波数を変動させ前記可変システムクロックを出力する第
２の発振器と、 前記同期分離回路で分離された水平同期信号，前記基準
垂直同期信号および前記基準同期信号により、切替信号
を発生する切替信号発生回路と、 前記切替信号発生回路出力により切替接続され、前記垂
直同期信号から切替ポイントまでの期間は前記可変１Ｈ
ディレー回路の出力を、切替ポイントからつぎの垂直同
期信号までの期間は前記１Ｈディレー回路の出力を選択
してビデオ信号を出力する切替スイッチ手段と、 を備えたことを特徴とするスチルビデオ再生時のスキュ
ー歪補正方式。1. A 1H delay circuit that delays a video input signal by 1H by a system clock; a variable 1H delay circuit that delays the video input signal by a time (1H ± α) determined by a variable system clock; and a horizontal line from the video input signal. A sync separation circuit that separates a sync signal and a vertical sync signal, a first oscillator that creates a reference horizontal sync signal and a reference vertical sync signal by the vertical sync signal, and a horizontal sync signal that is separated by the sync separation circuit and the A second oscillator that outputs the variable system clock by varying the frequency of a system clock according to a phase difference with a reference horizontal synchronization signal; a horizontal synchronization signal separated by the synchronization separation circuit; the reference vertical synchronization signal; A switching signal generating circuit for generating a switching signal according to a reference synchronization signal, and the switching signal generating circuit Is switched connected via road output, the period from the vertical synchronizing signal to the switching point is the variable 1H
During still video reproduction, the output of the delay circuit is provided with changeover switch means for selecting the output of the 1H delay circuit and outputting a video signal during a period from the switching point to the next vertical synchronizing signal. Skew distortion correction method.