KR0132780B1

KR0132780B1 - 집적 논리 회로

Info

Publication number: KR0132780B1
Application number: KR1019890000987A
Authority: KR
Inventors: 딕켄 얀; 헤르만 빌렘 살테르스 뢰로프
Original assignee: 이반 밀러 레르너; 필립스 일렉트로닉스 엔. 브이.
Priority date: 1988-02-01
Filing date: 1989-01-30
Publication date: 1998-10-01
Also published as: FI890411A; EP0327159B1; US4967103A; FI890411A0; EP0327159A1; NL8800236A; KR890013892A; JP2685272B2; DE68900324D1; JPH027620A

Abstract

내용 없음.

Description

집적 논리 회로

제1도는 푸시풀(push pull) 스테이지의 푸시 트랜지스터와 풀 트랜지스터를 형성하며 각 제어 전극은 입력 전압 Vi₁및 Vi₂를 수신하는 N채널 전계 효과 트랜지스터 T₁및 T₂를 구비하는 푸시풀 스테이지의 형태로 본 발명에 따른 논리 회로도를 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

VL₁, VL₂: 전원 라인 IN₁, IN₂: 인버터

본 발명은 높은 공급 전압을 전달하는 제1 전원 라인과 논리 회로의 출력 단자 사이의 제1 전류 통로에 배치되는 제1 보조 회로와, 상기 출력 단자와 낮은 공급 전압을 전달하는 제2 전원 라인 사이의 제2 전류 통로에 배치된 제2 보조 회로를 구비하며, 두 전류 통로중 적어도 한 쪽의 전류 통로에 적어도 한 개의 부가 트랜지스터의 전류 채널을 배치시켜 그 보조 회로의 다른 트랜지스터에 있어서 유해한 강한 전계를 제한하도록한 집적 논리 회로에 관한 것이다.

이러한 종류의 논리 회로는 네덜란드 왕국 특허원 제 8400523 호에서 공지되어 있다. 출력 접점과 낮은 공급 전압을 전달하는 제2 전원 라인 사이에 배치된 제2 보조 회로 내 N채널 전계 효과 트랜지스터를 보호하기 위해서 종래의 논리 회로에서는 이 트랜지스터에 부가적인 N채널 전계 효과 트랜지스터를 종속 접속시키고 있다. 이러한 부가 트랜지스터의 제어 전극은 높은 공급 전압을 전달하는 제1 전원 라인에 접속된다. 따라서 높은 공급 전압과 낮은 공급 전압 사이의 차와 겨우 동일한 전압에서 부가 트랜지스터의 임계 전압을 뺀 전압은 보호 트랜지스터의 양단간에 나타나게 된다. 이것은 트랜지스터 양단의 높은 전압으로 인한 트랜지스터 내부에 생기는 강한 전계에 의해 발생된 소위 열 캐리어 스트레스 및 핫 캐리어 감소의 위험을 감소시킨다. 트랜지스터의 규격이 더 작아짐에 따라 이들 문제는 더 중요하게 된다. 논리 회로에 있어서 제1 보조-회로의 N채널 전계 효과 트랜지스터를 동일한 방법으로 보호될 때, 부가적인 N채널 전계 효과 트랜지스터의 종속 접속에 의해 다음과 같은 문제를 발생시킨다. 즉, 제1 보조 회로가 도통되면 출력 단자에 접속된 분산 부하는 충분히 높은 논리 레벨까지 상승될 수 없다. 그 이유는 출력 전압이 증가함에 따라 두 개의 N 채널 트랜지스터가 점점 더 핀치되기 때문이다. 따라서 상기 트랜지스터의 규격을 증가시키는 것은 이치에 닿지 않는다.

본 발명의 목적은 형성될 논리 하이 레벨을 제한하지 않는 보호용 부가 트랜지스터를 구비하는 논리 회로를 제공하는 것이다.

이것을 이루기 위해 본 발명에 따른 논리 회로는 부가 트랜지스터가 또 다른 트랜지스터와 직렬 접속되며, 그 부가 트랜지스터는 상기 또 다른 트랜지스터와 반대의 전도형이며, 상기 직렬 접속 회로를 두 개의 경로중 한 쪽에 배치되며 논리 회로의 출력 단자의 논리 상태의 변화에 따라 다이오드 또는 전류원으로서 부가 트랜지스터를 스위칭하는 스위칭 수단이 제공되는 것을 특징으로 한다. 한 전류 통로에서 또 다른 트랜지스터를 보호하기 위한 부가 트랜지스터는 다른 전류 통로가 도통 상태에서 차단 상태로 변화될 때 전류원으로서 접속된다. 상술된 형태의 전도성을 선택하였기 때문에 부가 트랜지스터는 그 양단의 전압이 감소될 때 핀치되지 않는다. 부가 트랜지스터는 다른 전류 통로가 차단 상태에서 도통 상태로 변화될 때 다이오드로서 접속된다. 이러한 변화는 또 다른 트랜지스터 양단에 증가 전압을 유발시키며, 핫 캐리어 스트레스를 초래한다. 부가 트랜지스터를 다이오드로서 접속시키므로써 또 다른 트랜지스터 양단에 존재하는 전압은 임계 전압에 의해 감소된다.

본 발명에 따른 논리 회로의 한 실시예는 상기 보조 회로 내 트랜지스터가 동일한 전도형의 전계 효과 트랜지스터이며, 이 트랜지스터는 출력 단자에 직접 접속되며, 적어도 하나의 반대 전도형의 부가 트랜지스터의 전류 채널은 관련된 전원라인 및 관련 보조 회로 사이에 접속되는 것을 특징으로 한다. 다른 전도형의 전계 효과 트랜지스터가 접속되는 회로의 출력 단자상의 전압이 높은 공급 전압이상 증가하거나 그러한 회로의 출력 전압이 낮은 공급 전압 이하로 떨어질 때 전하는 관련 전계 효과 트랜지스터 내의 출력 단자에 접속된 확산부로부터 웰 또는 기판으로 주입된다. 이것은 랫치-업 현상을 일으킨다. 이와 같은 문제는 동일 전도형의 전계 효과 트랜지스터가 출력 단자에 접속될 때만 적어도 반감된다.

본 발명에 따른 논리 회로의 또 다른 실시예는 관련 보조 회로상의 전압이 증가되며 관련 보조 회로의 또 다른 트랜지스터를 통한 전류가 상기 다른 트랜지스터 양단의 전압에 종속될 때 다이오드로서 부가 트랜지스터를 접속시키는 것을 특징으로 한다. 부가 트랜지스터의 스위칭에 의해 감소된 전압 변동을 기생 인덕턴스를 통해 회로의 상태를 변화시키는 전류 피크를 야기시키는 것이 방지된다.

본 발명에 따른 논리 회로의 또 다른 실시예는 관련 보조 회로상의 전압이 감소될 때 스위칭 수단이 부가 트랜지스터를 전류원으로서 점진적으로 접속시키며 관련 보조 회로의 또 다른 트랜지스터를 통한 전류가 또 다른 트랜지스터 양단의 전압에 종속되는 것을 특징으로 한다. 부가 트랜지스터는 핫 캐리어 스트레스의 위험 때문에 풀 출력으로 일찍 구동되지 않는다. 상기 상태에 따라 또 다른 트랜지스터 양단의 전압이 도통된 전류를 결정하기 때문에 그러한 구동은 점진적으로 발생해야 한다. 또 다른 트랜지스터 양단의 전압이 너무 갑자기 증가된다면 전류 피크는 상승되는데 이 값은 기생 인덕턴스를 통해 회로의 논리 상태를 변화시킨다.

본 발명에 따른 논리 회로의 양호한 실시예는 스위칭 수단이 부가 트랜지스터를 다이오드로서 접속시키기 위해서 부가 트랜지스터의 주전극과 부가 트랜지스터의 제어 전극 사이에 접속된 전류 채널을 갖는 제1 스위칭 트랜지스터와 부가 트랜지스터를 전류원으로서 접속시키기 위해 부가 트랜지스터의 제어 전극과 관련된 전원 라인 사이에 접속된 전류 채널을 갖는 제2 스위칭 트랜지스터와, 출력 전압에 따라 스위칭 트랜지스터를 스위칭시키기 위해 스위칭 트랜지스터의 제어 전극에 회로의 출력을 궤환시키는 궤환 회로를 구비하는 것을 특징으로 한다. 따라서 상기 출력 전압은 관련된 또 다른 트랜지스터를 통한 전압 및 전류를 상호 결정한다. 부가 트랜지스터의 스위칭 순간은 출력 전압에 의해 결정된다.

본 발명에 따른 논리 회로의 또 다른 실시예는 부가 트랜지스터가 제2 전도형일 때 제1 및 제2 스위칭 트랜지스터가 제2 및 제1 전도형이며 부가 트랜지스터가 제1 전도형일 때 제 1 및 제2 스위칭 트랜지스터가 제1 및 제2 전도형인 것을 특징으로 한다. 제안된 전도형의 스위칭 트랜지스터가 사용될 때 임계 전압 손실은 방지될 수 있다.

본 발명에 따른 논리 회로의 실용적인 실시예는 제1 스위칭 트랜지스터가 제2 스위칭 트랜지스터보다 대체로 크다는 특징이 있다. 작은 제2 스위칭 트랜지스터는 부가 트랜지스터를 상술된 바와 같이 풀 출력시키는데 필요한 작은 전류를 도통시킨다. 큰 제1 스위칭 트랜지스터는 부가 트랜지스터에서 전류원으로부터 다이오드로 빠르게 스위칭시키는데 필요한 큰 전류를 도통시킨다. 전술된 바와 같이 이것은 관련 보조 회로의 또 다른 트랜지스터를 통하는 전류가 관련 보조 회로상의 증가 전압에 있어서 관련된 트랜지스터 양단의 전압에 대체로 관련이 없을 때 발생해야 한다. 예를 들면 전계 효과 트랜지스터가 또 다른 트랜지스터로 사용될 때 이것은 다이오드 기능으로서의 스위칭이 전계 효과 트랜지스터의 포화 후에 그러나 드레인-소스 전압이 핫 캐리어 스트레스를 발생시키는 한계를 초과하기 전에 발생해야 한다. 그러므로 이 스위칭은 충분히 빨리 발생해야 한다.

본 발명에 따른 논리 회로의 또 다른 실시예는 궤환 회로가 상기 회로의 출력 단자와 적어도 하나의 스위칭 트랜지스터의 제어 전극 사이의 비-반전 버퍼를 구비하는 것을 특징으로 한다. 상기 버퍼의 변화점을 고정시키므로 적어도 하나의 스위칭 트랜지스터가 도통되는 순간은 주어진 출력 부하에 대한 회로의 출력 전압에 무관하게 결정될 수 있다.

본 발명은 도면에 도시된 바와 같이 푸시 풀 스테이지의 형태인 논리 회로의 한 실시예를 참조하여 상세히 설명된다. 출력 전압 V₀을 갖는 스테이지의 출력 K상의 부하는 저항 R₁및 R₂와 캐패시턴스 C₁으로 표시된다. 그러한 부하는 예를 들면 TTL 회로의 입력이다. N채널 전계 효과 트랜지스터 TB₁은 열 전자 스트레스 효과를 방지하기 위해 풀 트랜지스터 T₂와 종속 배치된다. 트랜지스터 TB₁의 제어 전극은 V_DD와 같은 기준 전압 V_ref에 접속된다. 트랜지스터 T₂상에서 발생되는 최대 전압은 V_DD-V_SS마이너스 트랜지스터 TB₁의 임계 전압에 상당한다. 푸시 트랜지스터 T₁이 그에 직렬로 접속된 N채널 전계 효과 트랜지스터에 의해 보호되면 언제 출력 전압 V₀가 논리 하이 레벨도 증가되는가 하는 문제가 발생한다. 그 경우에 보호 트랜지스터는 물론 푸시 트랜지스터 T₁으로 전압 V₀가 증가함에 따라 더 핀치된다. 왜냐하면 양 트랜지스터의 제어 전압(게이트 전압 마이너스 소스 전압)이 감소하기 때문이다. 이것은 충분히 높은 출력 전압(예를 들면 V_DD-V_TH에서)에 대해 충분히 큰 전류가 전달되지 못하게 한다. 이러한 문제를 경감시키고 열 전자 스트레스에 대해 푸시 트랜지스터 T₁을 보호하게 위해 부가 트랜지스터 TB₂가 푸시 트랜지스터 T₁에 직렬로 접속되며 상기 부기 트랜지스터는 P 채널 전계 효과형이다. 이 부가 트랜지스터 TB₂는 출력 전압 V₀가 감소되며 푸시 트랜지스터 T₁상의 전압이 증가할 때 제1 스위칭 트랜지스터 ST₁을 통해 다이오드로서 접속된다. 출력 전압 V₀가 증가될 때 푸시 트랜지스터 T₁은 제2 스위칭 트랜지스터 ST₂를 통해 전류원으로서 접속된다. 기본 사상을 예시하기 위해서 초기 상태가 가장 되는데 여기서 출력 전압 V₀는 논리 하이이다. 입력 전압 Vi₁은 논리 하이이고 입력 전압 Vi₂는 논리 로우이다. 이것은 제어 전극이 비-반전 회로를 통해 출력 단자 K에 결합되는 제1 스위칭 트랜지스터 ST₁을 차단하는데 비-반전 회로는 인버터 회로 IN₁및 IN₂의 케스케이드에 의해 나타난다. 제어 전극이 인버터 회로 IN₃및 IN₄를 통해 출력 단자 K에 결합되는 제2 스위칭 트랜지스터 ST₂는 도통된다. 이 상태에서 부가 트랜지스터 TB₂는 전류원으로서 접속된다. 왜냐하면 그 제어 전극이 낮은 공급 전압 V_SS에 접속되기 때문이다.

논리 하이로부터 논리 로우로 출력 전압의 변화는 입력 전압을 논리 로우로부터 논리 하이로 변화시키므로 개시된다. 출력 전압 Vi₁은 잠깐 논리 하이로 유지된다. 입력 전압 Vi₁이 입력 전압 Vi₂가 증가하기 전에 논리 로우로 되었다면 회로는 서서히 작동한다. 입력 전압의 동시 변화는 기생 인덕턴스(도시되지 않음)의 존재로 인해 전원 라인 VL₁및 VL₂상의 방해 전압을 발생하는 전류 변동을 일으킨다. 풀 트랜지스터 T₂는 도통되며 푸시 트랜지스터 T₁은 아직도 도통 상태에 있다. 출력 전압 V₀가 감소되므로 도통 푸시 트랜지스터 T₁상의 전압은 증가되며 따라서 후자의 트랜지스터는 포화된다. 푸시 트랜지스터 T상의 전류는 이 트랜지스터 양단의 전압에 무관하다. 열 전자 스트레스가 푸시 트랜지스터 T₁에서 발생되기 전에 부가 트랜지스터 TB₂는 푸시 트랜지스터 T₁상의 전압을 제어하는 부가적인 전압 강하를 발생하기 위해 전류원로부터 다이오드로 스위치되어야 한다. 그러므로 이것은 빨리 발생해야 하며 제1 스위칭 트랜지스터 ST₁은 전하의 큰 흐름이 짧은 주기 동안에 부가 트랜지스터 TB₂의 드레인으로부터 제어 전극으로 흐를 수 있도록 큰 트랜지스터이다. 인버터 회로 IN₁의 변화점을 조정하므로 제1 스위칭 트랜지스터 ST₁이 도통되는 순간은 고정될 수 있다. 이와 유사하게 인버터 회로 IN₃의 변화점은 제2 스위칭 트랜지스터 ST₂가 차단되는 순간을 결정한다. 이에 더해서 제1 스위칭 트랜지스터 ST₁은 P채널 전계 효과형이며 따라서 상기 트랜지스터는 임계 손실이 없이도 부가 트랜지스터 TB₂의 제어 전극을 그 드레인 전압으로 충전시킨다. 입력 전압 Vi₁은 감소되어, 푸시 트랜지스터 T₁을 차단한다. 따라서 출력 전압 V₀는 논리 로우가 되었다. 출력 전압 V₀를 논리 로우로부터 논리 하이로 증가시키기 위해서 푸시 트랜지스터 T₁은 트랜지스터 T₂가 논리 로우 입력 신호 Vi₂에 의해 차단되기 전에 논리 하이 입력 신호 Vi₁에 의해 도통된다. 전술된 바와 같이 이 순서는 방해 유도성 전압을 감소시키기 위해 선택된다. 부가 트랜지스터 TB₂는 전류원으로서 접속되어야 한다. 이것은 제2 스위칭 트랜지스터 ST₂를 도통시키며 제1 스위칭 트랜지스터 ST₁을 차단시키므로 실현될 수 있다. 푸시 트랜지스터 T₁은 트랜지스터에 의해 도통된 전류가 그 위의 전압에 종속되는 선형 영역으로 들어간다. 전류원으로서 부가 트랜지스터 TB₂상의 극도로 빠른 동작은 극도로 빠른 전류 변화를 야기시키고, 기생 인덕턴스를 통한 방해 전압을 일으킨다. 결국 부가 트랜지스터 TB₂는 전류원으로서 점진적으로 작동된다. 이것은 제2 스위칭 트랜지스터 ST₂가 작은 트랜지스터일 때 점진적으로 발생되어 시간 단위에 대해 작은 전하만이 부가 트랜지스터 TB₂의 제어전극으로부터 이끌릴 수 있게 된다. 전류원으로서 부가 트랜지스터 TB₂상의 작동 순간은 인버터 회로 IN₃의 변화점 및 제2 스위칭 트랜지스터 ST₂의 규격에 상호 의존한다.

Claims

높은 공급 전압을 전달하는 제1 전원 라인과 회로의 출력 단자 사이의 제1 전류 통로에 배치되는 제1 보조 회로와, 상기 출력 단자와 낮은 공급 전압을 전달하는 제2 전원 라인 사이의 제2 전류 통로에 배치된 제2 보조 회로를 포함하는 집적 논리 회로로서, 적어도 하나의 부가 트랜지스터의 전류 채널은 상기 관련 전류 통로내의 보조 회로의 다른 트랜지스터 내에서의 유해한 강한 전계를 제한하기 위해 적어도 하나의 전류 통로에 배열되는 집적 논리 회로에 있어서, 상기 부가 트랜지스터가 상기 다른 트랜지스터와 직렬로 접속되며 상기 다른 트랜지스터의 전도 형태와 반대인 전도형태이고, 상기 직렬 접속은 두 개의 전류 통로중 하나에서 배치되며 여기에 상기 논리 회로의 상기 논리 상태의 변화에 따라 부가 트랜지스터를 다이오드 또는 전류원으로서 스위칭시키기 위해 스위칭 수단이 제공되는 것을 특징으로 하는 집적 논리 회로.
제1항에 있어서, 상기 보조 회로의 트랜지스터가 동일한 전도 형태의 전계 효과 트랜지스터이며 상기 트랜지스터는 출력 단자에 직접 접속되며, 상기 반대의 전도 형태의 적어도 하나의 부가 트랜지스터의 전류 채널은 상기 관련된 전원 라인 및 상기 관련 보조 회로 사이에 접속되는 것을 특징으로 하는 집적 논리 회로.
제1항 또는 제2항에 있어서, 상기 스위칭 수단은, 관련 보조 회로 양단의 전압이 증가되며 상기 관련 보조 회로의 상기 다른 트랜지스터를 통한 전류가 상기 다른 트랜지스터 양단의 전압과 사실상 무관할 때, 다이오드로써 상기 부가 트랜지스터를 접속시키는 것을 특징으로 하는 집적 논리 회로.
제1항 또는 제2항에 있어서, 상기 관련 보조 회로 양단의 전압이 감소되고, 상기 관련 보조 회로의 상기 다른 트랜지스터를 통한 전류가 상기 다른 트랜지스터 양단의 상기 전압에 종속될 때 상기 스위칭 수단은 전류원으로서 부가 트랜지스터를 점진적으로 접속시키는 것을 특징으로 하는 집적 논리 회로.
제1항 또는 제2항에 있어서, 상기 스위칭 수단이 상기 부가 트랜지스터를 다이오드로서 접속시키기 위해서 상기 부가 트랜지스터의 주요 전극과 상기 부가 트랜지스터의 제어 전극 사이에 접속된 전류 채널을 갖는 제1 스위칭 트랜지스터와, 상기 부가 트랜지스터를 전류원으로서 접속시키기 위해 상기 부가 트랜지스터의 상기 제어 전극 및 관련된 전원라인 사이에 접속된 전류 채널을 갖는 제2 스위칭 트랜지스터와, 출력 전압에 따라 상기 스위칭 트랜지스터를 스위치시키기 위해 상기 스위칭 트랜지스터의 제어전극 및 상기 회로의 상기 출력 단자간에 궤환 회로를 구비하는 것을 특징으로 하는 집적 논리 회로.
제5항에 있어서, 상기 부가 트랜지스터가 제2 전도형태일 때 상기 제1 및 제2 스위칭 트랜지스터는 각각 제2 및 제1 전도형태이며, 상기 부가 트랜지스터가 상기 제1 전도형태일 때 상기 제1 및 제2 스위칭 트랜지스터는 각각 상기 제1 및 제2 전도형태인 것을 특징으로 하는 집적 논리 회로.
제5항에 있어서, 상기 제1 스위칭 트랜지스터가 상기 제2 스위칭 트랜지스터보다 실제로 더 큰 것을 특징으로 하는 집적 논리 회로.
제6항 또는 제7항에 있어서, 상기 궤환 회로가 상기 회로의 출력 단자와 상기 스위칭 트랜지스터 중 적어도 하나의 상기 제어 전극 사이에 비-반전(non-inverting) 버퍼를 구비하는 것을 특징으로 하는 집적 논리 회로.
제5항에 있어서, 상기 제1 스위칭 트랜지스터가 상기 제2 전도형태일 때 상기 제1 스위칭 트랜지스터에 결합된 상기 버퍼는 출력 전압의 최소 레벨 부근에서 변화점을 가지며, 상기 제1 스위칭 트랜지스터가 상기 제1 전도형태일 때 상기 제1 스위칭 트랜지스터에 결합된 상기 버퍼는 상기 출력 전압의 최대 레벨 부근에서 변화점을 갖는 것을 특징으로 하는 집적 논리 회로.
제1항에 있어서, 상기 집적 논리 회로는 푸시 풀(push pull) 스테이지로서 구성되는 것을 특징으로 하는 집적 논리 회로.