JPH06251108A - Designing method for substrate wiring pattern by computer support - Google Patents

Designing method for substrate wiring pattern by computer support

Info

Publication number
JPH06251108A
JPH06251108A JP5035023A JP3502393A JPH06251108A JP H06251108 A JPH06251108 A JP H06251108A JP 5035023 A JP5035023 A JP 5035023A JP 3502393 A JP3502393 A JP 3502393A JP H06251108 A JPH06251108 A JP H06251108A
Authority
JP
Japan
Prior art keywords
color
wiring
wiring pattern
name
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5035023A
Other languages
Japanese (ja)
Inventor
Toshiyuki Kikuchi
利幸 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5035023A priority Critical patent/JPH06251108A/en
Publication of JPH06251108A publication Critical patent/JPH06251108A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide a designing method by computer support, which can quickly and exactly execute a design of a substrate wiring pattern. CONSTITUTION:The design is executed by imparting wiring priority to connection information (step S2), generating a first table in which the wiring priority and the color/line kind are allowed to correspond to each other (S3), storing it in a memory, generating a second table in which the signal name/power source name and the color/line kind are allowed to correspond to each other (S4), generating a third table in which the layer name and the color/line kind are allowed to correspond to each other (S5), storing it in the memory, displaying the connection information on a graphic display by executing color coding and line kind separation by the wiring priority, based on a first table (S7, S8), displaying the connection information by executing color coding and line kind separation in each separate signal name/power source name, based on a second table (S9, S10), displaying a wiring pattern in each separate signal name/power source name, based on a second table (S9, S10), and displaying the wiring pattern by executing color shading and line kind separation in each separate layer, based on a third table (S11, 12).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コンピュータ援用によ
るパターン設計(CAD;ComputerAided
Design)における基板配線パターンを作成する
際の結線情報(ネットリスト)及び配線パターンの表示
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to computer-aided pattern design (CAD; Computer Aided).
The present invention relates to a method of displaying connection information (netlist) and a wiring pattern when creating a board wiring pattern in Design).

【0002】[0002]

【従来の技術】従来、コンピュータ援用によるパターン
設計(CAD)におけるガイドワイヤ又はラッツネスト
(以下、総称して結線情報と記す)の表示は、ハイライ
トを含めても数色であった。また、配線パターンの色は
層毎にしか色分けすることができなかった。
2. Description of the Related Art Conventionally, in a computer-aided pattern design (CAD), a guide wire or rat's nest (hereinafter collectively referred to as connection information) is displayed in several colors even if a highlight is included. In addition, the color of the wiring pattern can be color-coded only for each layer.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、以上述
べた方法では、 (a)結線情報において、配線パターンの優先順位の高
い配線が視覚的に分からず、優先順位の高い配線を全結
線情報の中から探す必要がある。 (b)配線対象に電源(グランドを含む)が数種類ある
場合、区別がつき難く、電源名の確認が必要である。 (c)配線のショートやオープンを配線後に確認するこ
とは可能であるが、確認しながら配線することは困難で
ある。 という問題があった。
However, in the method described above, (a) in the wiring information, the wiring having a high priority in the wiring pattern cannot be visually recognized, and the wiring having a high priority is included in all the wiring information. You need to search from (B) When there are several types of power supplies (including ground) for wiring, it is difficult to distinguish them and it is necessary to confirm the power supply name. (C) It is possible to confirm a short circuit or an open wiring after wiring, but it is difficult to perform wiring while checking. There was a problem.

【0004】本発明は、上記問題点を除去し、結線情報
及び配線パターンのグラフィック表示を配線の優先順位
や信号名/電源名や層名にて、色分け、線種分けするこ
とにより、迅速にして的確な基板配線パターンの設計を
行い得るコンピュータ援用による基板配線パターンの設
計方法を提供することを目的とする。
The present invention eliminates the above problems and speeds up the graphic display of connection information and wiring patterns by color and line classification according to the priority of wiring, signal name / power supply name and layer name. It is an object of the present invention to provide a computer-aided method for designing a board wiring pattern that enables accurate board wiring pattern design.

【0005】[0005]

【課題を解決するための手段】本発明は、上記目的を達
成するために、コンピュータ援用による基板配線パター
ンの表示方法において、結線情報への配線優先順位を付
与し、配線優先順位と色/線種を対応させた第1のテー
ブルを作成し、メモリに記憶し、信号名/電源名と色/
線種を対応させた第2のテーブルを作成し、メモリに記
憶し、層名と色/線種を対応させた第3のテーブルを作
成し、メモリに記憶し、グラフィック・ディスプレイ上
に、結線情報を前記第1のテーブルに基づいて配線優先
順位により色分け及び線種分けして表示し、グラフィッ
ク・ディスプレイ上に、結線情報を前記第2のテーブル
に基づいて信号名/電源名別に、色分け及び線種分けし
て表示し、グラフィック・ディスプレイ上に、配線パタ
ーンを第2のテーブルに基づいて信号名/電源名別に、
色分け及び線種分けして表示し、グラフィック・ディス
プレイ上に、配線パターンを第3のテーブルに基づいて
層別に、色分け及び線種分けして表示し、基板配線パタ
ーンの設計を行うようにしたものである。
In order to achieve the above object, the present invention provides a wiring priority to wiring information in a computer-aided method of displaying a board wiring pattern, and assigns a wiring priority and a color / line. Create a first table corresponding to the species and store it in the memory, and signal / power name and color /
Create a second table that associates line types and store it in memory, create a third table that associates layer names and colors / line types, store it in memory, and connect them to the graphic display. The information is displayed by color and line type according to the wiring priority based on the first table, and the connection information is color-coded by signal name / power supply name based on the second table on the graphic display. The line patterns are displayed separately, and the wiring pattern is displayed on the graphic display according to the signal name / power supply name based on the second table.
Color code and line type are displayed, and the wiring pattern is displayed on the graphic display by layer and color by line based on the third table, and the board wiring pattern is designed. Is.

【0006】[0006]

【作用】本発明によれば、上記したように、結線情報及
び配線パターンのグラフィック表示を、配線の優先順位
や信号名/電源名や層名にて、色分け、線種分けするこ
とにより、一目で配線の優先順位や信号名/電源名の判
断が可能になり、迅速にして的確な基板配線パターンの
設計を行うことができる。
According to the present invention, as described above, the graphic display of the connection information and the wiring pattern is color-coded and line-type-classified by the priority order of the wiring, the signal name / power supply name, and the layer name. It is possible to judge the priority of wiring and the signal name / power supply name, and it is possible to quickly and accurately design a board wiring pattern.

【0007】[0007]

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図1は本発明の実施例を示すコ
ンピュータ援用による基板配線パターンの処理フローチ
ャート、図2は本発明の実施例を示すコンピュータ援用
による基板配線パターン設計装置のブロック図である。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a processing flow chart of a computer-aided board wiring pattern showing an embodiment of the present invention, and FIG. 2 is a block diagram of a computer-aided board wiring pattern designing apparatus showing an embodiment of the present invention.

【0008】図2において、処理本体としてのコンピュ
ータ装置1は、中央処理装置(CPU)2、メモリ3を
有し、このメモリ3又はハードディスク装置6に格納さ
れているパターン設計資源としてのソフトウエアを実行
するものであり、また、図1に示すように、処理フロー
チャートを実行するものである。更に、コンピュータ装
置1には、キーボード入力装置4及びマウス入力装置5
が接続されており、必要な操作、入力データや位置デー
タを取り込めるようになっている。
In FIG. 2, a computer device 1 as a processing main body has a central processing unit (CPU) 2 and a memory 3, and software as a pattern design resource stored in the memory 3 or the hard disk device 6 is used. In addition, the processing flowchart is executed as shown in FIG. Further, the computer device 1 includes a keyboard input device 4 and a mouse input device 5.
Is connected so that necessary operations, input data and position data can be acquired.

【0009】また、コンピュータ装置1には、グラフィ
ック・ディスプレイ7が接続されており、処理状況及び
結果をオペレータに知らせたり、オペレータに対して操
作誘導を行ったりするようになっている。以下、図1に
示す処理フローチャートにしたがって実施例の説明を行
う。まず、ステップS1に示すように、テーブル作成・
変更が行われたか否かを判断する。そこで、テーブル作
成・変更が行われていない場合は、ステップS6へ進
む。
Further, a graphic display 7 is connected to the computer device 1 so as to notify the operator of the processing status and the result and guide the operator to the operation. The embodiment will be described below with reference to the processing flowchart shown in FIG. First, as shown in step S1, table creation /
Determine if any changes have been made. Therefore, if the table is not created or changed, the process proceeds to step S6.

【0010】また、ステップS1で、テーブル作成・変
更が行われると、ステップS2に示すように、予めメモ
リ3又はハードディスク装置6に格納されている結線情
報に対して配線の優先順位を付加し、メモリ3又はハー
ドディスク装置6に格納する。 次いで、ステップS3
に示すように、例えば、図3に示すように、配線の優先
順位と色及び線種を対応させた第1のテーブルを作成
し、メモリ3又はハードディスク装置6に格納する。例
えば、第1のテーブルとしては、配線の優先順位が1番
のものは、赤色で、実線とし、配線の優先順位が2〜1
0番のものは、赤色で、破線とし、配線の優先順位が1
1〜30番のものは、緑色で、実線とし、配線の優先順
位が31〜50番のものは、青色で、実線とし、配線の
優先順位が51番以上のものは、黄色で、破線とする。
When the table is created / changed in step S1, as shown in step S2, the wiring priority is added to the wiring information stored in the memory 3 or the hard disk device 6 in advance, It is stored in the memory 3 or the hard disk device 6. Then, step S3
As shown in FIG. 3, for example, as shown in FIG. 3, a first table in which the priority of wiring is associated with the color and the line type is created and stored in the memory 3 or the hard disk device 6. For example, in the first table, the wiring having the first wiring priority is red and has a solid line, and the wiring priority is 2-1.
The number 0 is red and has a broken line, and the wiring priority is 1.
Nos. 1 to 30 are green and have solid lines, and those having a wiring priority of 31 to 50 are blue and have solid lines, and those having a wiring priority of 51 or higher are yellow and have dashed lines. To do.

【0011】また、ステップS4に示すように、例え
ば、図4に示すように、信号名、電源名と、色及び線種
を対応させた第2のテーブルを作成し、メモリ3又はハ
ードディスク装置6に格納する。例えば、第2のテーブ
ルとしては、GND(アース)の場合は、水色で、破線
とし、VTT(電源)の場合は、白色で、点線とし、VCC
(電源)の場合は白色で、実線とし、CK(クロック)
*の場合は、赤色で、実線とし、IN(入力)*の場合
は、青色で、実線とし、OUT(出力)*の場合は、緑
色で、実線とし、OTHER(その他)の場合は、黄色
で、破線とする。なお、第2のテーブルの中の“*”
は、ワイルドカード(任意の文字列に対応する)を示
す。ここで、信号名の指定方法として、入力と出力、ア
ナログ信号とディジタル信号、バス配線の区別、高速信
号・クロック信号と低速信号及びこれらの組み合わせが
考えられる。
Further, as shown in step S4, for example, as shown in FIG. 4, a second table in which signal names, power source names, colors and line types are associated with each other is created, and the memory 3 or the hard disk device 6 is created. To store. For example, as the second table, in the case of GND (earth), it is light blue and shown by a broken line, and in the case of V TT (power supply), it is white and shown by a dotted line, and V CC
In case of (power supply), it is white, solid line, CK (clock)
* Indicates red and solid line, IN (input) * indicates blue and solid line, OUT (output) * indicates green and solid line, and OTHER (other) indicates yellow Then, make it a broken line. Note that "*" in the second table
Indicates a wild card (corresponding to any character string). Here, as the method of specifying the signal name, input and output, analog signal and digital signal, distinction of bus wiring, high speed signal / clock signal and low speed signal, and combinations thereof can be considered.

【0012】更に、ステップS5に示すように、例え
ば、図5に示すように、従来の配線パターンの層毎の色
及び線種を対応させた第3のテーブルを作成し、メモリ
3又はハードディスク装置6に格納する。例えば、表層
の場合は、水色で、実線とし、第一層の場合は、緑色
で、実線とし、第二層の場合は、ピンク色で、実線と
し、裏層の場合は、黄緑色で、実線とする。
Further, as shown in step S5, for example, as shown in FIG. 5, a third table is created in which the color and line type of each layer of the conventional wiring pattern are associated with each other, and the memory 3 or the hard disk device is prepared. Store in 6. For example, in the case of the surface layer, it is light blue with a solid line, in the case of the first layer it is green with a solid line, in the case of the second layer it is pink with a solid line, and in the case of the back layer it is yellow green, Use a solid line.

【0013】これらの第1、第2又は第3のテーブルを
用いて、グラフィック表示を行う。まず、結線情報表示
は、第1のテーブルと第2のテーブルを切り換えられる
ようにし、優先順位に着目した色分け、線種分け表示
と、信号名/電源名に着目した色分け、線種分け表示を
行えるようにする。すなわち、ステップS7に示すよう
に、第1のテーブルのモード表示を行い、次いで、ステ
ップS8に示すように、第1のテーブルによる色表示を
行う。なお、第1のテーブルに示されているように、不
必要な色分け、線種分け表示は、スイッチのオフ操作に
より、表示を消すことにより、パターン設計を容易にす
ることができる。これは、各テーブルを用いた表示に共
通して言えることである。
Graphic display is performed using these first, second or third tables. First, in connection information display, the first table and the second table can be switched, and color classification and line type classification display focusing on priority order and color classification and line type classification display focusing on signal name / power supply name are performed. To be able to do it. That is, the mode display of the first table is performed as shown in step S7, and then the color display according to the first table is performed as shown in step S8. As shown in the first table, unnecessary color-coded and line-type coded display can be easily designed by turning off the display by turning off the switch. This is common to the displays using each table.

【0014】又は、ステップS9に示すように、第2の
テーブルのモード表示を行い、次いで、ステップS10
に示すように、第2のテーブルによる色表示を行う。こ
れらの第1のテーブルと第2のテーブルは切り換え可能
であり、結線情報表示を行うことができる。同様に、配
線パターン表示は、第2のテーブルと第3のテーブルを
切り換えるようにし、信号名/電源名に着目した色分
け、線種分け表示と、配線パターンの層毎の色分け、線
種分け表示を行なえるようにする。
Alternatively, as shown in step S9, the mode of the second table is displayed, and then step S10.
As shown in, the color display is performed by the second table. The first table and the second table can be switched, and the connection information can be displayed. Similarly, in the wiring pattern display, switching between the second table and the third table is performed, and the color classification and line type classification display focusing on the signal name / power supply name and the color classification and line type classification display for each layer of the wiring pattern are displayed. To be able to do.

【0015】すなわち、ステップS9に示すように、第
2のテーブルのモード表示を行い、次いで、ステップS
10に示すように、第2のテーブルによる色表示を行
う。又は、ステップS11に示すように、第3のテーブ
ルのモード表示を行い、次いで、ステップS12に示す
ように、第3のテーブルによる色表示を行う。次いで、
ステップS13に示すように、色表示の変更を行うか否
かを判断して、色表示の変更を行う必要がなければ、終
了し、色表示の変更を行う必要があれば、ステップS6
に戻り、結線情報表示及び配線パターンの表示を行う。
That is, as shown in step S9, the mode display of the second table is performed, and then step S
As shown in FIG. 10, color display by the second table is performed. Alternatively, the mode display of the third table is performed as shown in step S11, and then the color display by the third table is performed as shown in step S12. Then
As shown in step S13, it is determined whether or not the color display should be changed, and if it is not necessary to change the color display, the process ends. If it is necessary to change the color display, step S6 is performed.
Then, the connection information display and the wiring pattern display are performed.

【0016】なお、各テーブル毎に、そのテーブル内で
部分表示、もしくは部分無表示の指定も行うことができ
る。更に、現在のグラフィック表示状態については、ど
のテーブルを用いて表示を行っているか、そのモード
を、図6に示すように、グラフィック・ディスプレイ7
上のモード表示部8に表示することにより、オペレータ
がどのテーブルを用いて表示を行っているかを認識する
ことができるようになっている。
For each table, partial display or no display can be designated in the table. Further, as for the current graphic display state, which table is used for display and its mode are shown in FIG.
By displaying on the mode display section 8 above, the operator can recognize which table is used for display.

【0017】例えば、現在、結線情報は、第1のテーブ
ルを用いて、配線パターンは、第3のテーブルを用いて
表示を行っていることが、モード表示部8に表示され
る。なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
For example, it is displayed on the mode display section 8 that the connection information is currently displayed using the first table and the wiring pattern is displayed using the third table. The present invention is not limited to the above-mentioned embodiment, and various modifications can be made based on the spirit of the present invention.
They are not excluded from the scope of the present invention.

【0018】[0018]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、結線情報及び配線パターンのグラフィック表示
を、配線の優先順位や信号名/電源名にて、色分け、線
種分けすることにより、一目で配線の優先順位や信号名
/電源名の判断が可能になる。したがって、迅速にして
的確な配線基板のパターン設計が可能になり、特に、そ
のパターン設計時間の短縮を図ることができる。
As described above in detail, according to the present invention, the graphic display of the connection information and the wiring pattern is classified by the priority of the wiring and the signal name / power supply name by the color and the line type. This makes it possible to determine the wiring priority and signal name / power supply name at a glance. Therefore, the pattern design of the wiring board can be performed quickly and accurately, and in particular, the pattern design time can be shortened.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示すコンピュータ援用による
基板配線パターンの処理フローチャートである。
FIG. 1 is a computer-aided processing flow chart of a board wiring pattern according to an embodiment of the present invention.

【図2】本発明の実施例を示すコンピュータ援用による
基板配線パターン設計装置のブロック図である。
FIG. 2 is a block diagram of a computer-aided board wiring pattern design apparatus showing an embodiment of the present invention.

【図3】本発明の実施例を示す配線の優先順位と色及び
線種を対応させた第1のテーブルを示す図である。
FIG. 3 is a diagram showing a first table in which wiring priorities, colors, and line types are associated with each other according to an embodiment of the present invention.

【図4】本発明の実施例を示す配線の信号名/電源名と
色及び線種を対応させた第2のテーブルを示す図であ
る。
FIG. 4 is a diagram showing a second table in which signal names / power source names of wirings are associated with colors and line types according to the embodiment of the present invention.

【図5】本発明の実施例を示す配線の層と色及び線種を
対応させた第3のテーブルを示す図である。
FIG. 5 is a diagram showing a third table in which wiring layers, colors, and line types are associated with each other according to the embodiment of the present invention.

【図6】本発明の実施例を示すグラフィック・ディスプ
レイ上へのモード表示状態を示す図である。
FIG. 6 is a diagram showing a mode display state on a graphic display showing an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 コンピュータ装置 2 中央処理装置(CPU) 3 メモリ 4 キーボード入力装置 5 マウス入力装置 6 ハードディスク装置 7 グラフィック・ディスプレイ 8 モード表示部 1 Computer Device 2 Central Processing Unit (CPU) 3 Memory 4 Keyboard Input Device 5 Mouse Input Device 6 Hard Disk Device 7 Graphic Display 8 Mode Display Section

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 コンピュータ援用による基板配線パター
ンの設計方法において、(a)結線情報への配線優先順
位を付与し、(b)配線優先順位と色/線種を対応させ
た第1のテーブルを作成し、メモリに記憶し、(c)信
号名/電源名と色/線種を対応させた第2のテーブルを
作成し、メモリに記憶し、(d)層名と色/線種を対応
させた第3のテーブルを作成し、メモリに記憶し、
(e)グラフィック・ディスプレイ上に、結線情報を前
記第1のテーブルに基づいて配線優先順位により色分け
及び線種分けして表示し、(f)グラフィック・ディス
プレイ上に、結線情報を前記第2のテーブルに基づいて
信号名/電源名別に、色分け及び線種分けして表示し、
(g)グラフィック・ディスプレイ上に、配線パターン
を前記第2のテーブルに基づいて信号名/電源名別に、
色分け及び線種分けして表示し、(h)グラフィック・
ディスプレイ上に、配線パターンを前記第3のテーブル
に基づいて層別に、色分け及び線種分けして表示し、基
板配線パターンの設計を行うことを特徴とするコンピュ
ータ援用による基板配線パターンの設計方法。
1. A computer-aided method of designing a board wiring pattern, wherein a first table in which (a) wiring priority is given to connection information and (b) wiring priority and color / line type are associated with each other is created. Created and stored in memory, (c) Create a second table that associates signal name / power supply name with color / line type, store in memory, and (d) associate layer name with color / line type Create a third table, and store it in memory,
(E) The connection information is displayed on the graphic display by color and line type according to the wiring priority order based on the first table, and (f) the connection information is displayed on the graphic display by the second information. Display by color and line type by signal name / power supply name based on the table.
(G) On the graphic display, the wiring pattern is classified according to the signal name / power supply name based on the second table,
Displayed by color and line type, (h) Graphic
A computer-aided method for designing a board wiring pattern, characterized in that a wiring pattern is displayed on a display by color and line type for each layer based on the third table, and the board wiring pattern is designed.
JP5035023A 1993-02-24 1993-02-24 Designing method for substrate wiring pattern by computer support Withdrawn JPH06251108A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5035023A JPH06251108A (en) 1993-02-24 1993-02-24 Designing method for substrate wiring pattern by computer support

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5035023A JPH06251108A (en) 1993-02-24 1993-02-24 Designing method for substrate wiring pattern by computer support

Publications (1)

Publication Number Publication Date
JPH06251108A true JPH06251108A (en) 1994-09-09

Family

ID=12430465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5035023A Withdrawn JPH06251108A (en) 1993-02-24 1993-02-24 Designing method for substrate wiring pattern by computer support

Country Status (1)

Country Link
JP (1) JPH06251108A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080189A (en) * 2005-09-16 2007-03-29 Yamaha Corp Control device and program
US8266516B2 (en) 2005-09-16 2012-09-11 Yamaha Corporation Controller
JP2021117623A (en) * 2020-01-23 2021-08-10 日立Astemo株式会社 Crosstalk check device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080189A (en) * 2005-09-16 2007-03-29 Yamaha Corp Control device and program
US8266516B2 (en) 2005-09-16 2012-09-11 Yamaha Corporation Controller
JP2021117623A (en) * 2020-01-23 2021-08-10 日立Astemo株式会社 Crosstalk check device

Similar Documents

Publication Publication Date Title
US7243314B2 (en) Window operation interface for graphically revising electrical constraint set and method of using the same
JPH06251108A (en) Designing method for substrate wiring pattern by computer support
US20050086621A1 (en) Method for processing design data of semiconductor integrated circuit
JPH04246778A (en) Arranging system for semiconductor integrated circuit
JPH07129630A (en) Method for drawing cad drawing for similar parts
JP3476688B2 (en) Netlist generation method and netlist generation device
JP2605932B2 (en) Layout design equipment for semiconductor integrated circuits
JP7278981B2 (en) Crosstalk check device
JP2538397B2 (en) Circuit design equipment
JP2832618B2 (en) Display method of each data for forming wiring route of printed wiring board
JP2002183232A (en) Device and method for displaying lsi layout data
JP2004013683A (en) Development method of semiconductor integrated circuit, layout editor, and storage medium
JPH09325973A (en) Line system analyzer
JPH0778195A (en) Data updating system in circuit design cad
JP2006155406A (en) Cad device and method for displaying circuit component
JP2940124B2 (en) Substrate CAD system
JP3248800B2 (en) Circuit diagram creation device and circuit diagram creation method
JPH05114007A (en) System for editing printed circuit diagram
JPH052617A (en) Circuit diagram generation device
JP2937381B2 (en) Integrated circuit design method and design apparatus
JPH02247780A (en) Lsi design supporting system
JP2000181948A (en) Hierarchical drawing design device
JPH0342777A (en) Circuit diagram editor
JPH07200655A (en) Automatic designing device
JPH0561929A (en) Circuit diagram input method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509