CN112838048A - 互连结构以及其制作方法 - Google Patents

互连结构以及其制作方法 Download PDF

Info

Publication number
CN112838048A
CN112838048A CN201911153512.0A CN201911153512A CN112838048A CN 112838048 A CN112838048 A CN 112838048A CN 201911153512 A CN201911153512 A CN 201911153512A CN 112838048 A CN112838048 A CN 112838048A
Authority
CN
China
Prior art keywords
conductive line
layer
interlayer dielectric
dielectric layer
interconnect structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911153512.0A
Other languages
English (en)
Inventor
许闵翔
蔡郁涵
张志圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201911153512.0A priority Critical patent/CN112838048A/zh
Priority to US16/709,934 priority patent/US11127675B2/en
Publication of CN112838048A publication Critical patent/CN112838048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种互连结构以及其制作方法，其中该互连结构包括第一层间介电层、第一导线、保护层、第二层间介电层与连接插塞。第一导线部分设置于第一层间介电层中。保护层设置于第一导线以及第一层间介电层上。保护层覆盖第一导线的上表面与侧壁。保护层具有凹陷于垂直方向上与第一导线对应设置。第二层间介电层设置于保护层上。连接插塞贯穿第二层间介电层的至少一部分与保护层，用以与第一导线连接。

Description

互连结构以及其制作方法
技术领域
本发明涉及一种互连结构以及其制作方法，尤其是涉及一种具有保护层的互连结构以及其制作方法。
背景技术
半导体集成电路的技术随着时间不断地进步成长，每个新世代制作工艺下的产品都较前一个世代具有更小且更复杂的电路设计。在各芯片区域上的功能元件因产品革新需求而必须使其数量与密度不断地提升，当然也就使得各元件的几何尺寸需越来越小。在集成电路的互连结构中，当各金属层的线宽与间距逐渐缩小的状况下，对于形成连接不同金属层的连接插塞的对位精准度要求也越来越严苛，进而影响到产品良率与制作工艺设计。因此，需要在相关制作工艺或/及结构设计上进行改变，以提高相关的制作工艺容许范围(process window)与制作工艺良率。
发明内容
本发明提供了一种互连结构以及其制作方法，利用于形成连接插塞之前形成保护层覆盖第一导线的上表面与侧壁，由此使得连接插塞可以自对准(self-aligned)的方式形成，并进而达到提高相关的制作工艺容许范围与制作工艺良率的效果。
本发明的一实施例提供一种互连结构的制作方法，包括下列步骤。首先，形成一第一导线。第一导线的至少一部分形成于一第一层间介电层中。在第一导线以及第一层间介电层上形成一保护层。保护层覆盖第一导线的一上表面以及第一导线的一侧壁。在保护层中形成一凹陷，且凹陷于一垂直方向上对应第一导线而形成。在保护层上形成一第二层间介电层。形成一连接插塞贯穿第二层间介电层的至少一部分以及保护层，用以使连接插塞与第一导线连接。
本发明的一实施例提供一种互连结构，包括一第一层间介电层、一第一导线、一保护层、一第二层间介电层以及一连接插塞。第一导线部分设置于第一层间介电层中。保护层设置于第一导线以及第一层间介电层上。保护层覆盖第一导线的一上表面以及第一导线的一侧壁。保护层具有一凹陷，且凹陷于一垂直方向上与第一导线对应设置。第二层间介电层设置于保护层上，而连接插塞贯穿第二层间介电层的至少一部分以及保护层，用以与第一导线连接。
本发明的另一实施例提供一种互连结构，包括一第一层间介电层、一第一导线、一氮化铝层、一第二层间介电层以及一连接插塞。第一导线部分设置于第一层间介电层中。氮化铝层设置于第一导线以及第一层间介电层上。氮化铝层覆盖第一导线的一上表面以及第一导线的一侧壁。第二层间介电层设置于氮化铝层上。连接插塞贯穿第二层间介电层的至少一部分以及氮化铝层，用以与第一导线连接。
附图说明
图1为本发明第一实施例的互连结构的上视示意图；
图2为沿图1中A-A’剖线所绘示的剖视图；
图3为沿图1中B-B’剖线所绘示的剖视图；
图4至图12为本发明第一实施例的互连结构的制作方法示意图，其中
图5为图4之后的状况示意图；
图6为图5之后的状况示意图；
图7为图6之后的状况示意图；
图8为图7之后的状况示意图；
图9为图8之后的状况示意图；
图10为图9之后的状况示意图；
图11为图10之后的状况示意图；
图12为图11之后的状况示意图；
图13为在本发明第一实施例的互连结构的制作方法中发生对准偏移的示意图；
图14为在本发明的一比较实施例的互连结构的制作方法中发生对准偏移的示意图；
图15与图16为本发明第二实施例的互连结构的制作方法示意图，其中图16为图15之后的状况示意图。
主要元件符号说明
10 介电层
12 导电结构
20 第一层间介电层
20T 上表面
22 第一介电层
24 第二介电层
26 被处理层
30 第一导线
30S 侧壁
30T 上表面
32 第一阻障层
34 第一导电材料
40 保护层
40A 氮化铝层
42 凹陷
42B 底部
50 第二层间介电层
52 硬掩模层
60 连接插塞
62 第二阻障层
62A 第一部分
62B 第二部分
64 第二导电材料
64A 第一部分
64B 第二部分
70 第二导线
91 表面处理
92 移除制作工艺
93 强化处理
94 蚀刻制作工艺
94A 第一蚀刻步骤
94B 第二蚀刻步骤
101 互连结构
102 互连结构
D1 第一方向
D2 第二方向
D3 垂直方向
DS 距离
H1 第一开孔
H2 第二开孔
TK1 厚度
TK2 厚度
TR 沟槽
TS 突出结构
具体实施方式
以下本发明的详细描述已披露足够的细节以使本领域的技术人员能够实践本发明。以下阐述的实施例应被认为是说明性的而非限制性的。对于本领域的一般技术人员而言显而易见的是，在不脱离本发明的精神和范围的情况下，可以进行形式及细节上的各种改变与修改。
在进一步的描述各实施例之前，以下先针对全文中使用的特定用语进行说明。
用语“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物上而且还包括在某物上且其间有其他居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示在某物“上方”或“之上”的含义，而且还可以包括其在某物“上方”或“之上”且其间没有其他居间特征或层(即，直接在某物上)的含义。
用语“蚀刻”在本文中通常用来描述用以图案化材料的制作工艺，使得在蚀刻完成后的材料的至少一部分能被留下。例如，应该理解的是，蚀刻硅的方法通常包括在硅上面图案化一光致抗蚀剂层，然后从未被光致抗蚀剂层保护的区域去除硅。因此，在蚀刻过程完成后，被光致抗蚀剂层保护的区域的硅可留下。然而，在另一些实施例中，蚀刻也可以包括未使用光致抗蚀剂的方法，但在蚀刻过程完成后也可留下至少一部分的被蚀刻材料。
上面的说明可用来从区分“蚀刻”及“移除”。当“蚀刻”一材料，该材料的至少一部分在蚀刻结束后可被保留。与此相反的是，当“移除”材料时，基本上所有的材料可在过程中被除去。然而，在一些实施例中，“移除”可被认为是一个广义的用语而包括蚀刻。
在下文中使用术语“形成”或“设置”来描述将材料层施加到基底的行为。这些术语旨在描述任何可行的层形成技术，包括但不限于热生长、溅射、蒸发、化学气相沉积、外延生长、电镀等。
请参阅图1至图3。图1所绘示为本发明第一实施例的互连结构的上视示意图，图2为沿图1中A-A’剖线所绘示的剖视图，而图3为沿图1中B-B’剖线所绘示的剖视图。如图1至图3所示，本实施例提供一互连结构101，包括一第一层间介电层20、一第一导线30、一保护层40、一第二层间介电层50以及一连接插塞60。第一导线30部分设置于第一层间介电层20中。保护层40设置于第一导线30以及第一层间介电层20上。保护层40覆盖第一导线30的一上表面30T以及第一导线30的一侧壁30S。保护层40具有一凹陷42，且凹42陷于一垂直方向D3上与第一导线30对应设置。第二层间介电层50设置于保护层40上，而连接插塞60贯穿第二层间介电层50的至少一部分以及保护层40，用以与第一导线30连接。
在一些实施例中，第一层间介电层20可设置于一介电层10上，而介电层10可设置于一基底(未绘示)上，但并不以此为限。上述的基底可包括半导体基底或非半导体基底，半导体基底可包括例如硅基底、硅锗半导体基底或硅覆绝缘(silicon-on-insulator，SOI)基底等，而非半导体基底可包括玻璃基底、塑胶基底或陶瓷基底等，但并不以此为限。举例来说，可视设计需要于半导体基底上先形成多个半导体结构(例如场效晶体管，未绘示)以及覆盖场效晶体管的介电层(例如介电层10或位于介电层10下方的其他介电层)，然后再形成第一层间介电层20，但并不以此为限。此外，在一些实施例中，介电层10中可设置有导电结构12，而上述的半导体结构可通过导电结构12向上电连接至第一导线30，但并不以此为限。
在一些实施例中，互连结构101可包括多个第一导线30设置于第一层间介电层20中，各第一导线30可沿一第一方向D1延伸，而多个第一导线30可沿一第二方向D2上重复排列设置，但并不以此为限。上述的垂直方向D3可被视为第一层间介电层20的厚度方向，且垂直方向D3也可被视为由第一方向D1与第二方向D2所构成的平面上的法线方向，故垂直方向D3可分别与第一方向D1以及第二方向D2正交，但并不以此为限。在一些实施例中，互连结构101可更包括多个第二导线70与多个连接插塞60，第二导线70可设置于第二层间介电层50中，而多个第二导线70可彼此互相平行设置。举例来说，各第二导线70可沿第二方向D2延伸，而多个第二导线70可沿第一方向D1上重复排列设置，但并不以此为限。换句话说，第一导线30与第二导线70可互相交错，各连接插塞60可设置于对应的第一导线30与第二导线70于垂直方向D3的重叠处，且各第二导线70可通过对应的连接插塞60与对应的第一导线30电连接。
在一些实施例中，保护层40可具有多个凹陷42，而各凹陷42可于垂直方向D3上与一个第一导线30对应设置，故各凹陷42的延伸方向可与各第一导线30的延伸方向彼此互相平行，但并不以此为限。举例来说，各凹陷42可沿第一方向D1延伸，而多个凹陷42可沿第二方向D2上重复排列设置，但并不以此为限。换句话说，各凹陷42的延伸方向(例如第一方向D1)以及各第二导线70的延伸方向(例如第二方向D2)可分别与垂直方向D3正交，且各凹陷42的延伸方向可不同于各第二导线70的延伸方向。此外，多个第二导线70的其中一者(例如位于图1中下方的第二导线70)可设置于对应的连接插塞60之上且通过此连接插塞60与对应的第一导线30(例如位于图1中最左侧的第一导线30)电连接，而多个第二导线70的其中另一者(例如位于图1中上方的第二导线70)可于垂直方向D3上与凹陷42(例如位于图1中最左侧的凹陷42)的一部分重叠且与位于此凹陷42下方的第一导线30(例如位于图1中最左侧的第一导线30)电性绝缘。换句话说，各第二导线70可于垂直方向D3上与多个凹陷42以及多个第一导线30重叠，但连接插塞60可仅设置于需互相电连接的第二导线70与第一导线30彼此于垂直方向D3上的重叠处，而于垂直方向D3上彼此重叠的第二导线70与第一导线30在未于重叠处设置连接插塞60的状况下可通过第二层间介电层50或/及保护层40形成电性绝缘的效果。
在一些实施例中，各凹陷42可未贯穿于垂直方向D3上位于对应的第一导线30上的保护层40。换句话说，部分的保护层40可位于各凹陷42的底部42B以及与此凹陷42对应的第一导线30之间，而各连接插塞60可于垂直方向D3上贯穿位于对应的凹陷42的底部42B与第一导线30之间的保护层40。在一些实施例中，保护层40中于垂直方向D3上远离第一层间介电层20的最上表面可在垂直方向D3上高于位于第一导线30上的保护层40的上表面，而未与第一导线30于垂直方向D3上重叠的保护层40的厚度(或厚度的最大值)可大于与第一导线30于垂直方向D3上重叠的保护层40的厚度(或厚度的最大值)，但并不以此为限。在一些实施例中，保护层40可直接接触各第一导线30的上表面30T(也可被视为第一导线30于垂直方向D3上的最上表面)、各第一导线30的侧壁30S以及第一层间介电层20的一上表面20T(也可被视为第一层间介电层20于垂直方向D3上的最上表面)，但并不以此为限。此外，第一层间介电层20的上表面20T可于垂直方向D3上低于各第一导线30的上表面30T，各第一导线30可部分设置于第一层间介电层20中且部分自第一层间介电层20的上表面20T向上突出于第一层间介电层20之外。换句话说，各第一导线30于垂直方向D3上的厚度(或厚度的最大值)可大于第一层间介电层20于垂直方向D3上的厚度(或厚度的最大值)，但并不以此为限。
在一些实施例中，上述的介电层10、第一层间介电层20以及第二层间介电层50可分别包括单层的介电材料或多层于垂直方向D3上堆叠的介电材料例如氧化硅、氮化硅、氮碳化硅、氟硅玻璃(fluorosilicate glass，FSG)、低介电常数(low dielectric constant，low-k)介电材料或其他适合的介电材料。上述的low-k介电材料可包括介电常数相对较低(例如但并不限于介电常数低于2.9)的介电材料，例如苯并环丁烯(benzocyclclobutene，BCB)、HSQ(hydrogen silsesquioxane)、MSQ(methyl silesquioxane)、硅氧碳氢化物(SiOC-H)或/及多孔性介电材料。举例来说，第一层间介电层20可包括第一介电层22以及设置于第一介电层22上的第二介电层24，且第二介电层24的材料组成可不同于第一介电层22的材料组成，但并不以此为限。
在一些实施例中，上述的导电结构12、各第一导线30、各连接插塞60以及各第二导线70可分别包括一导电材料以及围绕此导电材料的阻障层。上述的导电材料可包括电阻率相对较低的导电材料例如铜、铝、钨等，而上述的阻障层可包括氮化钛、氮化钽或其他适合的具有导电能力的阻障材料。举例来说，各第一导线30可包括一第一阻障层32以及一第一导电材料34，各连接插塞60可包括一第二阻障层62的第一部分62A以及一第二导电材料64的第一部分64A，而各第二导线70可包括第二阻障层62的第二部分62B以及第二导电材料64的第二部分64B，但并不以此为限。换句话说，在一些实施例中，第二导线70以及连接插塞60可由相同材料一并形成，但并不以此为限。在一些实施例中，第一导线30可被视为互连结构101中的第N层金属层，而第二导线70可被视为互连结构101中的第N+1层金属层，但并不以此为限。
在一些实施例中，保护层40的材料组成较佳不同于第一层间介电层20的材料组成以及第二层间介电层50的材料组成，由此于互连结构101的制造过程中提供所需的蚀刻选择比，例如保护层40的材料可包括氮化铝(AlN)或其他适合的与第二层间介电层50之间可具有所需蚀刻性质(例如被蚀刻率)差异的介电材料。因此，在一些实施例中，保护层40可为一氮化铝层40A，氮化铝层40A可设置于第一导线30以及第一层间介电层20上，且氮化铝层40A可覆盖第一导线30的上表面30T以及第一导线30的侧壁30S。第二层间介电层50可设置于氮化铝层40A上，且连接插塞60可贯穿第二层间介电层50的至少一部分以及氮化铝层40A，用以与对应的第一导线30连接。在一些实施例中，氮化铝层40A可直接接触各第一导线30的上表面30T、各第一导线30的侧壁30S以及第一层间介电层20的上表面20T，但并不以此为限。
请参阅图1至图12。图4至图12所绘示为本发明第一实施例的互连结构的制作方法示意图。图5绘示了图4之后的状况示意图，图6绘示了图5之后的状况示意图，图7绘示了图6之后的状况示意图，图8绘示了图7之后的状况示意图，图9绘示了图8之后的状况示意图，图10绘示了图9之后的状况示意图，图11绘示了图10之后的状况示意图，图12绘示了图11之后的状况示意图，而图1至图3可被视为绘示了图10之后的状况示意图。如图1至图3所示，本实施例的互连结构101的制作方法可包括下列步骤。首先，形成第一导线30。第一导线30的至少一部分形成于第一层间介电层20中。在第一导线30以及第一层间介电层20上形成保护层40。保护层40覆盖第一导线30的上表面30T以及第一导线30的侧壁30S。在保护层40中形成凹陷42，且凹陷42于垂直方向D3上对应第一导线30而形成。于保护层40上形成第二层间介电层50。形成连接插塞60贯穿第二层间介电层50的至少一部分以及保护层40，用以使连接插塞60与第一导线30连接。
在一些实施例中，互连结构101的制作方法可更包括于第二层间介电层50中形成第二导线70，第二导线70可形成于连接插塞60之上，且第二导线70可通过连接插塞60与第一导线30电连接。在一些实施例中，可形成多个第一导线30、多个连接插塞60、多个凹陷42以及多个第二导线70。各第二导线70可于垂直方向D3上与多个凹陷42以及多个第一导线30重叠，而连接插塞60可设置于需互相电连接的第二导线70与第一导线30之间，用以使第二导线70可通过连接插塞60与对应的第一导线30电连接。
进一步说明，本实施例的互连结构101的制作方法可包括但并不限于下列步骤。如图4所示，第一层间介电层20可形成于介电层10上，而导电结构12可形成于介电层10中。在一些实施例中，各第一导线30可于垂直方向D3上贯穿第一层间介电层20，用以与对应的导电结构12的部分形成电连接，但并不以此为限。在一些实施例中，可对第一层间介电层20进行一光刻制作工艺(photolithographic process)，用以于第一层间介电层20中先形成对应导电结构12的贯穿孔，然后于贯穿孔中形成第一导线30的材料(例如第一阻障层32与第一导电材料34)，接着再进行平坦化制作工艺以移除贯穿孔之外的第一阻障层32与第一导电材料34，由此形成第一导线30，但并不以此为限。在一些实施例中，也可视设计需要使用不同于上述的制作方法或/及不同于上述的材料来形成第一导线30。此外，在利用上述的平坦化制作工艺来形成第一导线30的状况下，第一层间介电层20的上表面20T可与各第一导线30的上表面30T大体上共平面，但并不以此为限。
接着，如图4至图6所示，在一些实施例中，可移除第一层间介电层20的一部分，用以降低第一层间介电层20的上表面20T而暴露出各第一导线30的侧壁30S的一部分。上述的移除第一层间介电层20的一部分的方法可包括但并不限于下列步骤。首先，如图4至图5所示，于第一导线30形成之后，对第一层间介电层20进行一表面处理91，而第一层间介电层20的一部分(例如靠近上表面20T的部分)可被表面处理91转变成一被处理层26。然后，如图5至图6所示，在表面处理91之后，可进行一移除制作工艺92，用以将被处理层26移除。
在一些实施例中，表面处理91可包括等离子体处理或其他适合的表面处理方式，而被处理层26可包括一等离子体损害层(plasma damaged layer)，但并不以此为限。在一些实施例中，表面处理91可用以改变位于上表面20T附近的第一层间介电层20的物理结构，由此可利用对于被处理层26以及第一层间介电层20(例如第二介电层24)之间具有较高蚀刻选择比或/及对于被处理层26以及第一导线30之间具有较高蚀刻选择比的移除制作工艺92来完全移除被处理层26且降低对于第一导线30与第一层间介电层20产生的不良影响。在一些实施例中，移除制作工艺92可包括湿式蚀刻制作工艺，例如使用稀释氢氟酸(dilutehydrofluoric acid，DHF)或其他适合的蚀刻剂的湿式蚀刻制作工艺，但并不以此为限。在一些实施例中，通过上述的表面处理91的制作工艺参数调整，可控制被处理层26的厚度TK1，进而可控制于移除制作工艺92之后第一层间介电层20的上表面20T与各第一导线30的上表面30T于垂直方向D3之间的距离DS，但并不以此为限。
然后，如图5至图8所示，可形成保护层40覆盖第一导线30的上表面30T、第一导线30的侧壁30S以及第一层间介电层20的上表面20T。换句话说，第一层间介电层20的一部分(例如被处理层26)可于形成保护层40之前被移除，用以暴露出各第一导线30的侧壁30S的一部分，并可于形成保护层40之前，使第一层间介电层20的上表面20T于垂直方向D3上低于各第一导线30的上表面30T。此外，在一些实施例中，可视设计需要于移除被处理层26之后以及形成保护层40之前，对各第一导线30或/及第一层间介电层20进行一强化处理(consolidation treatment)93，用以补偿上述的表面处理91或/及移除制作工艺92对于第一导线30与第一层间介电层20可能产生的不良影响。上述的强化处理93可包括热处理(例如退火处理)或其他适合的强化处理方式。保护层40的形成方法可包括化学气相沉积、物理气相沉积、原子层沉积、等离子体增强原子层沉积、或其组合。
之后，如图9所示，在保护层40中形成多个凹陷42。在一些实施例中，可利用一光刻制作工艺来形成凹陷42，而此光刻制作工艺中所使用的光掩模可与上述用以形成第一导线30所对应的贯穿孔的光刻制作工艺中所使用的光掩模相同，由此改善凹陷42于垂直方向D3上与第一导线30之间的对准(alignment)的状况，且可达到降低生产成本的效果，但并不以此为限。在一些实施例中，各凹陷42可未贯穿于垂直方向D3上位于对应的第一导线30上的保护层40，而位于各凹陷42的底部42B以及与此凹陷42对应的第一导线30之间的保护层40需具有一定厚度(例如图9所示的厚度TK2)以使保护层40于后续的蚀刻制作工艺中具有保护或/及蚀刻阻挡的效果。换句话说，在一些实施例中，在形成凹陷42之后，各第一导线30的上表面30T可仍被保护层40覆盖。
接着，如图10至图12以及图2所示，形成第二层间介电层50、连接插塞60以及第二导线70。在一些实施例中，可于保护层40上形成第二层间介电层50，并于第二层间介电层50上形成一硬掩模层52。然后，可利用硬掩模层52搭配一光刻制作工艺而形成对应连接插塞60的接触孔(例如图12中所示的第二开孔H2)以及对应第二导线70的沟槽TR，而第二开孔H2可贯穿位于对应的凹陷42的底部42B与第一导线30之间的保护层40，但并不以此为限。举例来说，上述的光刻制作工艺可包括一蚀刻制作工艺94，可利用对第二层间介电层50以及保护层40进行蚀刻制作工艺94而形成第二开孔H2与沟槽TR，且硬掩模层52可于蚀刻制作工艺94之后移除，但并不以此为限。在一些实施例中，保护层40于蚀刻制作工艺94中的被蚀刻率可低于第二层间介电层50于蚀刻制作工艺94中的被蚀刻率，由此使得保护层40可提供保护或/及蚀刻阻挡的效果并可以自对准(self-aligned)的方式来形成对应连接插塞60的接触孔(例如第二开孔H2)。
在一些实施例中，蚀刻制作工艺94可包括一第一蚀刻步骤94A以及于第一蚀刻步骤94A之后进行的一第二蚀刻步骤94B，但并不以此为限。第一蚀刻步骤94A可用以于第二层间介电层50中形成沟槽TR并形成一第一开孔H1贯穿沟槽TR下方的第二层间介电层50而暴露出保护层40以及对应的凹陷42。第一蚀刻步骤94A对于保护层40的蚀刻率可远低于对于第二层间介电层50的蚀刻率，使得保护层40可提供保护或/及蚀刻阻挡的效果。然后，第二蚀刻步骤94B可用以对第一开孔H1所暴露出的保护层40进行蚀刻而形成第二开孔H2且暴露出对应的第一导线30。上述的第一蚀刻步骤94A与第二蚀刻步骤94B可分别视第二层间介电层50以及保护层40的材料组成状况而包括干式蚀刻步骤、湿式蚀刻步骤或其他适合的蚀刻方法，且第一蚀刻步骤94A的制作工艺条件(例如蚀刻方式、蚀刻气体或/及蚀刻剂)可不同于第二蚀刻步骤94B的制作工艺条件，由此提供所需的蚀刻效果。
值得说明的是，在一些实施例中，可先形成沟槽TR，并于沟槽TR形成之后再形成第一开孔H1，由此使得第一开孔H1以及后续形成的第二开孔H2于第一方向D1上以及第二方向D2上的相对位置均可受到控制而达到全自对准(fully self-aligned)的效果，但并不以此为限。此外，在一些实施例中，可控制位于各凹陷42的底部42B以及与此凹陷42对应的第一导线30之间的保护层40的厚度(例如上述图9中所示的厚度TK2)的状况，以在保护层40可于第一蚀刻步骤94A中提供足够的保护或/及蚀刻阻挡的效果的状况下降低第二蚀刻步骤94B的所需蚀刻时间。
然后，如图12以及图2所示，在沟槽TR以及第二开孔H2中形成第二阻障层62以及第二导电材料64，接着可进行平坦化制作工艺以移除沟槽TR之外的第二阻障层62与第二导电材料64，由此于第二开孔H2中形成连接插塞60并于沟槽TR中形成第二导线70，但并不以此为限。通过上述的制作方法，可使连接插塞60以自对准的方式形成，由此可改善相关的制作工艺容许范围(process window)并提高互连结构的制作工艺良率。
请参阅图2、图13与图14。图13所绘示为在本发明第一实施例的互连结构的制作方法中发生对准偏移的示意图，而图14所绘示为在本发明的一比较实施例的互连结构的制作方法中发生对准偏移的示意图。如图14所示，在比较实施例中并未形成上述的保护层，而在形成第二开孔H2时发生对准偏移的状况(例如沿第二方向D2上发生偏移)时，第一层间介电层20的一部分会被形成第二开孔H2的蚀刻制作工艺移除而形成一凹槽，而使得后续形成的第二阻障层62以及第二导电材料64被填入此凹槽中而形成一突出结构TS或/及于此凹槽中产生空隙而影响互连结构的可靠度(reliability)。相对来说，如图13与图2所示，在有形成保护层40的状况下，由于保护层40与第二层间介电层50之间有较高的蚀刻选择比且保护层40覆盖第一导线30的侧壁30S，故即使在形成第二开孔H2时发生对准偏移仍不易发生如图14中所示的缺陷(例如突出结构TS)。因此，可通过保护层40来达到改善制作工艺容许范围以及提高制作工艺良率的效果。
下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。
请参阅图2至图4。图15与图16所绘示为本发明第二实施例的互连结构102的制作方法示意图，而图16绘示了图15之后的状况示意图。如图15与图16所示，与上述第一实施例不同的地方在于，本实施例的保护层40可共形地形成于各第一导线30的上表面30T、各第一导线30的侧壁30S以及第一层间介电层20的上表面20T上。此外，保护层40较佳可为氮化铝层40A，但并不以此为限。因此，在互连结构102中，氮化铝层40A可共形地设置于各第一导线30的上表面30T、各第一导线30的侧壁30S以及第一层间介电层20的上表面20T上，而位于第一层间介电层20的上表面20T上的氮化铝层40A的厚度、位于各第一导线30的上表面30T上的氮化铝层40A的厚度以及位于各第一导线30的侧壁30S上的氮化铝层40A的厚度可大体上彼此相等，但并不以此为限。此外，在一些实施例中，在氮化铝层40A共形地设置于各第一导线30的上表面30T、各第一导线30的侧壁30S以及第一层间介电层20的上表面20T上的状况下，上述制作方法中的凹陷42可仅位于需形成连接插塞60的位置，而凹陷42可于第二层间介电层50形成之后形成，且凹陷42可被视为第二开孔H2的一部分或/及于形成第二开孔H2的过程中的暂时状态(即已部分移除第一导线30上的保护层50但还未暴露出第一导线30的状态)，但并不以此为限。
综上所述，在本发明的互连结构以及其制作方法中，可利用保护层覆盖第一导线的上表面与侧壁，由此使得连接插塞可以自对准的方式形成并改善发生对准偏移时所导致的相关缺陷，进而达到提高相关的制作工艺容许范围与制作工艺良率的效果。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种互连结构的制作方法，包括：
形成第一导线，其中该第一导线的至少一部分形成于第一层间介电层中；
在该第一导线以及该第一层间介电层上形成一保护层，其中该保护层覆盖该第一导线的上表面以及该第一导线的侧壁；
在该保护层中形成凹陷，其中该凹陷于一垂直方向上对应该第一导线而形成；
在该保护层上形成第二层间介电层；以及
形成连接插塞，贯穿该第二层间介电层的至少一部分以及该保护层，用以使该连接插塞与该第一导线连接。
2.如权利要求1所述的互连结构的制作方法，其中在形成该凹陷之后，该第一导线的该上表面被该保护层覆盖。
3.如权利要求2所述的互连结构的制作方法，其中该连接插塞形成于接触孔中，该接触孔贯穿位于该凹陷的底部与该第一导线之间的该保护层。
4.如权利要求3所述的互连结构的制作方法，其中该接触孔是利用对该第二层间介电层以及该保护层进行蚀刻制作工艺所形成，且该保护层于该蚀刻制作工艺中的被蚀刻率低于该第二层间介电层于该蚀刻制作工艺中的被蚀刻率。
5.如权利要求1所述的互连结构的制作方法，其中该保护层直接接触该第一导线的该上表面、该第一导线的该侧壁以及该第一层间介电层的上表面。
6.如权利要求1所述的互连结构的制作方法，还包括：
在形成该保护层之前，移除该第一层间介电层的一部分，用以暴露出该第一导线的该侧壁的一部分。
7.如权利要求6所述的互连结构的制作方法，其中移除该第一层间介电层的该部分的步骤包括：
对该第一层间介电层进行表面处理，其中该第一层间介电层的一部分被该表面处理转变成被处理层；以及
在形成该保护层之前，将该被处理层移除。
8.如权利要求7所述的互连结构的制作方法，还包括：
在移除该被处理层之后以及形成该保护层之前，对该第一导线进行强化处理。
9.如权利要求1所述的互连结构的制作方法，还包括：
在该第二层间介电层中形成第二导线，其中该第二导线形成于该连接插塞之上，且该第二导线通过该连接插塞与该第一导线电连接。
10.如权利要求1所述的互连结构的制作方法，其中该保护层包括氮化铝。
11.一种互连结构，其特征在于，包括：
第一层间介电层；
第一导线，部分设置于该第一层间介电层中；
保护层，设置于该第一导线以及该第一层间介电层上，其中该保护层覆盖该第一导线的上表面以及该第一导线的侧壁，且该保护层具有凹陷，该凹陷于一垂直方向上与该第一导线对应设置；
第二层间介电层，设置于该保护层上；以及
连接插塞，贯穿该第二层间介电层的至少一部分以及该保护层，用以与该第一导线连接。
12.如权利要求11所述的互连结构，其中该连接插塞贯穿位于该凹陷的底部与该第一导线之间的该保护层。
13.如权利要求11所述的互连结构，其中该保护层直接接触该第一导线的该上表面、该第一导线的该侧壁以及该第一层间介电层的上表面。
14.如权利要求13所述的互连结构，其中该第一层间介电层的该上表面于该垂直方向上低于该第一导线的该上表面。
15.如权利要求11所述的互连结构，还包括：
第二导线，设置于该第二层间介电层中且设置于该连接插塞之上，其中该第二导线通过该连接插塞与该第一导线电连接。
16.一种互连结构，其特征在于，包括：
第一层间介电层；
第一导线，部分设置于该第一层间介电层中；
氮化铝层，设置于该第一导线以及该第一层间介电层上，其中该氮化铝层覆盖该第一导线的上表面以及该第一导线的侧壁；
第二层间介电层，设置于该氮化铝层上；以及
连接插塞，贯穿该第二层间介电层的至少一部分以及该氮化铝层，用以与该第一导线连接。
17.如权利要求16所述的互连结构，其中该氮化铝层共形地设置于第一导线的该上表面、该第一导线的该侧壁以及该第一层间介电层的上表面上。
18.如权利要求17所述的互连结构，其中该氮化铝层直接接触该第一导线的该上表面、该第一导线的该侧壁以及该第一层间介电层的该上表面。
19.如权利要求17所述的互连结构，其中该第一层间介电层的该上表面于该垂直方向上低于该第一导线的该上表面。
20.如权利要求16所述的互连结构，还包括：
第二导线，设置于该第二层间介电层中且设置于该连接插塞之上，其中该第二导线通过该连接插塞与该第一导线电连接。
CN201911153512.0A 2019-11-22 2019-11-22 互连结构以及其制作方法 Pending CN112838048A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911153512.0A CN112838048A (zh) 2019-11-22 2019-11-22 互连结构以及其制作方法
US16/709,934 US11127675B2 (en) 2019-11-22 2019-12-11 Interconnection structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911153512.0A CN112838048A (zh) 2019-11-22 2019-11-22 互连结构以及其制作方法

Publications (1)

Publication Number Publication Date
CN112838048A true CN112838048A (zh) 2021-05-25

Family

ID=75921604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911153512.0A Pending CN112838048A (zh) 2019-11-22 2019-11-22 互连结构以及其制作方法

Country Status (2)

Country Link
US (1) US11127675B2 (zh)
CN (1) CN112838048A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5702981A (en) * 1995-09-29 1997-12-30 Maniar; Papu D. Method for forming a via in a semiconductor device
KR20030015703A (ko) * 2001-08-17 2003-02-25 삼성전자주식회사 다층 배선 절연막 구조체 및 그 형성 방법
US20050077595A1 (en) * 2000-08-31 2005-04-14 Ying Huang An improved method, structure and process flow to reduce line-line capacitance with low-K material
US20060180920A1 (en) * 2003-10-02 2006-08-17 Fujitsu Limited Semiconductor device and manufacturing method thereof
US20140151893A1 (en) * 2012-12-04 2014-06-05 Boyan Boyanov Semiconductor interconnect structures
CN105280591A (zh) * 2014-06-12 2016-01-27 台湾积体电路制造股份有限公司 具有保护层的自对准互连件
CN106298733A (zh) * 2015-06-26 2017-01-04 台湾积体电路制造股份有限公司 具有导线上方的蚀刻停止层的互连结构
CN107403719A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 在半导体器件中形成图形的方法
CN108122761A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108389796A (zh) * 2017-02-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215361B2 (en) * 2003-09-17 2007-05-08 Micron Technology, Inc. Method for automated testing of the modulation transfer function in image sensors
US10354912B2 (en) 2016-03-21 2019-07-16 Qualcomm Incorporated Forming self-aligned vertical interconnect accesses (VIAs) in interconnect structures for integrated circuits (ICs)

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5702981A (en) * 1995-09-29 1997-12-30 Maniar; Papu D. Method for forming a via in a semiconductor device
US20050077595A1 (en) * 2000-08-31 2005-04-14 Ying Huang An improved method, structure and process flow to reduce line-line capacitance with low-K material
KR20030015703A (ko) * 2001-08-17 2003-02-25 삼성전자주식회사 다층 배선 절연막 구조체 및 그 형성 방법
US20060180920A1 (en) * 2003-10-02 2006-08-17 Fujitsu Limited Semiconductor device and manufacturing method thereof
US20140151893A1 (en) * 2012-12-04 2014-06-05 Boyan Boyanov Semiconductor interconnect structures
CN105280591A (zh) * 2014-06-12 2016-01-27 台湾积体电路制造股份有限公司 具有保护层的自对准互连件
CN106298733A (zh) * 2015-06-26 2017-01-04 台湾积体电路制造股份有限公司 具有导线上方的蚀刻停止层的互连结构
CN107403719A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 在半导体器件中形成图形的方法
CN108122761A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108389796A (zh) * 2017-02-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US11127675B2 (en) 2021-09-21
US20210159170A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
KR101476544B1 (ko) 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법
US6177329B1 (en) Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
KR20100122701A (ko) 반도체 소자의 제조방법
US7701004B2 (en) Semiconductor device and method of manufacturing thereof
CN103811414B (zh) 铜蚀刻集成方法
CN108074910A (zh) 半导体器件及其制造方法
US10515876B1 (en) Method for forming semiconductor device and semiconductor device fabricated by the same
US6225183B1 (en) Method of fabricating a thin-film resistor having stable resistance
CN109545735B (zh) 金属内连线结构及其制作方法
US20090137119A1 (en) Novel seal isolation liner for use in contact hole formation
US9059110B2 (en) Reduction of fluorine contamination of bond pads of semiconductor devices
US7371678B2 (en) Semiconductor device with a metal line and method of forming the same
CN109494214B (zh) 半导体装置的连接结构以及其制作方法
JP4717972B2 (ja) 集積回路の製造方法
US6933229B2 (en) Method of manufacturing semiconductor device featuring formation of conductive plugs
KR100778869B1 (ko) 반도체 소자의 콘택 형성 방법
CN112838048A (zh) 互连结构以及其制作方法
US7901976B1 (en) Method of forming borderless contacts
KR100602132B1 (ko) 듀얼 다마신 패턴 형성 방법
CN111463169B (zh) 半导体装置的制造方法
US20230178423A1 (en) Top via with protective liner
US11658067B2 (en) Semiconductor structure and formation method thereof
US9761529B2 (en) Advanced metallization for damage repair
KR100922550B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20220007279A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination