JPH06232200A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06232200A
JPH06232200A JP5042172A JP4217293A JPH06232200A JP H06232200 A JPH06232200 A JP H06232200A JP 5042172 A JP5042172 A JP 5042172A JP 4217293 A JP4217293 A JP 4217293A JP H06232200 A JPH06232200 A JP H06232200A
Authority
JP
Japan
Prior art keywords
semiconductor chip
film carrier
sheet
lead
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5042172A
Other languages
English (en)
Inventor
Tadashi Kamiyama
正 神家満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP5042172A priority Critical patent/JPH06232200A/ja
Publication of JPH06232200A publication Critical patent/JPH06232200A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 フィルムキャリヤを用いるTAB方式におい
て、多ピン化及び小型化された半導体チップの実装を容
易に可能にし、しかもトランスファモールド時に生じる
半導体チップの上下変動を防止できるようにする。 【構成】 複数のリード22をフィルム基材21に形成
したフィルムキャリヤ20上に、複数のリード32をシ
ート基材31に形成した配線引出し用シート30を密着
積層する。フィルムキャリヤ20のインナーリード22
aを半導体チップ10上の外周部に形成した第1の電極
パッドに接合すると共に、配線引出し用シート30の接
合リード部32aを半導体チップ10上の内周部の任意
の位置に形成した第2の電極パッドに接合する。トラン
スファモールド法によって半導体チップ10を樹脂40
により封止する。第2の電極パッドからの配線引出しが
可能になると共に、半導体チップ10とフィルムキャリ
ヤ20とが一体化される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、フィルムキャリヤを用
いた半導体装置に関するものである。
【0002】
【従来の技術】半導体チップの実装技術の一つとして、
例えば図6に示すように、半導体チップ1をフィルムキ
ャリヤ20に実装するTAB(Tape Automated Bondin
g)方式が知られている。
【0003】フィルムキャリヤ20は、ポリイミド樹脂
等からなる可撓性かつ絶縁性を有するフィルム基材21
と、このフィルム基材21上に銅箔等の導電性金属材料
によりパターン形成された複数のリード22とによって
構成されている。フィルム基材21にはデバイス孔23
とアウターリード孔24とが形成され、デバイス孔23
とアウターリード孔24との間にはサポート部21aが
残存されている。各リード22の一端はデバイス孔23
内に突出されたインナーリード22aとなっており、他
端はアウターリード孔24に架橋されたアウターリード
22bとなっている。
【0004】上記フィルムキャリヤ20の各インナーリ
ード22aと、半導体チップ1の上面の外周部に形成さ
れた複数の電極パッドとが、それぞれバンプ25を介し
て一括ボンディングされている。
【0005】そして、従来から、TAB方式において半
導体チップ1を保護のために樹脂封止するには、主にト
ランスファモールド法が用いられており、金型(図示せ
ず)内において半導体チップ1が樹脂40によって封止
されてパッケージングされる。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のTAB方式では、パッケージの小型化が
進行するに伴い、半導体チップ1上の電極パッド数が増
加すると共に電極パッドのピッチが狭くなるので、リー
ド22の引出しに限界が生じていた。特に、チップ上の
内周部にも複数の電極パッドが形成されている、いわゆ
るエリアTAB用の半導体チップにおいては、その半導
体チップからの配線の引出しが極めて困難になるという
問題があった。
【0007】また、TAB方式におけるフィルムキャリ
ヤ20は極めて薄くかつ可撓性を有しているため、パッ
ケージの小型化及び薄型化が進行した場合、トランスフ
ァモールド法による樹脂封止の際に、樹脂40の内部で
半導体チップ1の位置が上方または下方に変動し易くな
る。これにより、フィルムキャリヤ20または半導体チ
ップ1の表面露出や、フィルムキャリヤ20即ちリード
22の変形等が発生するが、この対策として、トランス
ファモールドの成形条件を最適に設定することは非常に
難しいという問題があった。
【0008】そこで本発明は、フィルムキャリヤを用い
るTAB方式において、多ピン化及び小型化された半導
体チップの実装を容易に可能にし、しかもトランスファ
モールド時に生じる半導体チップの上下変動を防止でき
るようにした半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置は、複数の第1の電極パッ
ドがチップ上の外周部に形成されていると共に複数の第
2の電極パッドがチップ上の内周部の任意の位置に形成
されている半導体チップと、この半導体チップの第1の
電極パッドに接続される複数のリードを有するフィルム
キャリヤと、前記半導体チップの第2の電極パッドに接
続される複数のリードを有する配線引出し用シートとか
らなり、前記フィルムキャリヤ上に前記配線引出し用シ
ートを密着積層し、前記フィルムキャリヤのリードを前
記半導体チップの第1の電極パッドに接合すると共に、
前記配線引出し用シートのリードを前記半導体チップの
第2の電極パッドに接合したものである。
【0010】また、前記配線引出し用シートを、前記フ
ィルムキャリヤ上に複数積層してもよい。
【0011】なお、前記配線引出し用シートの材料と同
質の材料により形成された補強シートを、前記半導体チ
ップ及び前記フィルムキャリヤの下面に密着固定すると
よい。
【0012】さらに、本発明による半導体装置は、上記
のように構成された各半導体装置を、樹脂により封止し
たものである。
【0013】
【作用】上記のように構成された本発明によれば、フィ
ルムキャリヤのリードによって、半導体チップ上の外周
部に形成された第1の電極パッドから配線が引き出さ
れ、かつ、フィルムキャリヤ上に密着積層された配線引
出し用シートのリードによって、半導体チップ上の内周
部の任意の位置に形成された第2の電極パッドから配線
が引き出されるので、多ピン化及び小型化された半導体
チップを容易に実装することが可能となる。
【0014】しかも、第1の電極パッドとリードとの接
合だけで機械的に保持されていた半導体チップとフィル
ムキャリヤとが、これらの上に密着積層された配線引出
し用シートを介して一体化されることによって、機械的
強度が向上するので、トランスファモールド法による樹
脂封止時に半導体チップの上下変動を防止することがで
きる。
【0015】また、配線引出し用シートをフィルムキャ
リヤ上に複数積層すると、各々の配線引出し用シートの
リードを非接触で交差させることが可能となるので、配
線引出しの自由度が向上し、より多ピン化に対応するこ
とができる。
【0016】なお、補強シートを半導体チップ及びフィ
ルムキャリヤの下面に密着固定すると、その下面におい
ても半導体チップとフィルムキャリヤとが一体化される
ので、機械的強度がより向上し、上記樹脂封止時の半導
体チップの上下変動をさらに有効に防止することができ
る。
【0017】
【実施例】以下、本発明による半導体装置の実施例を図
1〜図5を参照して説明する。図1〜図4は第1実施
例、図5は第2実施例を示すものである。
【0018】まず、図1〜図3に示すように、この半導
体装置は、半導体チップ10とフィルムキャリヤ20と
配線引出し用シート30とによって構成されている。
【0019】半導体チップ10は、エリアTAB等に用
いられるものであり、複数の第1の電極パッド11がチ
ップ上の外周部に配列されると共に、複数の第2の電極
パッド12がチップ上の内周部の任意の位置に配置され
ている。
【0020】フィルムキャリヤ20は、前記従来例と同
等のものでよく、実質的に同一の構成部分には同一の符
号を付してその説明を省略するが、フィルム基材21上
にパターン形成された複数のリード22の各インナーリ
ード22aが、半導体チップ10の複数の第1の電極パ
ッド11にそれぞれ対応している。なお、フィルムキャ
リヤ20は、通常、フィルム基材21の外周両側にスプ
ロケット孔(図示せず)が形成された長尺テープ状のも
のとして供給される。
【0021】配線引出し用シート30は、ポリイミド樹
脂等からなる可撓性かつ絶縁性を有するシート基材31
と、このシート基材31上に銅箔等の導電性金属材料に
よりパターン形成された複数のリード32とによって構
成されている。シート基材31には上記フィルムキャリ
ヤ20のアウターリード孔24に対応する接続リード孔
34が形成されている。各リード32の一端はシート基
材31を貫通して下面に露出された接合リード部32a
となっており、他端は接続リード孔34に架橋された接
続リード部32bとなっている。各リード32の接合リ
ード部32aの位置は半導体チップ10の複数の第2の
電極パッド12の位置にそれぞれ対応させるが、シート
基材31上での各リード32の引き回しは任意に設計変
更することが可能である。
【0022】なお、配線引出し用シート30のシート基
材31は、半導体チップ10と同等の熱熱膨張係数を有
し、半導体チップ10に対する密着性が高い材料を使用
する。これは、後述するトランスファモールド後に生じ
る半導体チップ10と配線引出し用シート30との剥離
や樹脂のクラック等を防止するためである。
【0023】次に、この半導体装置の製造工程について
説明すると、まず、図1に示すように、フィルムキャリ
ヤ20上に配線引出し用シート30を密着して積層す
る。なお、密着させる際に接着剤を使用してもよい。こ
れにより、配線引出し用シート30のシート基材31が
フィルムキャリヤ20のデバイス孔23を覆い、そのデ
バイス孔23内に接合リード部32aが露出する。当然
ながら、フィルムキャリヤ20のリード22が形成され
た面と配線引出し用シート30のシート基材31の面と
を対向させて、リード22とリード32との絶縁性を確
保する。
【0024】そして、半導体チップ10の第1の電極パ
ッド11とフィルムキャリヤ20のインナーリード22
aとをバンプ25を介して熱圧着等により一括ボンディ
ングすると同時に、半導体チップ10の第2の電極パッ
ド12と配線引出し用シート30の接合リード部32a
とをバンプ35を介して熱圧着等により一括ボンディン
グする。なお、バンプ25及び35は、半導体チップ1
0の第1及び第2の電極11及び12上に予め設けて
も、或いはインナーリード22a及び接合リード部32
aに転写バンプとして予め形成してもよい。
【0025】このように、フィルムキャリヤ20のリー
ド22によって、従来と同様に半導体チップ10上の第
1の電極パッド11から配線が引き出されるが、さら
に、フィルムキャリヤ20上に密着積層された配線引出
し用シート30のリード32によって、半導体チップ1
0上の第2の電極パッド12からも配線が引き出され
る。従って、多ピン化及び小型化された半導体チップ1
0をTAB方式で容易に実装することが可能となる。
【0026】次に、上記のようにして実装された半導体
チップ10を、図2に示すように、トランスファモール
ド法を用いて金型(図示せず)内において樹脂40によ
り封止してパッケージングする。このとき、樹脂40の
圧力によって、配線引出し用シート30のシート基材3
1が半導体チップ10の上面に密着される。
【0027】ところで、第1の電極パッド11とインナ
ーリード22aとのボンディングだけで機械的に保持さ
れていた半導体チップ10とフィルムキャリヤ20と
が、これらの上に密着積層された配線引出し用シート3
0を介して一体化されるので、機械的強度が向上するこ
とになる。これによって、トランスファモールド法によ
る樹脂封止時に半導体チップ10の上下変動を防止する
ことができる。
【0028】なお、前述したようにフィルムキャリヤ2
0は長尺テープ状で供給され、半導体チップ10の実装
後及び樹脂40のモールド後には、テープ状のフィルム
キャリヤ20をリール(図示せず)に巻取って収納す
る。この際、本実施例のようにフィルムキャリヤ20上
に配線引出し用シート30を積層した構造は、フィルム
キャリヤ20の巻取り時に配線引出し用シート30によ
ってリード22が保護されることになるので、リード2
2の損傷等を防止することができる。
【0029】次に、上記のようにしてパッケージングさ
れた半導体装置は、図2において、アウターリード22
b及び接続リード部32bが外端位置にて切断され、図
4に示すように、これらリード22b及び32bが例え
ばガルウイング状に成形される。そして、この半導体装
置を回路基板等に実装する際には、接続リード部32b
をアウターリード22bの間に位置させる。アウターリ
ード22bの間隙はインナーリード22aの間隙よりも
広いので、このような配置は可能である。また、同図に
示すように、接続リード部32bをアウターリード22
bよりも外方へ延出させて外側に位置させてもよく、こ
の場合には接続リード部32bをアウターリード22b
の上方から引き出すことが可能となる。
【0030】次に、図5は第2実施例を示すものであ
り、フィルムキャリヤ20上に配線引出し用シート30
が密着積層され、さらにこの配線引出し用シート30上
に同様な配線引出し用シート30′が密着積層されてい
る。上方の配線引出し用シート30′のリード32′の
一端は、そのシート基材31′及び下方のシート基材3
1を貫通して、半導体チップ10上のさらに別の第2の
電極パッド12にボンディングされている。
【0031】このように、複数の配線引出し用シート3
0、30′をフィルムキャリヤ20上に積層すると、各
々の配線引出し用シート30、30′のリード32、3
2′を非接触で交差させることが可能となるので、配線
引出しの自由度が向上し、より多ピン化に対応すること
ができる。
【0032】また、この第2実施例においては、半導体
チップ10の下面及びフィルムキャリヤ20(サポート
部21a)の下面に、一体的な補強シート50が密着固
定されている。この補強シート50は、配線引出し用シ
ート30のシート基材31と同様なポリイミド樹脂等か
らなる可撓性かつ絶縁性を有する材料により形成されて
いる。
【0033】このように、補強シート50を半導体チッ
プ10及びフィルムキャリヤ20の下面に密着固定する
と、その下面においても半導体チップ10とフィルムキ
ャリヤ20とが一体化される。これによって、上記配線
引出し用シート30と相まって、機械的強度がより向上
することになる。
【0034】従って、この第2実施例においては、トラ
ンスファモールド法を用いて半導体チップ10を樹脂4
0により封止する際、半導体チップ10の上下変動をさ
らに効果的に防止することができる。
【0035】さらに、この第2実施例の構造は、フィル
ムキャリヤ20の各リード22が、補強シート50と配
線引出し用シート30のシート基材31とによって挟持
されることになるので、トランスファモールド時に生じ
易い各リード22間の樹脂漏れを防止することも可能と
なる。
【0036】なお、図1及び図2に示した第1実施例に
おいても、上記のような補強シート50を設けることが
できるが、半導体装置の薄型化及び放熱性向上の点を特
に考慮する場合は、下面側に補強シート50を設けない
ほうが好ましい。
【0037】以上、本発明の実施例に付き説明したが、
本発明は上記実施例に限定されることなく、本発明の技
術的思想に基づいて各種の有効な変更並びに応用が可能
である。例えば、実施例ではフェイスアップ実装につい
て説明したが、本発明でいう半導体チップ及びフィルム
キャリヤの上下は相対的なものであり、フェイスダウン
実装でも可能なことは勿論である。
【0038】
【発明の効果】以上説明したように、本発明によれば、
フィルムキャリヤ上に密着積層された配線引出し用シー
トのリードによって、半導体チップの内周部の任意の位
置の電極パッドから配線を引き出すことができるので、
多ピン化及び小型化された半導体チップをTAB方式で
容易に実装することが可能となり、半導体装置の小型高
密度化を大幅に促進することができる。
【0039】しかも、配線引出し用シートによって半導
体チップ及びフィルムキャリヤが一体化されるので、薄
型化を損なうことなく、この種のTAB方式半導体装置
の機械的強度を著しく向上させることができる。従っ
て、トランスファモールド時に生じる半導体チップの上
下変動を抑えることができ、フィルムキャリヤまたは半
導体チップの表面露出やリードの変形等がない、極めて
安定した樹脂モールドを成形することができる。
【図面の簡単な説明】
【図1】本発明による半導体装置の第1実施例において
半導体チップを実装した状態の断面図である。
【図2】上記第1実施例において半導体チップを樹脂封
止した状態の断面図である。
【図3】上記第1実施例における主要構成部材の分解斜
視図である。
【図4】上記第1実施例における基板実装時のリード部
分を示す要部斜視図である。
【図5】本発明による半導体装置の第2実施例において
半導体チップを樹脂封止した状態の断面図である。
【図6】従来のTAB方式半導体装置における断面図で
ある。
【符号の説明】
10 半導体チップ 11 第1の電極パッド 12 第2の電極パッド 20 フィルムキャリヤ 21 フィルム基材 22 リード 22a インナーリード 22b アウターリード 30、30′ 配線引出し用シート 31、31′ シート基材 32、32′ リード 32a 接合リード部 32b 接続リード部 40 樹脂 50 補強シート

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数の第1の電極パッドがチップ上の外
    周部に形成されていると共に複数の第2の電極パッドが
    チップ上の内周部の任意の位置に形成されている半導体
    チップと、この半導体チップの第1の電極パッドに接続
    される複数のリードを有するフィルムキャリヤと、前記
    半導体チップの第2の電極パッドに接続される複数のリ
    ードを有する配線引出し用シートとからなり、 前記フィルムキャリヤ上に前記配線引出し用シートを密
    着積層し、前記フィルムキャリヤのリードを前記半導体
    チップの第1の電極パッドに接合すると共に、前記配線
    引出し用シートのリードを前記半導体チップの第2の電
    極パッドに接合したことを特徴とする半導体装置。
  2. 【請求項2】 前記配線引出し用シートを、前記フィル
    ムキャリヤ上に複数積層したことを特徴とする請求項1
    記載の半導体装置。
  3. 【請求項3】 前記配線引出し用シートの材料と同質の
    材料により形成された補強シートを、前記半導体チップ
    及び前記フィルムキャリヤの下面に密着固定したことを
    特徴とする請求項1または2記載の半導体装置。
  4. 【請求項4】 請求項1乃至3記載の半導体装置を、樹
    脂により封止したことを特徴とする半導体装置。
JP5042172A 1993-02-05 1993-02-05 半導体装置 Withdrawn JPH06232200A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5042172A JPH06232200A (ja) 1993-02-05 1993-02-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5042172A JPH06232200A (ja) 1993-02-05 1993-02-05 半導体装置

Publications (1)

Publication Number Publication Date
JPH06232200A true JPH06232200A (ja) 1994-08-19

Family

ID=12628558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5042172A Withdrawn JPH06232200A (ja) 1993-02-05 1993-02-05 半導体装置

Country Status (1)

Country Link
JP (1) JPH06232200A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134428A (en) * 1995-11-06 2000-10-17 Seiko Epson Corporation Wrist mounted communicator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134428A (en) * 1995-11-06 2000-10-17 Seiko Epson Corporation Wrist mounted communicator

Similar Documents

Publication Publication Date Title
JP4369216B2 (ja) マルチチップパッケージおよびマルチチップパッケージの製造方法
KR100276660B1 (ko) 무선주파수(rf)태그의제조방법
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
JP3238004B2 (ja) 半導体装置の製造方法
JPH0669275A (ja) 半導体装置
JP3314757B2 (ja) 半導体回路装置の製造方法
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
JPH1098072A (ja) 半導体装置及びその製造方法
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
JP3786103B2 (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JPH10270626A (ja) 半導体装置およびその製造方法
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
JP2001196504A (ja) 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法
US5701028A (en) Semiconductor device having tab leads
US20040061239A1 (en) Window-type ball grid array semiconductor package
JP2000183211A (ja) 半導体装置の製造方法
JPH06232200A (ja) 半導体装置
US7414303B2 (en) Lead on chip semiconductor package
KR100610916B1 (ko) 반도체패키지
JP2944586B2 (ja) Bga型半導体装置及びその製造方法
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
JP3145892B2 (ja) 樹脂封止型半導体装置
JP2823189B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509