JPH06224190A - タングステンプラグの製造方法 - Google Patents
タングステンプラグの製造方法Info
- Publication number
- JPH06224190A JPH06224190A JP5270527A JP27052793A JPH06224190A JP H06224190 A JPH06224190 A JP H06224190A JP 5270527 A JP5270527 A JP 5270527A JP 27052793 A JP27052793 A JP 27052793A JP H06224190 A JPH06224190 A JP H06224190A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- thin film
- insulating film
- contact hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 73
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 73
- 239000010937 tungsten Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims abstract description 32
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 8
- 239000012495 reaction gas Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 8
- 125000004435 hydrogen atom Chemical group [H]* 0.000 abstract 2
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 高集積半導体素子のタングステンプラグの製
造方法において、コンタクトホールの直径が後続する堆
積工程により下部直径に比べ上部直径が減少されること
を防止するためである。 【構成】 高集積半導体素子のタングステンプラグの製
造方法において、導電層上部に絶縁膜を形成し、絶縁膜
の所定部分をエッチングして導電層を露出させコンタク
トホールを形成する工程と、前記絶縁膜と露出した導電
層の上部に水素基プラズマにタングステン金属イオンを
含んでいる反応気体を流して、前記絶縁膜と接合力が強
く厚さの薄いタングステン薄膜を形成する工程と、前記
タングステン薄膜を堆積した後、前記タングステン薄膜
の全面を被覆してコンタクトホールを充填した全面被覆
タングステン薄膜を所定の厚さ堆積する工程と、前記全
面被覆タングステン薄膜とその下部のタングステン薄膜
を絶縁膜の上部面が露出するまでエッチングし、コンタ
クトホールにタングステンプラグを形成する工程とより
成ることを特徴とするタングステンプラグの製造方法。
造方法において、コンタクトホールの直径が後続する堆
積工程により下部直径に比べ上部直径が減少されること
を防止するためである。 【構成】 高集積半導体素子のタングステンプラグの製
造方法において、導電層上部に絶縁膜を形成し、絶縁膜
の所定部分をエッチングして導電層を露出させコンタク
トホールを形成する工程と、前記絶縁膜と露出した導電
層の上部に水素基プラズマにタングステン金属イオンを
含んでいる反応気体を流して、前記絶縁膜と接合力が強
く厚さの薄いタングステン薄膜を形成する工程と、前記
タングステン薄膜を堆積した後、前記タングステン薄膜
の全面を被覆してコンタクトホールを充填した全面被覆
タングステン薄膜を所定の厚さ堆積する工程と、前記全
面被覆タングステン薄膜とその下部のタングステン薄膜
を絶縁膜の上部面が露出するまでエッチングし、コンタ
クトホールにタングステンプラグを形成する工程とより
成ることを特徴とするタングステンプラグの製造方法。
Description
【０００１】
【産業上の利用分野】本発明は高集積半導体素子のタン
グステンプラグの製造方法に関し、特に全面被覆タング
ステンと絶縁膜の接着力が悪い欠点を克服するため、絶
縁膜とコンタクトホール上部に接合層を形成する代わり
に、プラズマによるタングステン薄膜を形成した後、イ
ン−シチュ(in-situ) 工程で全面被覆タングステンを堆
積しエッチング工程でタングステンプラグを形成する方
法に関するものである。
グステンプラグの製造方法に関し、特に全面被覆タング
ステンと絶縁膜の接着力が悪い欠点を克服するため、絶
縁膜とコンタクトホール上部に接合層を形成する代わり
に、プラズマによるタングステン薄膜を形成した後、イ
ン−シチュ(in-situ) 工程で全面被覆タングステンを堆
積しエッチング工程でタングステンプラグを形成する方
法に関するものである。
【０００２】
【従来の技術】高集積記憶素子又は理論素子の多層配線
工程で金属配線を下部の導電層にコンタクトホールを介
し垂下連結する際、コンタクトホールに金属を満たした
構造のプラグを利用している。
工程で金属配線を下部の導電層にコンタクトホールを介
し垂下連結する際、コンタクトホールに金属を満たした
構造のプラグを利用している。
【０００３】従来の技術を例に、上部のタングステンを
下部のシリコン基板にコンタクトするため、先ずシリコ
ン基板の上部に形成された絶縁膜の所定部分をエッチン
グしコンタクトホールを形成した後、タングステン薄膜
の接着力を向上させるため絶縁膜上部にスパッタリング
又は化学蒸気堆積法（ＣＶＤ）で接合層を形成した後に
全面被覆タングステンを堆積し、これをエッチング工程
で所定部分の全面被覆タングステン接合層をエッチング
しタングステンプラグを形成するものである。
下部のシリコン基板にコンタクトするため、先ずシリコ
ン基板の上部に形成された絶縁膜の所定部分をエッチン
グしコンタクトホールを形成した後、タングステン薄膜
の接着力を向上させるため絶縁膜上部にスパッタリング
又は化学蒸気堆積法（ＣＶＤ）で接合層を形成した後に
全面被覆タングステンを堆積し、これをエッチング工程
で所定部分の全面被覆タングステン接合層をエッチング
しタングステンプラグを形成するものである。
【０００４】
【発明が解決しようとする課題】しかし、前記の接合層
はコンタクトホールで層の覆いが劣るため接合層がコン
タクトホールの上部には多く堆積し、コンタクトホール
の低部には少量堆積しコンタクト構造がコンタクトホー
ルの上部で狭められた状態になり、これにより全面被覆
タングステンを堆積してもコンタクトホールの内部に空
の空間が生じ、後工程でタングステンエッチング、接合
層エッチングでエッチング工程の工程調節が複雑にな
り、前述のコンタクトホールに満たされたプラグに空の
空間が拡大されるなど、プラグ形成工程全体に対する信
頼性が落ちる。
はコンタクトホールで層の覆いが劣るため接合層がコン
タクトホールの上部には多く堆積し、コンタクトホール
の低部には少量堆積しコンタクト構造がコンタクトホー
ルの上部で狭められた状態になり、これにより全面被覆
タングステンを堆積してもコンタクトホールの内部に空
の空間が生じ、後工程でタングステンエッチング、接合
層エッチングでエッチング工程の工程調節が複雑にな
り、前述のコンタクトホールに満たされたプラグに空の
空間が拡大されるなど、プラグ形成工程全体に対する信
頼性が落ちる。
【０００５】
【課題を解決するための手段】したがって、本発明は前
記の問題点を解決するため接合層を別途に形成せず、水
素基プラズマを発生させて原子状態の水素を充分に発生
させた状態で、タングステン金属イオンを含む反応ガス
を流して絶縁膜と接着力が高いタングステン膜を一定厚
さに堆積した後、イン−シチュ工程即ち、連続的に全面
被覆タングステン薄膜を熱化学蒸気堆積法（ＣＶＤ法）
により堆積した後、絶縁膜上部面にあるタングステン薄
膜をエッチングしてタングステンプラグを形成するタン
グステンプラグ製造方法を提供することをその目的とす
る。
記の問題点を解決するため接合層を別途に形成せず、水
素基プラズマを発生させて原子状態の水素を充分に発生
させた状態で、タングステン金属イオンを含む反応ガス
を流して絶縁膜と接着力が高いタングステン膜を一定厚
さに堆積した後、イン−シチュ工程即ち、連続的に全面
被覆タングステン薄膜を熱化学蒸気堆積法（ＣＶＤ法）
により堆積した後、絶縁膜上部面にあるタングステン薄
膜をエッチングしてタングステンプラグを形成するタン
グステンプラグ製造方法を提供することをその目的とす
る。
【０００６】本発明は、高集積半導体素子のタングステ
ンプラグの製造方法において、導電層上部に絶縁膜を形
成し、絶縁膜の所定部分をエッチングして導電層が露出
するコンタクトホールを形成する工程と、前記絶縁膜と
露出した導電層の上部に水素基プラズマにタングステン
金属イオンを含んでいる反応気体を流して、前記絶縁膜
と接合力が強く厚さの薄いタングステン薄膜を形成する
工程と、前記タングステン薄膜を堆積した後、前記タン
グステン薄膜の全面を被覆してコンタクトホールを充填
した全面被覆タングステン薄膜を所定の厚さ堆積する工
程と、前記全面被覆タングステン薄膜とその下部のタン
グステン薄膜を絶縁膜の上部面が露出するまでエッチン
グし、コンタクトホールにタングステンプラグを形成す
る工程とより成ることを特徴とするタングステンプラグ
の製造方法にある。
ンプラグの製造方法において、導電層上部に絶縁膜を形
成し、絶縁膜の所定部分をエッチングして導電層が露出
するコンタクトホールを形成する工程と、前記絶縁膜と
露出した導電層の上部に水素基プラズマにタングステン
金属イオンを含んでいる反応気体を流して、前記絶縁膜
と接合力が強く厚さの薄いタングステン薄膜を形成する
工程と、前記タングステン薄膜を堆積した後、前記タン
グステン薄膜の全面を被覆してコンタクトホールを充填
した全面被覆タングステン薄膜を所定の厚さ堆積する工
程と、前記全面被覆タングステン薄膜とその下部のタン
グステン薄膜を絶縁膜の上部面が露出するまでエッチン
グし、コンタクトホールにタングステンプラグを形成す
る工程とより成ることを特徴とするタングステンプラグ
の製造方法にある。
【０００７】
【作用】本発明によると全面被覆タングステン薄膜の後
エッチング工程でプラグを形成する工程において、プラ
グ内に空の空間がなく絶縁膜との接着力を増加させた後
エッチング工程を簡単にするためシリコン、多結晶シリ
コン又は金属配線上に絶縁膜を形成し、リソグラフィ方
法でフォトレジストマスクを形成した後、乾式エッチン
グ工程を介してコンタクトホールを形成し、これに全面
被覆タングステン堆積装置を介して圧力数トール、電力
数十〜数百ワットのＲＦによる水素基プラズマを発生さ
せ、原子状態の水素を充分に発生させた状態でタングス
テン金属イオンを含む反応ガスを流して絶縁膜と接合力
が高いタングステン薄膜を一定厚さに堆積する工程と、
連続して熱化学蒸気堆積法で予定された厚さだけ全面被
覆タングステン層を堆積する工程と、タングステンエッ
チングと接合層エッチングで分離してエッチングしない
簡単な弗素基プラズマによる後エッチング工程で予定さ
れた厚さだけエッチングする工程で成ることを特徴とす
る。
エッチング工程でプラグを形成する工程において、プラ
グ内に空の空間がなく絶縁膜との接着力を増加させた後
エッチング工程を簡単にするためシリコン、多結晶シリ
コン又は金属配線上に絶縁膜を形成し、リソグラフィ方
法でフォトレジストマスクを形成した後、乾式エッチン
グ工程を介してコンタクトホールを形成し、これに全面
被覆タングステン堆積装置を介して圧力数トール、電力
数十〜数百ワットのＲＦによる水素基プラズマを発生さ
せ、原子状態の水素を充分に発生させた状態でタングス
テン金属イオンを含む反応ガスを流して絶縁膜と接合力
が高いタングステン薄膜を一定厚さに堆積する工程と、
連続して熱化学蒸気堆積法で予定された厚さだけ全面被
覆タングステン層を堆積する工程と、タングステンエッ
チングと接合層エッチングで分離してエッチングしない
簡単な弗素基プラズマによる後エッチング工程で予定さ
れた厚さだけエッチングする工程で成ることを特徴とす
る。
【０００８】
【実施例】以下、添付された図面を参照して本発明を詳
細に説明する。図１乃至図４は、本発明によりタングス
テンプラグを形成する工程を図示した断面図である。図
１は導電層１例えばシリコン基板、多結晶シリコン層又
は金属配線上部に絶縁膜２例えば酸化膜を形成したリソ
グラフィ方法で絶縁膜２の所定部分をエッチング導電層
１が露出されたコンタクトホール10を形成する断面図で
ある。
細に説明する。図１乃至図４は、本発明によりタングス
テンプラグを形成する工程を図示した断面図である。図
１は導電層１例えばシリコン基板、多結晶シリコン層又
は金属配線上部に絶縁膜２例えば酸化膜を形成したリソ
グラフィ方法で絶縁膜２の所定部分をエッチング導電層
１が露出されたコンタクトホール10を形成する断面図で
ある。
【０００９】図２は、全面被覆タングステン堆積装置を
利用し圧力数トール、電力数十〜数百ワットの水素基プ
ラズマにタングステン金属イオンを含んでいる反応気体
を添加し前記絶縁膜２と接合力が大きい厚さの薄いタン
グステン薄膜３を絶縁膜２の表面と露出された導電層１
の上部面に堆積した断面図である。
利用し圧力数トール、電力数十〜数百ワットの水素基プ
ラズマにタングステン金属イオンを含んでいる反応気体
を添加し前記絶縁膜２と接合力が大きい厚さの薄いタン
グステン薄膜３を絶縁膜２の表面と露出された導電層１
の上部面に堆積した断面図である。
【００１０】図３は、前記タングステン薄膜３を堆積し
た後、イン−シチュ工程即ち、連続的に熱化学蒸気堆積
法（ＣＶＤ法）により全面被覆タングステン薄膜４をコ
ンタクトホール10が埋められるまで所定厚さに堆積され
た状態の断面図である。
た後、イン−シチュ工程即ち、連続的に熱化学蒸気堆積
法（ＣＶＤ法）により全面被覆タングステン薄膜４をコ
ンタクトホール10が埋められるまで所定厚さに堆積され
た状態の断面図である。
【００１１】図４は、前記全面被覆タングステン薄膜４
とタングステン薄膜３を弗素基プラズマを利用して絶縁
膜２の上部面が露出されるまでエッチングし、コンタク
トホール10にタングステンプラグ５を形成した断面図で
ある。
とタングステン薄膜３を弗素基プラズマを利用して絶縁
膜２の上部面が露出されるまでエッチングし、コンタク
トホール10にタングステンプラグ５を形成した断面図で
ある。
【００１２】
【発明の効果】前記の本発明によれば、絶縁膜上部に接
合層を形成せず水素基プラズマによりタングステン金属
イオンを含ませた反応気体を利用してＣＶＤ法により蒸
着し、コンタクトホール側壁に均一な厚さのタングステ
ン薄膜が形成されるので、その後のエッチング工程も容
易である工業上大なる効果がある。
合層を形成せず水素基プラズマによりタングステン金属
イオンを含ませた反応気体を利用してＣＶＤ法により蒸
着し、コンタクトホール側壁に均一な厚さのタングステ
ン薄膜が形成されるので、その後のエッチング工程も容
易である工業上大なる効果がある。
【図１】本発明によりタングステンプラグを製造する第
１工程を示した断面図である。
１工程を示した断面図である。
【図２】本発明によりタングステンプラグを製造する第
２工程を示した断面図である。
２工程を示した断面図である。
【図３】本発明によりタングステンプラグを製造する第
３工程を示した断面図である。
３工程を示した断面図である。
【図４】本発明によりタングステンプラグを製造する第
４工程を示した断面図である。
４工程を示した断面図である。
１ 導電層 ２ 絶縁膜 ３ タングステン薄膜 ４ 全面被覆タングステン薄膜 ５ タングステンプラグ １０ コンタクトホール
Claims (3)
- 【請求項１】 高集積半導体素子のタングステンプラグ
の製造方法において、導電層上部に絶縁膜を形成し、絶
縁膜の所定部分をエッチングして導電層が露出するコン
タクトホールを形成する工程と、 前記絶縁膜と露出した導電層の上部に水素基プラズマに
タングステン金属イオンを含んでいる反応気体を流し
て、前記絶縁膜と接合力が強く厚さの薄いタングステン
薄膜を形成する工程と、 前記タングステン薄膜を堆積した後、前記タングステン
薄膜の全面を被覆してコンタクトホールを充填した全面
被覆タングステン薄膜を所定の厚さ堆積する工程と、 前記全面被覆タングステン薄膜とその下部のタングステ
ン薄膜を絶縁膜の上部面が露出するまでエッチングし、
コンタクトホールにタングステンプラグを形成する工程
とより成ることを特徴とするタングステンプラグの製造
方法。 - 【請求項２】 前記水素基プラズマは、全面被覆タング
ステン堆積装置を用い圧力数トール、電力数十〜数百ワ
ットのＲＦにより発生する請求項１記載のタングステン
プラグの製造方法。 - 【請求項３】 前記タングステン薄膜を堆積した後、連
続的に全面性被覆タングステン薄膜を堆積する請求項１
記載のタングステンプラグの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92-20143 | 1992-10-30 | ||
| KR1019920020143A KR950010854B1 (ko) | 1992-10-30 | 1992-10-30 | 텅스텐 플러그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224190A true JPH06224190A (ja) | 1994-08-12 |
Family
ID=19342079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5270527A Pending JPH06224190A (ja) | 1992-10-30 | 1993-10-28 | タングステンプラグの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5462890A (ja) |
| JP (1) | JPH06224190A (ja) |
| KR (1) | KR950010854B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080668A (en) * | 1996-05-30 | 2000-06-27 | International Business Machines Corporation | Sequential build-up organic chip carrier and method of manufacture |
| US6093639A (en) * | 1996-10-30 | 2000-07-25 | United Microelectronics Corp. | Process for making contact plug |
| US6537905B1 (en) * | 1996-12-30 | 2003-03-25 | Applied Materials, Inc. | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug |
| KR100445409B1 (ko) * | 1997-06-30 | 2004-11-06 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| US5956609A (en) * | 1997-08-11 | 1999-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing stress and improving step-coverage of tungsten interconnects and plugs |
| US6320261B1 (en) | 1998-04-21 | 2001-11-20 | Micron Technology, Inc. | High aspect ratio metallization structures for shallow junction devices, and methods of forming the same |
| US6121134A (en) | 1998-04-21 | 2000-09-19 | Micron Technology, Inc. | High aspect ratio metallization structures and processes for fabricating the same |
| US6110826A (en) * | 1998-06-08 | 2000-08-29 | Industrial Technology Research Institute | Dual damascene process using selective W CVD |
| GB2349392B (en) * | 1999-04-20 | 2003-10-22 | Trikon Holdings Ltd | A method of depositing a layer |
| US6383821B1 (en) * | 1999-10-29 | 2002-05-07 | Conexant Systems, Inc. | Semiconductor device and process |
| KR20050056348A (ko) * | 2003-12-10 | 2005-06-16 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5976420A (ja) * | 1982-10-25 | 1984-05-01 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS61152024A (ja) * | 1984-12-25 | 1986-07-10 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS6294960A (ja) * | 1985-10-21 | 1987-05-01 | Nec Corp | 半導体装置の配線方法 |
| JPS6390838A (ja) * | 1986-09-30 | 1988-04-21 | ナームローゼ フェンノートチャップ フィリップス グロエイラムペンファブリーケン | 電気的相互接続部の製造方法 |
| JPS63190358A (ja) * | 1987-02-03 | 1988-08-05 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH01119029A (ja) * | 1987-04-21 | 1989-05-11 | Univ Leland Stanford Jr | 高速熱プラズマ多重処理リアクタ及びその使用方法 |
| JPH0218950A (ja) * | 1988-07-07 | 1990-01-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH034525A (ja) * | 1989-06-01 | 1991-01-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0347965A (ja) * | 1989-07-13 | 1991-02-28 | Sony Corp | 高融点金属膜の形成方法 |
| JPH03222425A (ja) * | 1990-01-29 | 1991-10-01 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH0456214A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777061A (en) * | 1987-12-14 | 1988-10-11 | Spectrum Cvd, Inc. | Blanket tungsten deposition for dielectric |
| US5028565A (en) * | 1989-08-25 | 1991-07-02 | Applied Materials, Inc. | Process for CVD deposition of tungsten layer on semiconductor wafer |
-
1992
- 1992-10-30 KR KR1019920020143A patent/KR950010854B1/ko not_active IP Right Cessation
-
1993
- 1993-10-27 US US08/144,879 patent/US5462890A/en not_active Expired - Lifetime
- 1993-10-28 JP JP5270527A patent/JPH06224190A/ja active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5976420A (ja) * | 1982-10-25 | 1984-05-01 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS61152024A (ja) * | 1984-12-25 | 1986-07-10 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS6294960A (ja) * | 1985-10-21 | 1987-05-01 | Nec Corp | 半導体装置の配線方法 |
| JPS6390838A (ja) * | 1986-09-30 | 1988-04-21 | ナームローゼ フェンノートチャップ フィリップス グロエイラムペンファブリーケン | 電気的相互接続部の製造方法 |
| JPS63190358A (ja) * | 1987-02-03 | 1988-08-05 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH01119029A (ja) * | 1987-04-21 | 1989-05-11 | Univ Leland Stanford Jr | 高速熱プラズマ多重処理リアクタ及びその使用方法 |
| JPH0218950A (ja) * | 1988-07-07 | 1990-01-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH034525A (ja) * | 1989-06-01 | 1991-01-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0347965A (ja) * | 1989-07-13 | 1991-02-28 | Sony Corp | 高融点金属膜の形成方法 |
| JPH03222425A (ja) * | 1990-01-29 | 1991-10-01 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH0456214A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5462890A (en) | 1995-10-31 |
| KR950010854B1 (ko) | 1995-09-25 |
| KR940010206A (ko) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3221025B2 (ja) | プラズマプロセス装置 | |
| US5405491A (en) | Plasma etching process | |
| JPH06224190A (ja) | タングステンプラグの製造方法 | |
| JPH06310609A (ja) | 金属プラグ製造方法 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JPH06291084A (ja) | 半導体装置及び半導体装置の中にタングステン接点を製造する方法 | |
| JPS62109973A (ja) | 化学蒸着タングステン用のモリブデン接着層 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| US5872055A (en) | Method for fabricating polysilicon conducting wires | |
| JPH1012734A (ja) | 半導体装置の製造方法 | |
| KR100372655B1 (ko) | 반도체소자의도선층형성방법 | |
| JPH08288385A (ja) | 半導体装置の製造方法 | |
| JPH06120353A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH0344931A (ja) | 半導体集積回路装置の製造方法 | |
| JP3002494B2 (ja) | 半導体装置の製造方法 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JP2001210712A (ja) | 半導体装置の製造方法 | |
| JPH0697292A (ja) | 半導体装置およびその製造方法 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JPH04133426A (ja) | 半導体装置の製造方法 | |
| JPS6362104B2 (ja) | ||
| JPH0330302B2 (ja) |