JPH0622334B2 - Ｄａコンバータ回路 - Google Patents
Ｄａコンバータ回路Info
- Publication number
- JPH0622334B2 JPH0622334B2 JP21025086A JP21025086A JPH0622334B2 JP H0622334 B2 JPH0622334 B2 JP H0622334B2 JP 21025086 A JP21025086 A JP 21025086A JP 21025086 A JP21025086 A JP 21025086A JP H0622334 B2 JPH0622334 B2 JP H0622334B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- current
- signal
- output
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＤＡコンバータ回路に関し、特に中点電流を中
心にしてアナログ信号を出力する電流出力型のＤＡコン
バータ回路に関する。
心にしてアナログ信号を出力する電流出力型のＤＡコン
バータ回路に関する。
従来、この種のＤＡコンバータ回路においては、中点電
流を常に流しておき、その中点電流を中心として交流信
号を出力している。なお、電流出力型ＤＡコンバータ回
路はその出力端子に接続された直流電圧源を負荷として
この出力端子に流れる電流をアナログ信号に変換する。
流を常に流しておき、その中点電流を中心として交流信
号を出力している。なお、電流出力型ＤＡコンバータ回
路はその出力端子に接続された直流電圧源を負荷として
この出力端子に流れる電流をアナログ信号に変換する。
しかしながら、このようなＤＡコンバータ回路は無信号
時でも常に中点電流を流すため、不要な電流を消費す
る。
時でも常に中点電流を流すため、不要な電流を消費す
る。
この問題は無信号時ＤＡコンバータの中点電流を流さな
いようにゼロにすることにより解消できるが、ＤＡコン
バータ出力電流がゼロから中点電流または中点電流から
ゼロに急激に変化すると、アナログ信号出力にパルス状
のノイズが生じる。これは特にＤＡコンバータのアナロ
グ信号出力でスピーカを駆動する場合、耳ざわりの原因
になる。
いようにゼロにすることにより解消できるが、ＤＡコン
バータ出力電流がゼロから中点電流または中点電流から
ゼロに急激に変化すると、アナログ信号出力にパルス状
のノイズが生じる。これは特にＤＡコンバータのアナロ
グ信号出力でスピーカを駆動する場合、耳ざわりの原因
になる。
本発明のＤＡコンバータ回路は、ＤＡコンバータの出力
電流をゼロと中点電流との間で直線的に変化させる計数
信号を出力するバイナリアップダウンカウンタと、前記
カウンタからの前記計数信号および外部入力データを選
択的に前記ＤＡコンバータに入力する切替回路とを備
え、無信号時に前記ＤＡコンバータの出力電流をゼロに
保持し、かつ前記ＤＡコンバータの動作時に前記切替回
路により前記カウンタでアップカウントした前記計数信
号を選択したのち前記外部入力データに切替え、前記切
替回路により前記外部入力データを選択したのち前記カ
ウンタでダウンカウントした前記計数信号に切替え、中
点電流を中心にしてアナログ信号を出力する構成であ
る。
電流をゼロと中点電流との間で直線的に変化させる計数
信号を出力するバイナリアップダウンカウンタと、前記
カウンタからの前記計数信号および外部入力データを選
択的に前記ＤＡコンバータに入力する切替回路とを備
え、無信号時に前記ＤＡコンバータの出力電流をゼロに
保持し、かつ前記ＤＡコンバータの動作時に前記切替回
路により前記カウンタでアップカウントした前記計数信
号を選択したのち前記外部入力データに切替え、前記切
替回路により前記外部入力データを選択したのち前記カ
ウンタでダウンカウントした前記計数信号に切替え、中
点電流を中心にしてアナログ信号を出力する構成であ
る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
本発明の一実施例を示す第１図および第３図を参照する
と、１ＬＳＢ，２ＬＳＢ，４ＬＳＢ，８ＬＳＢで示す部
分は４ビット構成の電流出力型ＤＡコンバータ１０１で
あり、出力端子１０２により出力電流を送出する。ＤＡ
コンバータ１０１の出力電流はリファレンス電圧Ｖ
ＲＥＦにより設定される。ＤＡコンバータ入力切替回路
１０３はＤＡコンバータ入力切替信号１０４に基いてＤ
Ａコンバータ１０１に入力データＩ１，Ｉ２，Ｉ３，Ｉ
４を入力するか、バイナリアップダウンカウンタ１０５
からの計数信号を入力するかを選択する。入力データが
“８”の時、ＤＡコンバータ１０１は中点電流を出力す
る。無信号時、ＤＡコンバータ１０１に流れる不要な中
点電流を無くすため、ＤＡコンバータ入力切替信号１０
４をハイレベルにし、バイナリアップダウンカウンタ１
０５の出力をＤＡコンバータ１０１に入力する。この
時、バイナリアップダウンカウンタ１０５の内容は計数
値“０”にしておく。ＤＡコンバータ動作時、第３図に
示すように、カウンタ１０５をアップカウントしてい
き、カウンタ１０５の内容が計数値“８”になった時カ
ウンタを止め、ＤＡコンバータ入力切替信号１０４をロ
ーレベルにして入力データＩ１〜Ｉ４をＤＡコンバータ
１０１に入力する。ＤＡコンバータ１０１は入力データ
Ｉ１〜Ｉ４の波形データを出力していき、波形データが
無くなり無信号状態になると、ＤＡコンバータ入力切替
信号１０４がハイレベルになる。続いて、カウンタ１０
５は計数値“８”からダウンカウントを行ない計数値
“０”になった時カウントを止め、この状態で次にＤＡ
コンバータ１０１が動作する迄待つ。ＤＡコンバータ１
０１の出力には直流カット用のコンデンサが在り交流信
号だけを出力しているが、カウンタ１０５により適度な
時間で直線的に出力電流の増加および減少を行なえばア
ナログ信号にノイズが生じることを防止できる。
と、１ＬＳＢ，２ＬＳＢ，４ＬＳＢ，８ＬＳＢで示す部
分は４ビット構成の電流出力型ＤＡコンバータ１０１で
あり、出力端子１０２により出力電流を送出する。ＤＡ
コンバータ１０１の出力電流はリファレンス電圧Ｖ
ＲＥＦにより設定される。ＤＡコンバータ入力切替回路
１０３はＤＡコンバータ入力切替信号１０４に基いてＤ
Ａコンバータ１０１に入力データＩ１，Ｉ２，Ｉ３，Ｉ
４を入力するか、バイナリアップダウンカウンタ１０５
からの計数信号を入力するかを選択する。入力データが
“８”の時、ＤＡコンバータ１０１は中点電流を出力す
る。無信号時、ＤＡコンバータ１０１に流れる不要な中
点電流を無くすため、ＤＡコンバータ入力切替信号１０
４をハイレベルにし、バイナリアップダウンカウンタ１
０５の出力をＤＡコンバータ１０１に入力する。この
時、バイナリアップダウンカウンタ１０５の内容は計数
値“０”にしておく。ＤＡコンバータ動作時、第３図に
示すように、カウンタ１０５をアップカウントしてい
き、カウンタ１０５の内容が計数値“８”になった時カ
ウンタを止め、ＤＡコンバータ入力切替信号１０４をロ
ーレベルにして入力データＩ１〜Ｉ４をＤＡコンバータ
１０１に入力する。ＤＡコンバータ１０１は入力データ
Ｉ１〜Ｉ４の波形データを出力していき、波形データが
無くなり無信号状態になると、ＤＡコンバータ入力切替
信号１０４がハイレベルになる。続いて、カウンタ１０
５は計数値“８”からダウンカウントを行ない計数値
“０”になった時カウントを止め、この状態で次にＤＡ
コンバータ１０１が動作する迄待つ。ＤＡコンバータ１
０１の出力には直流カット用のコンデンサが在り交流信
号だけを出力しているが、カウンタ１０５により適度な
時間で直線的に出力電流の増加および減少を行なえばア
ナログ信号にノイズが生じることを防止できる。
本発明の他の実施例を示す第２図および第４図を参照す
ると、１ＬＳＢ，２ＬＳＢ，４ＬＳＢで示す部分はそれ
ぞれ３ビット構成の電流出力型ＤＡコンバータ２０１，
２０２であり、並列に出力端子２０３に接続されてい
る。ＤＡコンバータ２０１，２０２はリファレンス電圧
ＶＲＥＦにより出力電流が設定される。ＤＡコンバータ
入力切替回路２０４はＤＡコンバータ入力切替信号２０
５により、ＤＡコンバータ２０１，２０２に入力データ
として符号、Ｉ１〜Ｉ３を入力するか、バイナリアップ
ダウンカウンタ２０６からの計数信号を入力するかを選
択する。この実施例では入力データの符号が“０”の
時、ＡＮＤゲート２０９，２１０，２１１の出力は
“０”になり、３ビットＤＡコンバータ２０１の出力電
流はゼロになる。一方、３ビットＤＡコンバータ２０２
は入力データのＩ１〜Ｉ３のビットが“０”の時、（１
ＬＳＢ＋２ＬＳＢ＋４ＬＳＢ）の電流を出力し、入力デ
ータＩ１〜Ｉ３が“７”の時出力電流がゼロになる。ま
た、符号２０３が“１”の時ＯＲゲート２１２，２１
３，２１４の出力は“１”になり、ＤＡコンバータ２０
２の出力電流は（１ＬＳＢ＋２ＬＳＢ＋４ＬＳＢ）の中
点電流を出力し、これに入力データＩ１〜Ｉ３に対する
ＤＡコンバータ２０１からの出力電流が加算される。バ
イナリアップダウンカウンタ２０６の内容を計数値
“７”にしておきＤＡコンバータ入力切替信号２０５を
ハイレベルにしてバイナリアップダウンカウンタ２０６
の出力をＤＡコンバータ２０１，２０２に入力する。Ｄ
Ａコンバータ動作時、第４図に示すように、カウンタ２
０６はダウンカウントしていき計数内容が“０”になっ
た時カウントを止め、ＤＡコンバータ入力切替信号２０
５をローレベルにして入力データの符号、Ｉ１〜Ｉ３を
ＤＡコンバータ２０１，２０２に入力する。ＤＡコンバ
ータ２０１，２０２は入力データの符号，Ｉ１〜Ｉ３の
波形データを出力していき、波形データが無くなり無信
号状態になると、ＤＡコンバータ入力切替信号２０５が
ハイレベルになる。続いて、カウンタ２０６は計数値
“０”からアップカウントを行ない計数内容が“７”に
なった時カウントを止め、この状態で次にＤＡコンバー
タ２０１，２０２が動作する迄待つ。この実施例では中
点電流出力付近の直線性誤差がＤＡコンバータ２０１，
２０２のビット数の増加に対して影響を受けず微少振幅
のアナログ信号出力時の波形歪が第１図記載の実施例の
構成に比べ増加しないという他の効果を期待できる。
ると、１ＬＳＢ，２ＬＳＢ，４ＬＳＢで示す部分はそれ
ぞれ３ビット構成の電流出力型ＤＡコンバータ２０１，
２０２であり、並列に出力端子２０３に接続されてい
る。ＤＡコンバータ２０１，２０２はリファレンス電圧
ＶＲＥＦにより出力電流が設定される。ＤＡコンバータ
入力切替回路２０４はＤＡコンバータ入力切替信号２０
５により、ＤＡコンバータ２０１，２０２に入力データ
として符号、Ｉ１〜Ｉ３を入力するか、バイナリアップ
ダウンカウンタ２０６からの計数信号を入力するかを選
択する。この実施例では入力データの符号が“０”の
時、ＡＮＤゲート２０９，２１０，２１１の出力は
“０”になり、３ビットＤＡコンバータ２０１の出力電
流はゼロになる。一方、３ビットＤＡコンバータ２０２
は入力データのＩ１〜Ｉ３のビットが“０”の時、（１
ＬＳＢ＋２ＬＳＢ＋４ＬＳＢ）の電流を出力し、入力デ
ータＩ１〜Ｉ３が“７”の時出力電流がゼロになる。ま
た、符号２０３が“１”の時ＯＲゲート２１２，２１
３，２１４の出力は“１”になり、ＤＡコンバータ２０
２の出力電流は（１ＬＳＢ＋２ＬＳＢ＋４ＬＳＢ）の中
点電流を出力し、これに入力データＩ１〜Ｉ３に対する
ＤＡコンバータ２０１からの出力電流が加算される。バ
イナリアップダウンカウンタ２０６の内容を計数値
“７”にしておきＤＡコンバータ入力切替信号２０５を
ハイレベルにしてバイナリアップダウンカウンタ２０６
の出力をＤＡコンバータ２０１，２０２に入力する。Ｄ
Ａコンバータ動作時、第４図に示すように、カウンタ２
０６はダウンカウントしていき計数内容が“０”になっ
た時カウントを止め、ＤＡコンバータ入力切替信号２０
５をローレベルにして入力データの符号、Ｉ１〜Ｉ３を
ＤＡコンバータ２０１，２０２に入力する。ＤＡコンバ
ータ２０１，２０２は入力データの符号，Ｉ１〜Ｉ３の
波形データを出力していき、波形データが無くなり無信
号状態になると、ＤＡコンバータ入力切替信号２０５が
ハイレベルになる。続いて、カウンタ２０６は計数値
“０”からアップカウントを行ない計数内容が“７”に
なった時カウントを止め、この状態で次にＤＡコンバー
タ２０１，２０２が動作する迄待つ。この実施例では中
点電流出力付近の直線性誤差がＤＡコンバータ２０１，
２０２のビット数の増加に対して影響を受けず微少振幅
のアナログ信号出力時の波形歪が第１図記載の実施例の
構成に比べ増加しないという他の効果を期待できる。
上記両実施例におけるＤＡコンバータの出力アナログ信
号の精度を向上する場合はそのビット数を増加すればよ
い。
号の精度を向上する場合はそのビット数を増加すればよ
い。
以上説明したように本発明によれば、ＤＡコンバータが
動作していない時には中点電流を流さないようにし、か
つＤＡコンバータ動作時だけ中点電流を流すように構成
することにより、消費電力を減少することができる。こ
れは特に電池を使用する場合に有効である。また、ＤＡ
コンバータの中点電流をＵＴ流すために直線的な電流増
加および中点電流を流さなくするために直線的な電流減
少をさせるようにバイナリアップダウンカウンタを使用
することにより、集積回路化を阻害することなくノイズ
を含まないアナログ信号を出力することができる。
動作していない時には中点電流を流さないようにし、か
つＤＡコンバータ動作時だけ中点電流を流すように構成
することにより、消費電力を減少することができる。こ
れは特に電池を使用する場合に有効である。また、ＤＡ
コンバータの中点電流をＵＴ流すために直線的な電流増
加および中点電流を流さなくするために直線的な電流減
少をさせるようにバイナリアップダウンカウンタを使用
することにより、集積回路化を阻害することなくノイズ
を含まないアナログ信号を出力することができる。
第１図は本発明の一実施例を示す構成図、第２図は本発
明の他の実施例を示す構成図、第３図は第１図の動作を
説明する図、第４図は第２図の動作を説明する図であ
る。 １０１，２０１，２０２……ＤＡコンバータ、１０３，
２０４……ＤＡコンバータ入力切替回路、１０５，２０
６……バイナリアップダウンカウンタ。
明の他の実施例を示す構成図、第３図は第１図の動作を
説明する図、第４図は第２図の動作を説明する図であ
る。 １０１，２０１，２０２……ＤＡコンバータ、１０３，
２０４……ＤＡコンバータ入力切替回路、１０５，２０
６……バイナリアップダウンカウンタ。
Claims (1)
- 【請求項１】ＤＡコンバータの出力電流をゼロと中点電
流との間で直線的に変化させる計数信号を出力するバイ
ナリアップダウンカウンタと、前記カウンタからの前記
計数信号および外部入力データを選択的に前記ＤＡコン
バータに入力する切替回路とを備え、無信号時に前記Ｄ
Ａコンバータの出力電流をゼロに保持し、かつ前記ＤＡ
コンバータの動作時に前記切替回路により前記カウンタ
でアップカウントした前記計数信号を選択したのち前記
外部入力データに切替え、前記切替回路により前記外部
入力データを選択したのち前記カウンタでダウンカウン
トした前記計数信号に切替え、中点電流を中心にしてア
ナログ信号を出力することを特徴とするＤＡコンバータ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21025086A JPH0622334B2 (ja) | 1986-09-05 | 1986-09-05 | Ｄａコンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21025086A JPH0622334B2 (ja) | 1986-09-05 | 1986-09-05 | Ｄａコンバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365720A JPS6365720A (ja) | 1988-03-24 |
| JPH0622334B2 true JPH0622334B2 (ja) | 1994-03-23 |
Family
ID=16586265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21025086A Expired - Lifetime JPH0622334B2 (ja) | 1986-09-05 | 1986-09-05 | Ｄａコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622334B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0279096A (ja) * | 1988-09-14 | 1990-03-19 | Oki Electric Ind Co Ltd | 音声合成装置 |
-
1986
- 1986-09-05 JP JP21025086A patent/JPH0622334B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6365720A (ja) | 1988-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333006B1 (ko) | 서브-레인징아날로그-디지탈변환기 | |
| JPH0738585B2 (ja) | デジタル／アナログ変換装置 | |
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| JPH0813004B2 (ja) | Ａ／ｄ変換器 | |
| JPS61191125A (ja) | デジタル−アナログ変換器 | |
| JPS63256020A (ja) | デジタル・アナログ変換装置 | |
| JPH0622334B2 (ja) | Ｄａコンバータ回路 | |
| EP0558243A2 (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| KR20020064321A (ko) | 디지털/아날로그 변환기 | |
| JPH05183436A (ja) | 集積回路装置 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| JPH0685672A (ja) | Ａｄ変換器およびアナログ・ディジタル混在システム | |
| JPS60146528A (ja) | Ａ／ｄ変換回路 | |
| JP2805636B2 (ja) | 並列比較型ａ／ｄ変換器 | |
| JPH0831795B2 (ja) | デジタルアナログ変換器 | |
| JP3016094B2 (ja) | ２重積分型ａｄ変換器 | |
| JPS60256228A (ja) | デイジタル・アナログ変換器 | |
| US6940439B2 (en) | Multi-track speech synthesizer | |
| JPH05327510A (ja) | 電圧加算方式ｄ／ａコンバータ | |
| JP2001308707A (ja) | パルスエンコード型ａ／ｄ変換器 | |
| JPS6292522A (ja) | アナログ電圧出力回路 | |
| JP3062678B2 (ja) | 波形出力回路 | |
| JPH03105036U (ja) | ||
| JPH0466133B2 (ja) |