JPH06222388A - 薄膜トランジスタマトリックスの製造方法 - Google Patents
薄膜トランジスタマトリックスの製造方法Info
- Publication number
- JPH06222388A JPH06222388A JP1206593A JP1206593A JPH06222388A JP H06222388 A JPH06222388 A JP H06222388A JP 1206593 A JP1206593 A JP 1206593A JP 1206593 A JP1206593 A JP 1206593A JP H06222388 A JPH06222388 A JP H06222388A
- Authority
- JP
- Japan
- Prior art keywords
- film
- glass substrate
- transparent insulating
- protective film
- soda lime
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は，ＴＦＴマトリクス方式ＬＣＤ用の
基板に関し，安価で且つ液晶中に不純物が混入してＴＦ
Ｔ特性を劣化しないような基板を得ることを目的とす
る。 【構成】 ＴＦＴマトリックス方式ＬＣＤ用のガラス基
板に、ガラス基板表面の片面、或いは両面に透明絶縁性
保護膜２を被覆したソーダライムガラス基板１を用いる
ように、透明絶縁性保護膜２をＡＬＤ法により形成する
ように、透明絶縁性保護膜２をＡＬＤ法によりソーダラ
イムガラス基板１の両面に同時に形成するように、更
に、透明絶縁性保護膜２を被覆したソーダライムガラス
基板１上にゲート電極３を形成した後、ゲート絶縁膜４
としてＡＬＤ法により透明絶縁膜を形成し、且つ、最終
保護膜12にもＡＬＤ法による透明絶縁膜を形成するよう
に構成する。
基板に関し，安価で且つ液晶中に不純物が混入してＴＦ
Ｔ特性を劣化しないような基板を得ることを目的とす
る。 【構成】 ＴＦＴマトリックス方式ＬＣＤ用のガラス基
板に、ガラス基板表面の片面、或いは両面に透明絶縁性
保護膜２を被覆したソーダライムガラス基板１を用いる
ように、透明絶縁性保護膜２をＡＬＤ法により形成する
ように、透明絶縁性保護膜２をＡＬＤ法によりソーダラ
イムガラス基板１の両面に同時に形成するように、更
に、透明絶縁性保護膜２を被覆したソーダライムガラス
基板１上にゲート電極３を形成した後、ゲート絶縁膜４
としてＡＬＤ法により透明絶縁膜を形成し、且つ、最終
保護膜12にもＡＬＤ法による透明絶縁膜を形成するよう
に構成する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）マトリクス用の基板に関するものである。
ＦＴ）マトリクス用の基板に関するものである。
【０００２】ＴＦＴ方式ＬＣＤパネルは、一般にその生
産コストが高く、パネル価格の低減化に大きな支障とな
っており、使用する基板においては安価なものが望まれ
ている。
産コストが高く、パネル価格の低減化に大きな支障とな
っており、使用する基板においては安価なものが望まれ
ている。
【０００３】本発明を用いれば、安価なソーダライムガ
ラスを基板として用いることができるため、パネルの価
格の低減化に大きく貢献することができる。
ラスを基板として用いることができるため、パネルの価
格の低減化に大きく貢献することができる。
【０００４】
【従来の技術】図３は従来のＴＦＴ模式断面図である。
図において、24はソーダライムガラス基板、25はゲート
電極、26はゲート絶縁膜、27は動作半導体層、28はチャ
ネル保護膜、29は密着層、30はソース電極、31はドレイ
ン電極、32はドレインバスライン、33は画素電極、34は
最終保護膜である。
図において、24はソーダライムガラス基板、25はゲート
電極、26はゲート絶縁膜、27は動作半導体層、28はチャ
ネル保護膜、29は密着層、30はソース電極、31はドレイ
ン電極、32はドレインバスライン、33は画素電極、34は
最終保護膜である。
【０００５】ＴＦＴ方式ＬＣＤパネルは個々の画素に対
してＴＦＴが配設され、メモリ機能を持たせてコントラ
スト良く表示させることができる。従来のＴＦＴマトリ
クスの構造は、図３に示すように、透明絶縁性ガラス基
板24上にアルミニウム(Al)等からなるゲート電極25、及
び、それを繋ぐゲートバスラインが、窒化シリコン(Si3
N4) 膜等からなるゲート絶縁膜26を介して、Al等のドレ
インバスライン32と直交するように形成され、その交差
部の各々にＴＦＴが配設される構造をとる。
してＴＦＴが配設され、メモリ機能を持たせてコントラ
スト良く表示させることができる。従来のＴＦＴマトリ
クスの構造は、図３に示すように、透明絶縁性ガラス基
板24上にアルミニウム(Al)等からなるゲート電極25、及
び、それを繋ぐゲートバスラインが、窒化シリコン(Si3
N4) 膜等からなるゲート絶縁膜26を介して、Al等のドレ
インバスライン32と直交するように形成され、その交差
部の各々にＴＦＴが配設される構造をとる。
【０００６】ＴＦＴの構造は、ゲート絶縁膜26上に成膜
された動作半導体層27の上に Si3N4膜からなるチャネル
保護膜28を挟み、密着層29のｎ+ アモルファスシリコン
（α−Si）を介して、チタン(Ti)ソース電極30とTiドレ
イン電極31がそれぞれ配設されている。
された動作半導体層27の上に Si3N4膜からなるチャネル
保護膜28を挟み、密着層29のｎ+ アモルファスシリコン
（α−Si）を介して、チタン(Ti)ソース電極30とTiドレ
イン電極31がそれぞれ配設されている。
【０００７】また、ソース電極30にはＩＴＯ画素電極33
が、ドレイン電極31にはドレインバスライン32がそれぞ
れ接続されている。
が、ドレイン電極31にはドレインバスライン32がそれぞ
れ接続されている。
【０００８】
【発明が解決しようとする課題】現在、ＴＦＴ方式ＬＣ
Ｄ用のガラス基板として用いられている基板は、ナトリ
ウム(Na)等のアルカリ金属や、バリウム(Ba)等のアルカ
リ土類金属等の不純物の含有量が低く、耐熱性に優れて
いるが、１枚当りの単価が高く、ＴＦＴ方式ＬＣＤを生
産するにあたってのコスト低減の支障となっている。
Ｄ用のガラス基板として用いられている基板は、ナトリ
ウム(Na)等のアルカリ金属や、バリウム(Ba)等のアルカ
リ土類金属等の不純物の含有量が低く、耐熱性に優れて
いるが、１枚当りの単価が高く、ＴＦＴ方式ＬＣＤを生
産するにあたってのコスト低減の支障となっている。
【０００９】そこで、比較的安価なソーダライムガラス
（青ガラス）を、ＴＦＴ方式ＬＣＤ用の基板に使用する
と、ＴＦＴの形成時において、アルカリ金属（Na、Ｋ
等）やアルカリ土類金属（Ba、Mg等) がＴＦＴ中、又は
液晶中に混入し、良好な表示が行えなくなるという問題
点があった。
（青ガラス）を、ＴＦＴ方式ＬＣＤ用の基板に使用する
と、ＴＦＴの形成時において、アルカリ金属（Na、Ｋ
等）やアルカリ土類金属（Ba、Mg等) がＴＦＴ中、又は
液晶中に混入し、良好な表示が行えなくなるという問題
点があった。
【００１０】そこで、一般にソーダライムガラスを基板
として用いる場合、従来は二酸化シリコン (SiO2) コー
ト膜と呼ばれるSiO2膜によってガラス基板24の両面を保
護し、不純物の混入を防止する方法が採られているが、
ＴＦＴ形成時には様々な工程を要さなければならず、特
に、弗酸系のエッチャント（エッチング溶液）によって
コート膜がエッチングされて、保護膜として適当でない
ことが分かった。
として用いる場合、従来は二酸化シリコン (SiO2) コー
ト膜と呼ばれるSiO2膜によってガラス基板24の両面を保
護し、不純物の混入を防止する方法が採られているが、
ＴＦＴ形成時には様々な工程を要さなければならず、特
に、弗酸系のエッチャント（エッチング溶液）によって
コート膜がエッチングされて、保護膜として適当でない
ことが分かった。
【００１１】また、原子層デポジション（ＡＬＤ）装置
での成膜をコート膜として利用する場合でも、ガラス基
板の両面に成膜する場合、裏面を成膜した後に表面を成
膜するといった具合に、１枚のガラス基板を処理するの
に工程数を要するといった問題点があった。
での成膜をコート膜として利用する場合でも、ガラス基
板の両面に成膜する場合、裏面を成膜した後に表面を成
膜するといった具合に、１枚のガラス基板を処理するの
に工程数を要するといった問題点があった。
【００１２】本発明は、安価で、且つ液晶中に不純物が
混入してＴＦＴ特性を劣化しないような基板を得ること
を目的として提供されるものである。
混入してＴＦＴ特性を劣化しないような基板を得ること
を目的として提供されるものである。
【００１３】
【課題を解決するための手段】図１〜図２は本発明の原
理説明図であり、図１は本発明のＴＦＴ模式断面図、図
２は両面成膜用ＡＬＤ成膜装置である。
理説明図であり、図１は本発明のＴＦＴ模式断面図、図
２は両面成膜用ＡＬＤ成膜装置である。
【００１４】図において，１はソーダライムガラス基
板、２は基板コート膜、３はゲート電極、４はゲート絶
縁膜、５は動作半導体層、６はチャネル保護膜、７は密
着層、８はソース電極、９はドレイン電極、10はドレイ
ンバスライン、11は画素電極、12は最終保護膜、13は真
空チャンバ、14はサンプルホルダ、15はトリメチルアル
ミニウム（ＴＭＡ）タンク、16はマスフロー、17はＴＭ
Ａガスノズル、18は水タンク、19は水蒸気ノズル、20は
バリアガスノズル、21は排気ダクト、22はオリフィス
弁、23はターボ分子ポンプである。
板、２は基板コート膜、３はゲート電極、４はゲート絶
縁膜、５は動作半導体層、６はチャネル保護膜、７は密
着層、８はソース電極、９はドレイン電極、10はドレイ
ンバスライン、11は画素電極、12は最終保護膜、13は真
空チャンバ、14はサンプルホルダ、15はトリメチルアル
ミニウム（ＴＭＡ）タンク、16はマスフロー、17はＴＭ
Ａガスノズル、18は水タンク、19は水蒸気ノズル、20は
バリアガスノズル、21は排気ダクト、22はオリフィス
弁、23はターボ分子ポンプである。
【００１５】ＴＦＴ方式ＬＣＤのパネル等のガラス基板
に、ソーダライムガラスを用いる場合、不純物が回路、
及び液晶内へ混入するのを防ぐために、透明絶縁性保護
膜として耐弗酸性の強いＡＬＤ法によるアルミナ等の薄
い透明絶縁膜を基板の全面に成膜する。
に、ソーダライムガラスを用いる場合、不純物が回路、
及び液晶内へ混入するのを防ぐために、透明絶縁性保護
膜として耐弗酸性の強いＡＬＤ法によるアルミナ等の薄
い透明絶縁膜を基板の全面に成膜する。
【００１６】絶縁膜は基板の表面のみ、または基板の両
面に成膜するが、基板の両面に成膜した方が当然その効
果が高い。基板に片面だけ成膜する方法は、従来の成膜
法で膜を形成すれば良いが、基板の両面に成膜する場合
には、図２に示す両面成膜用ＡＬＤ成膜装置によって、
両面同時成膜を行い、工程数の増加を防ぐ。
面に成膜するが、基板の両面に成膜した方が当然その効
果が高い。基板に片面だけ成膜する方法は、従来の成膜
法で膜を形成すれば良いが、基板の両面に成膜する場合
には、図２に示す両面成膜用ＡＬＤ成膜装置によって、
両面同時成膜を行い、工程数の増加を防ぐ。
【００１７】両面成膜を行う場合には、温度差で損傷が
起きるのを防ぐ均熱板を基板に装着することが出来ない
ので、成膜温度は 400℃以下としなければならないが、
膜質の低下をもたらさない温度であるので、基板コート
膜として使用しても何等支障はない。
起きるのを防ぐ均熱板を基板に装着することが出来ない
ので、成膜温度は 400℃以下としなければならないが、
膜質の低下をもたらさない温度であるので、基板コート
膜として使用しても何等支障はない。
【００１８】即ち、本発明の目的は、図２にその構造図
で示すように、ＴＦＴマトリックス方式ＬＣＤ用のガラ
ス基板に、ガラス基板表面の片面、或いは両面に透明絶
縁性保護膜２を被覆したソーダライムガラス基板１を用
いることにより、また、図２に示す装置により、透明絶
縁性保護膜２をＡＬＤ法により形成することにより、そ
して、透明絶縁性保護膜２をソーダライムガラス基板１
の両面に同時に形成することにより、更に、透明絶縁性
保護膜２を被覆したソーダライムガラス基板１上にゲー
ト電極３等を形成した後、ゲート絶縁膜４としてＡＬＤ
法により透明絶縁膜を形成し、且つ、最終保護膜12にも
ＡＬＤ法による透明絶縁膜を形成することにより達成さ
れる。
で示すように、ＴＦＴマトリックス方式ＬＣＤ用のガラ
ス基板に、ガラス基板表面の片面、或いは両面に透明絶
縁性保護膜２を被覆したソーダライムガラス基板１を用
いることにより、また、図２に示す装置により、透明絶
縁性保護膜２をＡＬＤ法により形成することにより、そ
して、透明絶縁性保護膜２をソーダライムガラス基板１
の両面に同時に形成することにより、更に、透明絶縁性
保護膜２を被覆したソーダライムガラス基板１上にゲー
ト電極３等を形成した後、ゲート絶縁膜４としてＡＬＤ
法により透明絶縁膜を形成し、且つ、最終保護膜12にも
ＡＬＤ法による透明絶縁膜を形成することにより達成さ
れる。
【００１９】
【作用】本発明の透明絶縁性保護膜を基板に被覆すれ
ば、ソーダライムガラス基板を用いて、ＴＦＴ方式ＬＣ
Ｄ等を形成することができ、また、ゲート絶縁膜、最終
保護膜（パッシベーション膜）にも、ＡＬＤ法により形
成した透明絶縁性保護膜を使用することによって、液晶
中に混入する不純物をより低減することができる。
ば、ソーダライムガラス基板を用いて、ＴＦＴ方式ＬＣ
Ｄ等を形成することができ、また、ゲート絶縁膜、最終
保護膜（パッシベーション膜）にも、ＡＬＤ法により形
成した透明絶縁性保護膜を使用することによって、液晶
中に混入する不純物をより低減することができる。
【００２０】更に、ＡＬＤ法による透明絶縁性保護膜を
ガラス基板の裏面にも成膜することによって、裏面から
の不純物の混入をも防止することができ、ソーダライム
ガラス基板の両面に同時に成膜することによって保護膜
形成の工程を増やすことなく、ＴＦＴマトリクス用のガ
ラス基板を安価で提供することができ、延いては、安価
なＬＣＤパネルを供給することが可能となる。
ガラス基板の裏面にも成膜することによって、裏面から
の不純物の混入をも防止することができ、ソーダライム
ガラス基板の両面に同時に成膜することによって保護膜
形成の工程を増やすことなく、ＴＦＴマトリクス用のガ
ラス基板を安価で提供することができ、延いては、安価
なＬＣＤパネルを供給することが可能となる。
【００２１】
【実施例】図１は本発明のＴＦＴ模式断面図、図２は基
板コート膜等の絶縁膜形成に用いた両面成膜用ＡＬＤ成
膜装置である。
板コート膜等の絶縁膜形成に用いた両面成膜用ＡＬＤ成
膜装置である。
【００２２】以下、本発明の一実施例を図１のＴＦＴ模
式断面図、及び、図２の両面成膜用ＡＬＤ成膜装置を用
いて説明する。ソーダライムガラス基板１を図２に示す
ＡＬＤ成膜装置により基板コート膜２を後述する仕様に
より形成する。
式断面図、及び、図２の両面成膜用ＡＬＤ成膜装置を用
いて説明する。ソーダライムガラス基板１を図２に示す
ＡＬＤ成膜装置により基板コート膜２を後述する仕様に
より形成する。
【００２３】成膜温度は 400℃、原料ガスとしてトリメ
チルアルミニウム（ＴＭＡ）ガスと水蒸気の２種類の気
体を使用し、アルミナ(Al2O3) 膜を 2,000Åの厚さにソ
ーダライムガラス基板１の両面に同時に成膜する。
チルアルミニウム（ＴＭＡ）ガスと水蒸気の２種類の気
体を使用し、アルミナ(Al2O3) 膜を 2,000Åの厚さにソ
ーダライムガラス基板１の両面に同時に成膜する。
【００２４】その後に、Al等からなるゲート電極３、ゲ
ートバスラインを形成し、同様のＡＬＤ成膜装置により
ゲート絶縁膜４を 4,000Åの厚さに形成する。そして、
α−Siからなる動作半導体層５を形成し、ソース電極
８、ドレイン電極９、ソース電極８に接続する画素電極
11、ドレイン電極９に接続するドレインバスライン10を
それぞれ形成し、ＴＦＴ構造とする。
ートバスラインを形成し、同様のＡＬＤ成膜装置により
ゲート絶縁膜４を 4,000Åの厚さに形成する。そして、
α−Siからなる動作半導体層５を形成し、ソース電極
８、ドレイン電極９、ソース電極８に接続する画素電極
11、ドレイン電極９に接続するドレインバスライン10を
それぞれ形成し、ＴＦＴ構造とする。
【００２５】最後にＴＦＴを形成した後に、ＡＬＤアル
ミナ膜を同様の条件で成膜し、最終保護膜12とする。次
に、図２により、ＡＬＤ成膜装置を用いた成膜について
説明する。
ミナ膜を同様の条件で成膜し、最終保護膜12とする。次
に、図２により、ＡＬＤ成膜装置を用いた成膜について
説明する。
【００２６】真空チャンバ13内に回転式サンプルホルダ
14が設けられ、ここにソーダライムガラス基板１を装着
する。原料ガスは、ＴＭＡタンク14よりマスフロー16に
よって流量50sccmに調整され、ＴＭＡガスノズル17を通
って真空チャンバ13内に導入され、ソーダライムガラス
基板１の表面に吹きつけられる。ＴＭＡに曝された基板
１は、サンプルホルダ14が１／２回転したときに、同様
の構成によって、流量が 100sccmの水蒸気に曝される。
14が設けられ、ここにソーダライムガラス基板１を装着
する。原料ガスは、ＴＭＡタンク14よりマスフロー16に
よって流量50sccmに調整され、ＴＭＡガスノズル17を通
って真空チャンバ13内に導入され、ソーダライムガラス
基板１の表面に吹きつけられる。ＴＭＡに曝された基板
１は、サンプルホルダ14が１／２回転したときに、同様
の構成によって、流量が 100sccmの水蒸気に曝される。
【００２７】この作業を何千回も繰り返してアルミナ膜
が形成される。尚、基板コート膜２を 2,000Åの厚さに
成膜する時のサンプルホルダ14の全回転数は 2,700回
転、回転速度は60rpm である。
が形成される。尚、基板コート膜２を 2,000Åの厚さに
成膜する時のサンプルホルダ14の全回転数は 2,700回
転、回転速度は60rpm である。
【００２８】２種類の原料ガスは、互いに真空チャンバ
13内で混合しないように、アルゴンからなるバリアガス
をバリアガスノズル20から噴出することにより遮蔽され
ている。
13内で混合しないように、アルゴンからなるバリアガス
をバリアガスノズル20から噴出することにより遮蔽され
ている。
【００２９】片面成膜の場合には、図２（ｂ）に示すよ
うなサンプルホルダ14の外側のノズルのみを用い、両面
成膜を行う場合には、図２（ｃ）に示すように、サンプ
ルホルダ14の内側のノズルよりも原料ガス、及びバリア
ガスを導入して成膜する。
うなサンプルホルダ14の外側のノズルのみを用い、両面
成膜を行う場合には、図２（ｃ）に示すように、サンプ
ルホルダ14の内側のノズルよりも原料ガス、及びバリア
ガスを導入して成膜する。
【００３０】余剰ガスは排気ダクト21よりターボ分子ポ
ンプ23によって排気され、真空チャンバ13内の圧力はオ
リフィス弁22を用いて０.01Torr に維持される。尚、ゲ
ート絶縁膜４や最終保護膜12も図３の装置を用いて、上
記と同様の方法で成膜する。
ンプ23によって排気され、真空チャンバ13内の圧力はオ
リフィス弁22を用いて０.01Torr に維持される。尚、ゲ
ート絶縁膜４や最終保護膜12も図３の装置を用いて、上
記と同様の方法で成膜する。
【００３１】
【発明の効果】以上の説明から明らかなように，本発明
を用いて処理を施したソーダライムガラス基板を用いて
ＴＦＴ方式ＬＣＤを作成した結果、液晶内への不純物の
混入を著しく低減でき、その結果、ＴＦＴ特性において
も従来のガラス基板を用いた時と同様の特性を示し、ガ
ラス基板として十分使用できることが確認され、更に、
ソーダライムガラス基板の両面に同時に成膜することに
よって保護膜形成の工程を増やすことなく、ＴＦＴマト
リクス用のガラス基板を安価で提供することができ、安
価なＬＣＤパネルを供給することに寄与するところが大
きい。
を用いて処理を施したソーダライムガラス基板を用いて
ＴＦＴ方式ＬＣＤを作成した結果、液晶内への不純物の
混入を著しく低減でき、その結果、ＴＦＴ特性において
も従来のガラス基板を用いた時と同様の特性を示し、ガ
ラス基板として十分使用できることが確認され、更に、
ソーダライムガラス基板の両面に同時に成膜することに
よって保護膜形成の工程を増やすことなく、ＴＦＴマト
リクス用のガラス基板を安価で提供することができ、安
価なＬＣＤパネルを供給することに寄与するところが大
きい。
【図１】 本発明のＴＦＴ模式断面図
【図２】 両面成膜用ＡＬＤ成膜装置
【図３】 従来例のＴＦＴ模式断面図
１ ソーダライムガラス基板 ２ 基板コート膜 ３ ゲート電極 ４ ゲート絶縁膜 ５ 動作半導体層 ６ チャネル保護膜 ７ 密着層 ８ ソース電極 ９ ドレイン電極 10 ドレインバスライン 11 画素電極 12 最終保護膜 13 真空チャンバ 14 サンプルホルダ 15 ＴＭＡタンク 16 マスフロー 17 ＴＭＡガスノズル 18 水タンク 19 水蒸気ノズル 20 バリアガスノズル 21 排気ダクト 22 オリフィス弁 23 ターボ分子ポンプ
Claims (4)
- 【請求項１】 薄膜トランジスタ（ＴＦＴ）マトリック
ス方式液晶表示装置（ＬＣＤ）用のガラス基板に、該ガ
ラス基板表面の片面、或いは両面に透明絶縁性保護膜２
を被覆したソーダライムガラス基板１を用いることを特
徴とする薄膜トランジスタマトリックスの製造方法。 - 【請求項２】 前記透明絶縁性保護膜２を原子層デポジ
ション（ＡＬＤ）法により形成することを特徴とする請
求項１記載の薄膜トランジスタマトリックスの製造方
法。 - 【請求項３】 前記透明絶縁性保護膜２をＡＬＤ法によ
り前記ソーダライムガラス基板１の両面に同時に形成す
ることを特徴とする請求項１及び２記載の薄膜トランジ
スタマトリックスの製造方法。により、 - 【請求項４】 前記透明絶縁性保護膜２を被覆したソー
ダライムガラス基板１上にゲート電極３を形成した後、
ゲート絶縁膜４としてＡＬＤ法により透明絶縁膜を形成
し、且つ、最終保護膜12にもＡＬＤ法による透明絶縁膜
を形成することを特徴とする請求項１、及び２、及び３
記載の薄膜トランジスタマトリックスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206593A JPH06222388A (ja) | 1993-01-28 | 1993-01-28 | 薄膜トランジスタマトリックスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206593A JPH06222388A (ja) | 1993-01-28 | 1993-01-28 | 薄膜トランジスタマトリックスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06222388A true JPH06222388A (ja) | 1994-08-12 |
Family
ID=11795204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1206593A Withdrawn JPH06222388A (ja) | 1993-01-28 | 1993-01-28 | 薄膜トランジスタマトリックスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06222388A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015224A1 (fr) * | 1999-08-25 | 2001-03-01 | Gemplus | Procede de protection de puces de circuit integre par depot de couche mince isolante |
| US6905549B2 (en) | 2002-04-11 | 2005-06-14 | Hitachi Kokusai Electric Inc. | Vertical type semiconductor device producing apparatus |
| KR100916602B1 (ko) * | 2002-11-11 | 2009-09-11 | 엘지디스플레이 주식회사 | 소다라임 글라스를 이용한 액정표시장치와 그 제조방법 |
| JP2009258406A (ja) * | 2008-04-17 | 2009-11-05 | Sumitomo Metal Mining Co Ltd | 誘電体多層膜ミラーとその製造方法 |
| JP2009265346A (ja) * | 2008-04-24 | 2009-11-12 | Sumitomo Metal Mining Co Ltd | 接合光学部品とその製造方法 |
| US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| JP2011205133A (ja) * | 2003-05-16 | 2011-10-13 | E I Du Pont De Nemours & Co | 可撓性ポリマー基板と原子層蒸着され気体透過バリアとを含む物品。 |
| JP2013065843A (ja) * | 2011-08-31 | 2013-04-11 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
-
1993
- 1993-01-28 JP JP1206593A patent/JPH06222388A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015224A1 (fr) * | 1999-08-25 | 2001-03-01 | Gemplus | Procede de protection de puces de circuit integre par depot de couche mince isolante |
| FR2797996A1 (fr) * | 1999-08-25 | 2001-03-02 | Gemplus Card Int | Procede de protection de puces de circuit integre par depot de couche mince isolante |
| US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US6905549B2 (en) | 2002-04-11 | 2005-06-14 | Hitachi Kokusai Electric Inc. | Vertical type semiconductor device producing apparatus |
| US7622396B2 (en) | 2002-04-11 | 2009-11-24 | Hitachi Kokusai Electric Inc. | Method of producing a semiconductor device |
| KR100916602B1 (ko) * | 2002-11-11 | 2009-09-11 | 엘지디스플레이 주식회사 | 소다라임 글라스를 이용한 액정표시장치와 그 제조방법 |
| JP2011205133A (ja) * | 2003-05-16 | 2011-10-13 | E I Du Pont De Nemours & Co | 可撓性ポリマー基板と原子層蒸着され気体透過バリアとを含む物品。 |
| JP2009258406A (ja) * | 2008-04-17 | 2009-11-05 | Sumitomo Metal Mining Co Ltd | 誘電体多層膜ミラーとその製造方法 |
| JP2009265346A (ja) * | 2008-04-24 | 2009-11-12 | Sumitomo Metal Mining Co Ltd | 接合光学部品とその製造方法 |
| JP2013065843A (ja) * | 2011-08-31 | 2013-04-11 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW449670B (en) | Method for making thin film device with coating film, liquid crystal panel and electronic device | |
| KR960704361A (ko) | 박막 반도체 장치의 제조 방법, 박막 반도체 장치, 액정 표시 장치 및 전자기기(Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid cuystal display, and electronic device) | |
| JPH08111531A (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| JPH06222388A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
| JPH0786269A (ja) | アルミナ膜形成方法およびそれを用いた薄膜トランジスタの製造方法 | |
| CN1262508C (zh) | 玻璃衬底的预多晶硅被覆 | |
| JPH05160152A (ja) | 薄膜トランジスタの製造方法 | |
| JP3265399B2 (ja) | シリコン酸化膜と透明導電膜の連続形成方法 | |
| JPH03234025A (ja) | 絶縁薄膜の形成方法 | |
| JP3396508B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0831752A (ja) | Ｃｖｄ装置の反応室のクリーニング方法およびコーティング方法 | |
| JPH08288223A (ja) | 薄膜の製造方法 | |
| US20030010624A1 (en) | System and method for forming base coat and thin film layers by sequential sputter depositing | |
| JP3471082B2 (ja) | Ｃｖｄ装置の反応室のコーティング方法 | |
| JPH0645606A (ja) | 薄膜トランジスタ・マトリクスの製造方法 | |
| JPH07297404A (ja) | 薄膜トランジスタの製造方法 | |
| JP3708940B2 (ja) | Ｃｖｄ装置の反応室のコーティング方法 | |
| JP3048489B2 (ja) | 液晶表示装置 | |
| US20100141878A1 (en) | Method for producing color filter, color filter, liquid crystal display device and producing apparatus | |
| JP2000206508A (ja) | 液晶表示装置およびその製造方法 | |
| JP2002359250A (ja) | 薄膜トランジスタ形成方法 | |
| KR20050050726A (ko) | 액정표시 장치의 실리콘 산화막 제조방법 | |
| KR100341125B1 (ko) | 에프에프에스 모드 액정표시장치의 게이트 절연막 형성방법 | |
| JPH0634957A (ja) | ガラス基板およびこれを使用した液晶表示装置 | |
| TW201213955A (en) | Liquid crystal display device and method of manufacturing liquid crystal display device, and electrode substrate for liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |