JPH06216739A - ゲートドライブ回路 - Google Patents
ゲートドライブ回路Info
- Publication number
- JPH06216739A JPH06216739A JP5007917A JP791793A JPH06216739A JP H06216739 A JPH06216739 A JP H06216739A JP 5007917 A JP5007917 A JP 5007917A JP 791793 A JP791793 A JP 791793A JP H06216739 A JPH06216739 A JP H06216739A
- Authority
- JP
- Japan
- Prior art keywords
- output
- photocoupler
- photocouplers
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 単一の電源でスイッチング素子のスイッチン
グを高速に行なう。 【構成】 バッファ1およびインバータ2の入力側は、
不図示のサーボドライブ、PWMインバータ等の制御回
路の信号源に接続されている。バッファ1の出力側は第
1のフォトカプラ4の入力部のカソードに接続され、イ
ンバータ2の出力側は第2のフォトカプラ5の入力部の
カソードに接続されている。第1および第2のフォトカ
プラ4,5の入力部のアノードは、ともに抵抗3を介し
て不図示の制御回路の電源の正側に接続されている。第
1のフォトカプラ4の出力部はIGBT8のソースに接
続され、第2のフォトカプラ4の出力部は抵抗7を介し
てIGBT8のゲートに接続されている。このゲートド
ライブ回路には、第1および第2のフォトカプラ4,5
の出力部に共通に電圧Vccの電力を供給する電源6が
設けられている。
グを高速に行なう。 【構成】 バッファ1およびインバータ2の入力側は、
不図示のサーボドライブ、PWMインバータ等の制御回
路の信号源に接続されている。バッファ1の出力側は第
1のフォトカプラ4の入力部のカソードに接続され、イ
ンバータ2の出力側は第2のフォトカプラ5の入力部の
カソードに接続されている。第1および第2のフォトカ
プラ4,5の入力部のアノードは、ともに抵抗3を介し
て不図示の制御回路の電源の正側に接続されている。第
1のフォトカプラ4の出力部はIGBT8のソースに接
続され、第2のフォトカプラ4の出力部は抵抗7を介し
てIGBT8のゲートに接続されている。このゲートド
ライブ回路には、第1および第2のフォトカプラ4,5
の出力部に共通に電圧Vccの電力を供給する電源6が
設けられている。
Description
【0001】
【産業上の利用分野】本発明は、サーボドライブ、PW
Mインバータ等のパワードライブ回路に用いられるパワ
ーMOSFET、IGBT等のスイッチング素子を駆動
するゲートドライブ回路に関する。
Mインバータ等のパワードライブ回路に用いられるパワ
ーMOSFET、IGBT等のスイッチング素子を駆動
するゲートドライブ回路に関する。
【0002】
【従来の技術】図3はゲートドライブ回路の従来例を示
す回路図である。フォトカプラ33の入力側には、抵抗
31およびインバータ32を介して不図示のサーボドラ
イブ、PWMインバータ等の制御回路の信号源が接続さ
れている。フォトカプラ31の出力側には、コンデンサ
34、正負の電源35,36、抵抗37およびIGBT
38が接続されている。すなわち、信号源からの信号は
フォトカプラ33で絶縁されている。このゲートドライ
ブ回路は、正負の電源35,36により、前記信号源か
ら出力される信号に対応してIGBT38を高速にスイ
ッチングさせるものである。
す回路図である。フォトカプラ33の入力側には、抵抗
31およびインバータ32を介して不図示のサーボドラ
イブ、PWMインバータ等の制御回路の信号源が接続さ
れている。フォトカプラ31の出力側には、コンデンサ
34、正負の電源35,36、抵抗37およびIGBT
38が接続されている。すなわち、信号源からの信号は
フォトカプラ33で絶縁されている。このゲートドライ
ブ回路は、正負の電源35,36により、前記信号源か
ら出力される信号に対応してIGBT38を高速にスイ
ッチングさせるものである。
【0003】
【発明が解決しようとする課題】上述した従来のゲート
ドライブ回路では、スイッチングを高速に行なわせるた
めにスイッチング素子のゲートを正負にドライブするこ
とが必要であり、このためには正負の電源が必要であっ
た。本発明の目的は、単一(正負いずれか一方)の電源
でスイッチング素子のスイッチングを高速に行なわせる
ことができるゲートドライブ回路を提供することにあ
る。
ドライブ回路では、スイッチングを高速に行なわせるた
めにスイッチング素子のゲートを正負にドライブするこ
とが必要であり、このためには正負の電源が必要であっ
た。本発明の目的は、単一(正負いずれか一方)の電源
でスイッチング素子のスイッチングを高速に行なわせる
ことができるゲートドライブ回路を提供することにあ
る。
【0004】
【課題を解決するための手段】本発明のゲートドライブ
回路は、スイッチング素子を駆動するゲートドライブ回
路において、SEPP回路の出力部を備え、該出力部の
出力信号を前記スイッチング素子のソースへ出力する第
1のフォトカプラと、SEPP回路の出力部を備え、該
出力部の出力信号を前記スイッチング素子のゲートへ出
力する第2のフォトカプラと、第1および第2のフォト
カプラの出力部に共通に電力を供給する電源と、第1お
よび第2のフォトカプラの出力信号が互いに逆位相にな
るようにする手段とを有することを特徴とする。第1お
よび第2のフォトカプラの出力信号が互いに逆位相にな
るようにする手段は、第1および第2のフォトカプラの
一方の入力部に接続された反転回路と、第1および第2
のフォトカプラの他方の入力部に接続された非反転回路
とを備えたものとすることができる。
回路は、スイッチング素子を駆動するゲートドライブ回
路において、SEPP回路の出力部を備え、該出力部の
出力信号を前記スイッチング素子のソースへ出力する第
1のフォトカプラと、SEPP回路の出力部を備え、該
出力部の出力信号を前記スイッチング素子のゲートへ出
力する第2のフォトカプラと、第1および第2のフォト
カプラの出力部に共通に電力を供給する電源と、第1お
よび第2のフォトカプラの出力信号が互いに逆位相にな
るようにする手段とを有することを特徴とする。第1お
よび第2のフォトカプラの出力信号が互いに逆位相にな
るようにする手段は、第1および第2のフォトカプラの
一方の入力部に接続された反転回路と、第1および第2
のフォトカプラの他方の入力部に接続された非反転回路
とを備えたものとすることができる。
【0005】
【作用】互いに逆位相の信号を出力する2個のSEPP
(Single EndedPush−Pull)回路
の出力端間に負荷が接続されたものは、BTL(Bal
anced TransformerLess)回路と
呼ばれ、正負の両電圧をこの負荷に与えることができ
る。本発明は、このBTL回路を構成する第1および第
2のフォトカプラによって負荷であるスイッチング素子
のゲートおよびソースに正負の電圧を与えてスイッチン
グ素子をオンオフさせるもので、特にゲート・ソース電
圧の正から負への立下りのときにスイッチング素子のゲ
ートの容量に蓄えられた電荷を高速に放電することがで
きる。
(Single EndedPush−Pull)回路
の出力端間に負荷が接続されたものは、BTL(Bal
anced TransformerLess)回路と
呼ばれ、正負の両電圧をこの負荷に与えることができ
る。本発明は、このBTL回路を構成する第1および第
2のフォトカプラによって負荷であるスイッチング素子
のゲートおよびソースに正負の電圧を与えてスイッチン
グ素子をオンオフさせるもので、特にゲート・ソース電
圧の正から負への立下りのときにスイッチング素子のゲ
ートの容量に蓄えられた電荷を高速に放電することがで
きる。
【0006】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明のゲートドライブ回路の一実
施例を示す説明図、図2(a)は図1のゲートドライブ
回路で用いるフォトカプラを示す図、図2(b)はこの
フォトカプラを省略した形で示す図である。非反転回路
であるバッファ1および反転回路であるインバータ2の
入力側は、1点にまとめられ、不図示のサーボドライ
ブ、PWMインバータ等の制御回路の信号源に接続され
ている。バッファ1の出力側は第1のフォトカプラ4の
入力部のカソードに接続され、インバータ2の出力側は
第2のフォトカプラ5の入力部のカソードに接続されて
いる。第1および第2のフォトカプラ4,5の入力部の
アノードは、ともに抵抗3を介して不図示の制御回路の
電源の正側に接続されている。第1のフォトカプラ4の
出力部はIGBT8(パワーMOSFETでもよい)の
ソースに接続され、第2のフォトカプラ4の出力部は抵
抗7を介してIGBT8のゲートに接続されている。こ
のゲートドライブ回路には、第1および第2のフォトカ
プラ4,5の出力部に共通に電圧Vccの電力を供給す
る電源6が設けられている。第1および第2のフォトカ
プラ4,5は、図2(a)に示すように、入力部のアノ
ード端子11およびカソード端子12と、出力部の正電
源端子13、負電源端子14および出力端子15を有
し、出力部が2個のトランジスタ16,17で構成され
るSEPP回路となっている。これら2個のSEPP回
路は、BTL(フルブリッジ)回路を構成している。図
1においてフォトカプラ4,5は、図2(b)に示すよ
うに、省略形で示されている。
て説明する。図1は本発明のゲートドライブ回路の一実
施例を示す説明図、図2(a)は図1のゲートドライブ
回路で用いるフォトカプラを示す図、図2(b)はこの
フォトカプラを省略した形で示す図である。非反転回路
であるバッファ1および反転回路であるインバータ2の
入力側は、1点にまとめられ、不図示のサーボドライ
ブ、PWMインバータ等の制御回路の信号源に接続され
ている。バッファ1の出力側は第1のフォトカプラ4の
入力部のカソードに接続され、インバータ2の出力側は
第2のフォトカプラ5の入力部のカソードに接続されて
いる。第1および第2のフォトカプラ4,5の入力部の
アノードは、ともに抵抗3を介して不図示の制御回路の
電源の正側に接続されている。第1のフォトカプラ4の
出力部はIGBT8(パワーMOSFETでもよい)の
ソースに接続され、第2のフォトカプラ4の出力部は抵
抗7を介してIGBT8のゲートに接続されている。こ
のゲートドライブ回路には、第1および第2のフォトカ
プラ4,5の出力部に共通に電圧Vccの電力を供給す
る電源6が設けられている。第1および第2のフォトカ
プラ4,5は、図2(a)に示すように、入力部のアノ
ード端子11およびカソード端子12と、出力部の正電
源端子13、負電源端子14および出力端子15を有
し、出力部が2個のトランジスタ16,17で構成され
るSEPP回路となっている。これら2個のSEPP回
路は、BTL(フルブリッジ)回路を構成している。図
1においてフォトカプラ4,5は、図2(b)に示すよ
うに、省略形で示されている。
【0007】次に、本実施例の動作について説明する。
不図示のサーボドライブ、PWMインバータ等の制御回
路の信号源から出力された信号(以下、入力信号とい
う)はバッファ1およびインバータ2にそれぞれ入力さ
れる。入力信号がHになると、バッファ1の出力はHに
なるので、第1のフォトカプラ4はインアクティブにな
り、その出力端に接続されたIGBT8のソースは0V
になる。また、このとき、インバータ2の出力はLにな
るので、第2のフォトカプラ5はアクティブになり、そ
の出力端に接続されたIGBT8のゲートにはVccが
加えられる。すなわち、IGBT8のゲート・ソース電
圧は+Vccになり、IGBT8はオンとなる。入力信
号がLになると、バッファ1の出力はLになるので、第
1のフォトカプラ4はアクティブになり、その出力端に
接続されたIGBT8のソースにはVccが加えられ
る。また、このとき、インバータ2の出力はHになるの
で、第2のフォトカプラ5はインアクティブになり、そ
の出力端に接続されたIGBT8のゲートは0Vにな
る。すなわち、IGBT8のゲート・ソース電圧は−V
ccになり、IGBT8のゲートの容量に蓄えられた電
荷は放電され、IGBT8は高速にオフとなる。したが
って、正負にIGBT8のゲート電圧を変化させること
が電源6による単電源で可能となる。
不図示のサーボドライブ、PWMインバータ等の制御回
路の信号源から出力された信号(以下、入力信号とい
う)はバッファ1およびインバータ2にそれぞれ入力さ
れる。入力信号がHになると、バッファ1の出力はHに
なるので、第1のフォトカプラ4はインアクティブにな
り、その出力端に接続されたIGBT8のソースは0V
になる。また、このとき、インバータ2の出力はLにな
るので、第2のフォトカプラ5はアクティブになり、そ
の出力端に接続されたIGBT8のゲートにはVccが
加えられる。すなわち、IGBT8のゲート・ソース電
圧は+Vccになり、IGBT8はオンとなる。入力信
号がLになると、バッファ1の出力はLになるので、第
1のフォトカプラ4はアクティブになり、その出力端に
接続されたIGBT8のソースにはVccが加えられ
る。また、このとき、インバータ2の出力はHになるの
で、第2のフォトカプラ5はインアクティブになり、そ
の出力端に接続されたIGBT8のゲートは0Vにな
る。すなわち、IGBT8のゲート・ソース電圧は−V
ccになり、IGBT8のゲートの容量に蓄えられた電
荷は放電され、IGBT8は高速にオフとなる。したが
って、正負にIGBT8のゲート電圧を変化させること
が電源6による単電源で可能となる。
【0008】
【発明の効果】以上説明したように本発明は、SEPP
回路の出力部を備えた2個のフォトカプラでスイッチン
グ素子のゲートおよびソースに正負の電圧を与えてスイ
ッチング素子をオンオフさせることにより、単一の電源
でスイッチング素子のスイッチングを高速に行なわせる
ことができる効果がある。また、本発明は、必要な部品
点数が少ないうえ、コイルやトランス等を必要としない
ので、小型化が容易である。
回路の出力部を備えた2個のフォトカプラでスイッチン
グ素子のゲートおよびソースに正負の電圧を与えてスイ
ッチング素子をオンオフさせることにより、単一の電源
でスイッチング素子のスイッチングを高速に行なわせる
ことができる効果がある。また、本発明は、必要な部品
点数が少ないうえ、コイルやトランス等を必要としない
ので、小型化が容易である。
【図1】本発明のゲートドライブ回路の一実施例を示す
説明図である。
説明図である。
【図2】(a)は図1のゲートドライブ回路で用いるフ
ォトカプラを示す図、(b)はこのフォトカプラを省略
した形で示す図である。
ォトカプラを示す図、(b)はこのフォトカプラを省略
した形で示す図である。
【図3】ゲートドライブ回路の従来例を示す回路図であ
る。
る。
1 バッファ 2 インバータ 3,7 抵抗 4,5 フォトカプラ 6 電源 8 IGBT
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H03K 17/56 Z 9184−5J
Claims (2)
- 【請求項1】 スイッチング素子を駆動するゲートドラ
イブ回路において、 SEPP回路の出力部を備え、該出力部の出力信号を前
記スイッチング素子のソースへ出力する第1のフォトカ
プラと、 SEPP回路の出力部を備え、該出力部の出力信号を前
記スイッチング素子のゲートへ出力する第2のフォトカ
プラと、 第1および第2のフォトカプラの出力部に共通に電力を
供給する電源と、 第1および第2のフォトカプラの出力信号が互いに逆位
相になるようにする手段とを有することを特徴とするゲ
ートドライブ回路。 - 【請求項2】 第1および第2のフォトカプラの出力信
号が互いに逆位相になるようにする手段は、第1および
第2のフォトカプラの一方の入力部に接続された反転回
路と、第1および第2のフォトカプラの他方の入力部に
接続された非反転回路とを備えたものである請求項1記
載のゲートドライブ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5007917A JPH06216739A (ja) | 1993-01-20 | 1993-01-20 | ゲートドライブ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5007917A JPH06216739A (ja) | 1993-01-20 | 1993-01-20 | ゲートドライブ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06216739A true JPH06216739A (ja) | 1994-08-05 |
Family
ID=11678889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5007917A Pending JPH06216739A (ja) | 1993-01-20 | 1993-01-20 | ゲートドライブ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06216739A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006141177A (ja) * | 2004-11-15 | 2006-06-01 | Mels Corp | Mosfetのゲート駆動装置及びそれを用いたインバータ |
JP2012090435A (ja) * | 2010-10-20 | 2012-05-10 | Mitsubishi Electric Corp | 駆動回路及びこれを備える半導体装置 |
-
1993
- 1993-01-20 JP JP5007917A patent/JPH06216739A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006141177A (ja) * | 2004-11-15 | 2006-06-01 | Mels Corp | Mosfetのゲート駆動装置及びそれを用いたインバータ |
JP2012090435A (ja) * | 2010-10-20 | 2012-05-10 | Mitsubishi Electric Corp | 駆動回路及びこれを備える半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS635553A (ja) | バツフア回路 | |
JP2914667B2 (ja) | H−ブリッジ段を通る電流の大きさと方向を検出する電流検出回路 | |
US8258823B2 (en) | Method of and driver circuit for operating a semiconductor power switch | |
US6326819B1 (en) | Current buffer for gate drive | |
JPH08149796A (ja) | 電圧駆動型スイッチ素子のドライブ回路 | |
JPH06216739A (ja) | ゲートドライブ回路 | |
JP3163896B2 (ja) | 3相pwmインバータ | |
JP4326638B2 (ja) | 半導体双方向スイッチ用信号伝送回路 | |
JP4953968B2 (ja) | ブランキング回路 | |
JP3568068B2 (ja) | 駆動装置 | |
JP2000152606A (ja) | 制御回路 | |
JPH03175730A (ja) | 出力バツフア | |
KR900000644B1 (ko) | Fet게이트 구동회로 | |
JPH0430765B2 (ja) | ||
JPS58161418A (ja) | パルス増幅回路 | |
JPH0728947Y2 (ja) | 圧電素子の駆動装置 | |
JP3018681B2 (ja) | D/a変換装置 | |
JPS6188787A (ja) | パルス幅変調駆動回路 | |
JPH01202917A (ja) | スイッチング制御装置 | |
JPS62292015A (ja) | 出力バツフア回路 | |
JPH06120794A (ja) | スイッチング装置 | |
JPH0374189A (ja) | モータ制御icの駆動回路 | |
JPH03162010A (ja) | 静電誘導形トランジスタのゲート駆動回路 | |
JP4640680B2 (ja) | トランジスタブリッジの駆動方法及びその回路 | |
JPS61112577A (ja) | 電力変換装置の制御回路 |