JPH06216037A - ヘテロエピタキシャル成長方法 - Google Patents
ヘテロエピタキシャル成長方法Info
- Publication number
- JPH06216037A JPH06216037A JP388593A JP388593A JPH06216037A JP H06216037 A JPH06216037 A JP H06216037A JP 388593 A JP388593 A JP 388593A JP 388593 A JP388593 A JP 388593A JP H06216037 A JPH06216037 A JP H06216037A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- growth
- dislocations
- strained
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 格子不整合系ヘテロエピタキシーにおいて、
低欠陥の良質の結晶層を提供する。 【構成】 半導体基板１上に格子定数の異なる他の半導
体層２を積層し、その上に多数の(１１１)面を有する凹
凸３を形成する。更にその上に貫通転位伝播抑制のため
の歪層４を積層した後、半導体層２と同種又は異なった
半導体層５を積層する。 【効果】 (１１１)面及び凹凸近傍で貫通転位間の反応
・消滅が起り易く、低欠陥化が図れる。
低欠陥の良質の結晶層を提供する。 【構成】 半導体基板１上に格子定数の異なる他の半導
体層２を積層し、その上に多数の(１１１)面を有する凹
凸３を形成する。更にその上に貫通転位伝播抑制のため
の歪層４を積層した後、半導体層２と同種又は異なった
半導体層５を積層する。 【効果】 (１１１)面及び凹凸近傍で貫通転位間の反応
・消滅が起り易く、低欠陥化が図れる。
Description
【０００１】
【産業上の利用分野】本発明は、基板と格子定数の異な
る半導体層をエピタキシャル成長するヘテロエピタキシ
ャル成長方法に関する。
る半導体層をエピタキシャル成長するヘテロエピタキシ
ャル成長方法に関する。
【０００２】
【従来の技術】従来のヘテロエピタキシャル成長におい
ては、基板と成長層の界面において発生する多数のミス
フィット転位に起因する貫通転位の伝播を抑制するた
め、成長層内に歪超格子や単一歪層等の歪層を導入し、
その歪応力によって貫通転位を成長層界面に平行な方向
に曲げている。これらの歪層はジャパニーズ・ジャーナ
ル・オブ・アプライド・フィズィックス、第２９巻、
(１９９０年)第２３７１〜２３７５頁(Ｊapanese Ｊou
rnal of Ａpplied Ｐhysics Ｖol.２９ (１９９
０) ｐ２３７１〜２３７５)に記載の如く、使用基板面
と同様に歪層の主面が(１００)面から成る平坦な層で構
成されている。
ては、基板と成長層の界面において発生する多数のミス
フィット転位に起因する貫通転位の伝播を抑制するた
め、成長層内に歪超格子や単一歪層等の歪層を導入し、
その歪応力によって貫通転位を成長層界面に平行な方向
に曲げている。これらの歪層はジャパニーズ・ジャーナ
ル・オブ・アプライド・フィズィックス、第２９巻、
(１９９０年)第２３７１〜２３７５頁(Ｊapanese Ｊou
rnal of Ａpplied Ｐhysics Ｖol.２９ (１９９
０) ｐ２３７１〜２３７５)に記載の如く、使用基板面
と同様に歪層の主面が(１００)面から成る平坦な層で構
成されている。
【０００３】
【発明が解決しようとする課題】このような上記従来技
術においては、貫通転位の一部は歪超格子や単一歪層等
の歪層により成長層界面に沿って曲げられ伝播を阻止さ
れているものの、大部分は成長層上部へと貫通してい
る。また、成長初期に通常の成長温度より低温で成長を
行う二段回成長法や熱サイクルアニール等の低転位化技
術を併用しても、転位密度はＳi基板上ＧaＡs成長及び
ＧaＡs基板上ＩnＰ成長でそれぞれ１０5cm-2、１０7cm
-2台と高く、未だ実用に耐えうる成長層が得られていな
い。
術においては、貫通転位の一部は歪超格子や単一歪層等
の歪層により成長層界面に沿って曲げられ伝播を阻止さ
れているものの、大部分は成長層上部へと貫通してい
る。また、成長初期に通常の成長温度より低温で成長を
行う二段回成長法や熱サイクルアニール等の低転位化技
術を併用しても、転位密度はＳi基板上ＧaＡs成長及び
ＧaＡs基板上ＩnＰ成長でそれぞれ１０5cm-2、１０7cm
-2台と高く、未だ実用に耐えうる成長層が得られていな
い。
【０００４】本発明の目的は、ヘテロエピタキシャル成
長において低転位密度の良質のヘテロエピタキシャル成
長層を提供することにある。
長において低転位密度の良質のヘテロエピタキシャル成
長層を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明では貫通転位の伝播を阻止すべくヘテロエピ
タキシャル成長層中に多数の(１１１)面を有する歪層を
形成した。
に、本発明では貫通転位の伝播を阻止すべくヘテロエピ
タキシャル成長層中に多数の(１１１)面を有する歪層を
形成した。
【０００６】
【作用】本発明の原理を図１〜図３を用いて説明する。
図１中に示すように、ヘテロエピタキシャル成長層中に
多数の(１１１)面を有する歪層、例えばグレーティング
状の歪層を形成する。このような歪層においては、基板
と成長層の界面から成長層上部へと貫通した転位は歪層
に達した後、歪層界面すなわち(１１１)面に沿って曲げ
られる。(１１１)面は転位のすべりが起こりやすい面で
あることから、図２に示されるような(１００)面を主面
とする基板上に形成された平坦な歪層の場合に比べ、歪
層界面に沿った転位の曲がりが起きやすい。従って、貫
通転位の大部分はこれらの界面で曲げられ他の転位と反
応し消滅する。一方、本発明においても貫通転位の一部
は消滅することなく(１１１)面に沿って更に上部へと貫
通する。また歪層により曲げられることなくそのまま上
部へ伝播する転位も存在する。しかしながら、これらの
歪層界面で消滅し得なかった転位は、図３に示すように
近接する歪層の山の９０゜異なった(１１１)歪層界面か
ら伝播した転位と反応し消滅あるいは減少する。このよ
うに、本発明の歪層構造においては転位の曲げ・反応・
消滅が起こりやすく、従って、成長層の低転位化を図り
やすく良質の結晶層が得られやすい。
図１中に示すように、ヘテロエピタキシャル成長層中に
多数の(１１１)面を有する歪層、例えばグレーティング
状の歪層を形成する。このような歪層においては、基板
と成長層の界面から成長層上部へと貫通した転位は歪層
に達した後、歪層界面すなわち(１１１)面に沿って曲げ
られる。(１１１)面は転位のすべりが起こりやすい面で
あることから、図２に示されるような(１００)面を主面
とする基板上に形成された平坦な歪層の場合に比べ、歪
層界面に沿った転位の曲がりが起きやすい。従って、貫
通転位の大部分はこれらの界面で曲げられ他の転位と反
応し消滅する。一方、本発明においても貫通転位の一部
は消滅することなく(１１１)面に沿って更に上部へと貫
通する。また歪層により曲げられることなくそのまま上
部へ伝播する転位も存在する。しかしながら、これらの
歪層界面で消滅し得なかった転位は、図３に示すように
近接する歪層の山の９０゜異なった(１１１)歪層界面か
ら伝播した転位と反応し消滅あるいは減少する。このよ
うに、本発明の歪層構造においては転位の曲げ・反応・
消滅が起こりやすく、従って、成長層の低転位化を図り
やすく良質の結晶層が得られやすい。
【０００７】
〈実施例１〉以下、本発明の実施例を図１及び図３によ
り説明する。
り説明する。
【０００８】有機金属気相成長(ＭＯＣＶＤ)法によりＧ
aＡs基板１上にアンドープＩnＰ層２を１〜２μｍ成長
する。このＩnＰ層２上にＣＶＤ法によりＳiＯ2膜を形
成した後レジストを塗布する。次に電子線描画装置によ
り露光し、更にドライエッチングによりＳiＯ2膜の窓開
けを行い０.２μｍ幅のラインアンドスペースを有する
ストライプ構造を形成した。この時ストライプ方向は化
学エッチング後のメサ形状が順メサ形状となる様にし
た。レジスト除去後ＨＢr＋Ｈ2Ｏ2系エッチャントを用
いて図１及び図３に示すような多数の(１１１)面を有す
るグレーティング状の凹凸３を形成する。このような凹
凸３の形成においてはレジスト膜をマスクとして直接Ｉ
nＰ層２をエッチングしても良く、マスク材とエッチン
グ液の選択によっては図示するようなのこぎり状の鋭角
な断面構造を持つ凹凸ではなく、凸部に平坦面たとえば
(１００)面が存在しても良い。また、凹部凸部の形状が
それぞれ曲率を持つ構造においても部分的に(１１１)面
を有する形状であるならば本発明と同様の効果が期待で
きる。次に、このようなグレーティング状凹凸３の上に
ＩnＧaＰ歪層４(Ｇa組成ｘ＝０.１、層厚１００〜１５
０Å)を成長後、更にInＰ層５を２μｍ成長した。ＩnＧ
aＰ歪層４は組成及び層厚とも本実施例に示す値に限定
されず、貫通転位伝播を阻止する効果がある適当な歪量
を有する値を選択して良い。また、ＩnＧaＰの代わりに
ＩnＧaＡsやＩnＧaＡsＰ等他の材料を用いても良く、通
常良く用いられている歪超格子構造としても良い。
aＡs基板１上にアンドープＩnＰ層２を１〜２μｍ成長
する。このＩnＰ層２上にＣＶＤ法によりＳiＯ2膜を形
成した後レジストを塗布する。次に電子線描画装置によ
り露光し、更にドライエッチングによりＳiＯ2膜の窓開
けを行い０.２μｍ幅のラインアンドスペースを有する
ストライプ構造を形成した。この時ストライプ方向は化
学エッチング後のメサ形状が順メサ形状となる様にし
た。レジスト除去後ＨＢr＋Ｈ2Ｏ2系エッチャントを用
いて図１及び図３に示すような多数の(１１１)面を有す
るグレーティング状の凹凸３を形成する。このような凹
凸３の形成においてはレジスト膜をマスクとして直接Ｉ
nＰ層２をエッチングしても良く、マスク材とエッチン
グ液の選択によっては図示するようなのこぎり状の鋭角
な断面構造を持つ凹凸ではなく、凸部に平坦面たとえば
(１００)面が存在しても良い。また、凹部凸部の形状が
それぞれ曲率を持つ構造においても部分的に(１１１)面
を有する形状であるならば本発明と同様の効果が期待で
きる。次に、このようなグレーティング状凹凸３の上に
ＩnＧaＰ歪層４(Ｇa組成ｘ＝０.１、層厚１００〜１５
０Å)を成長後、更にInＰ層５を２μｍ成長した。ＩnＧ
aＰ歪層４は組成及び層厚とも本実施例に示す値に限定
されず、貫通転位伝播を阻止する効果がある適当な歪量
を有する値を選択して良い。また、ＩnＧaＰの代わりに
ＩnＧaＡsやＩnＧaＡsＰ等他の材料を用いても良く、通
常良く用いられている歪超格子構造としても良い。
【０００９】本実施例のような断面構造を有するヘテロ
エピタキシャルウェハでは、従来の平坦歪層を有するウ
ェハに比較し、ＩnＰ層のＸ線ロッキングカーブ半値幅
が２／３程度に減少した。ＩnＰ層のトータル膜厚３μ
ｍの時、半値幅は約２００arcsec、６μｍで１３０arcs
ecとなった。これは成長層表面の転位密度(或いはエッ
チピット密度)がそれぞれ約１.５×１０7、８×１０6cm
-2に相当し従来法に比べ改善された。
エピタキシャルウェハでは、従来の平坦歪層を有するウ
ェハに比較し、ＩnＰ層のＸ線ロッキングカーブ半値幅
が２／３程度に減少した。ＩnＰ層のトータル膜厚３μ
ｍの時、半値幅は約２００arcsec、６μｍで１３０arcs
ecとなった。これは成長層表面の転位密度(或いはエッ
チピット密度)がそれぞれ約１.５×１０7、８×１０6cm
-2に相当し従来法に比べ改善された。
【００１０】〈実施例２〉本発明の他の実施例を以下に
示す。成長方法としては、基本的には実施例１と同様で
あるが、凹凸の形状を図４に示すような構造のものを用
いた。具体的には凹凸の山と谷部にそれぞれ基板面と同
じ(１００)面を残すようにＳiＯ2膜のストライプ形状を
０.５μｍ幅のラインアンドスペースとした。また、０.
２〜０.３μｍの深さにエッチングすることにより山と
谷部にそれぞれ０.２〜０.３μｍの(１００)平坦面を形
成した。凹凸の山と谷の間の斜面には(１１１)面が形成
されている。このような凹凸の上にＩnＧaＰ歪層を積層
し、更にＩnＰ層を成長した場合のＩnＰ層のＸ線ロッキ
ングカーブ半値幅は実施例１とほとんど遜色が無かっ
た。
示す。成長方法としては、基本的には実施例１と同様で
あるが、凹凸の形状を図４に示すような構造のものを用
いた。具体的には凹凸の山と谷部にそれぞれ基板面と同
じ(１００)面を残すようにＳiＯ2膜のストライプ形状を
０.５μｍ幅のラインアンドスペースとした。また、０.
２〜０.３μｍの深さにエッチングすることにより山と
谷部にそれぞれ０.２〜０.３μｍの(１００)平坦面を形
成した。凹凸の山と谷の間の斜面には(１１１)面が形成
されている。このような凹凸の上にＩnＧaＰ歪層を積層
し、更にＩnＰ層を成長した場合のＩnＰ層のＸ線ロッキ
ングカーブ半値幅は実施例１とほとんど遜色が無かっ
た。
【００１１】以上のように、多数の(１１１)面が形成さ
れておれば凹凸の形状に左右されず同様の効果が得られ
る。但し、平坦な成長表面を得るためには本実施例で示
した凹凸のサイズ程度に小さくする必要がある。
れておれば凹凸の形状に左右されず同様の効果が得られ
る。但し、平坦な成長表面を得るためには本実施例で示
した凹凸のサイズ程度に小さくする必要がある。
【００１２】本実施例では、ＧaＡs基板上ＩnＰ成長に
ついて適用したが、Ｓi基板上ＧaＡsやＩnＰ成長等他の
ヘテロエピタキシーにも適用可能である。
ついて適用したが、Ｓi基板上ＧaＡsやＩnＰ成長等他の
ヘテロエピタキシーにも適用可能である。
【００１３】
【発明の効果】本発明によれば、ヘテロエピタキシャル
成長層中に多数の(１１１)面を有する歪層を形成するこ
とにより、ヘテロ界面から成長層上部へ貫通する転位の
大部分は歪層界面すなわち(１１１)面に沿って曲げられ
るため転位間の反応及び消滅が起りやすく、また歪層界
面に沿って更に上部へ貫通する転位も近接する歪層の山
の９０゜異なった(１１１)歪層界面から伝播した転位と
反応し消滅あるいは減少する。このように(１１１)歪層
界面の存在により転位の消滅あるいは減少が助長される
ため低転位密度の良質の結晶層が得られ易い。
成長層中に多数の(１１１)面を有する歪層を形成するこ
とにより、ヘテロ界面から成長層上部へ貫通する転位の
大部分は歪層界面すなわち(１１１)面に沿って曲げられ
るため転位間の反応及び消滅が起りやすく、また歪層界
面に沿って更に上部へ貫通する転位も近接する歪層の山
の９０゜異なった(１１１)歪層界面から伝播した転位と
反応し消滅あるいは減少する。このように(１１１)歪層
界面の存在により転位の消滅あるいは減少が助長される
ため低転位密度の良質の結晶層が得られ易い。
【図１】本発明を表すヘテロエピタキシャル成長層の断
面図である。
面図である。
【図２】従来の実施例を示すヘテロエピタキシャル成長
層の断面図である。
層の断面図である。
【図３】本発明の概念を説明する断面図である。
【図４】本発明の他の実施例を示す凹凸の断面図であ
る。
る。
１…ＧaＡs基板、２…ＩnＰ、３…凹凸、４…歪層、５
…ＩnＰ、６…貫通転位。
…ＩnＰ、６…貫通転位。
Claims (4)
- 【請求項１】第一の半導体層上に格子定数の異なる第二
の半導体層を積層してなるヘテロエピタキシャル成長方
法において、該第一の半導体層上に該第二の半導体層を
積層する工程と、該第二の半導体層の表面に多数の(１
１１)面を有する凹凸を形成する工程と、凹凸を形成し
た該第二の半導体層上に転位の伝播を阻止するための歪
層を形成する工程と、該歪層上に該第二の半導体層また
は第三の半導体層を積層する工程を含むことを特徴とす
るヘテロエピタキシャル成長方法。 - 【請求項２】凹凸の山と谷部もしくはどちらか一方の形
状が鋭角で、且つ斜面の一部もしくは全体が(１１１)面
で構成されていることを特徴とする請求項１記載のヘテ
ロエピタキシャル成長方法。 - 【請求項３】凹凸の山と谷部もしくはどちらか一方に基
板の主面と同一面を有し、且つ斜面の一部もしくは全体
が(１１１)面で構成されていることを特徴とする請求項
１記載のヘテロエピタキシャル成長方法。 - 【請求項４】凹凸の形状が周期的もしくは非周期的なス
トライプ構造となっていることを特徴とする請求項１〜
３のいずれかに記載のヘテロエピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP388593A JPH06216037A (ja) | 1993-01-13 | 1993-01-13 | ヘテロエピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP388593A JPH06216037A (ja) | 1993-01-13 | 1993-01-13 | ヘテロエピタキシャル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216037A true JPH06216037A (ja) | 1994-08-05 |
Family
ID=11569644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP388593A Pending JPH06216037A (ja) | 1993-01-13 | 1993-01-13 | ヘテロエピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216037A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617182B2 (en) | 1998-09-14 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and semiconductor substrate, and method for fabricating the same |
| JP2006196631A (ja) * | 2005-01-13 | 2006-07-27 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2006324680A (ja) * | 2006-06-08 | 2006-11-30 | Sony Corp | 結晶膜、結晶基板および半導体装置 |
| JP2008053602A (ja) * | 2006-08-28 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 半導体素子及びその製造方法 |
| KR100833897B1 (ko) * | 2007-05-21 | 2008-06-02 | 한양대학교 산학협력단 | 에피택셜 성장 방법 |
| JP2012084796A (ja) * | 2010-10-14 | 2012-04-26 | Toshiba Corp | 半導体装置 |
-
1993
- 1993-01-13 JP JP388593A patent/JPH06216037A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617182B2 (en) | 1998-09-14 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and semiconductor substrate, and method for fabricating the same |
| US6815726B2 (en) | 1998-09-14 | 2004-11-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and semiconductor substrate, and method of fabricating the same |
| JP2006196631A (ja) * | 2005-01-13 | 2006-07-27 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US7368763B2 (en) | 2005-01-13 | 2008-05-06 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| JP2006324680A (ja) * | 2006-06-08 | 2006-11-30 | Sony Corp | 結晶膜、結晶基板および半導体装置 |
| JP2008053602A (ja) * | 2006-08-28 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 半導体素子及びその製造方法 |
| KR100833897B1 (ko) * | 2007-05-21 | 2008-06-02 | 한양대학교 산학협력단 | 에피택셜 성장 방법 |
| JP2012084796A (ja) * | 2010-10-14 | 2012-04-26 | Toshiba Corp | 半導体装置 |
| US8390028B2 (en) | 2010-10-14 | 2013-03-05 | Kabushiki Kaisha Toshiba | Semiconductor device with epitaxial crystal layer embedded within susbstrate of dummy pattern region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100498164B1 (ko) | 트렌치 측벽으로부터 횡방향 성장에 의한 갈륨나이트라이드 반도체층의 제조 | |
| US6503610B2 (en) | Group III-V compound semiconductor and method of producing the same | |
| TW501289B (en) | Manufacture method of III nitride compound semiconductor and III nitride compound semiconductor element | |
| JP2002334845A (ja) | サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体 | |
| US20020090816A1 (en) | Cantilever epitaxial process | |
| US20020038870A1 (en) | Nitride-based semiconductor element and method of preparing nitride-based semiconductor | |
| EP0331433B1 (en) | Semiconductor substrate comprising wafer substrate and compound semiconductor layer | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH06216037A (ja) | ヘテロエピタキシャル成長方法 | |
| Haino et al. | Buried tungsten metal structure fabricated by epitaxial-lateral-overgrown GaN via low-pressure metalorganic vapor phase epitaxy | |
| JP7287495B2 (ja) | 半導体層の形成方法 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JP6706414B2 (ja) | Ｇｅ単結晶薄膜の製造方法及び光デバイス | |
| JP4416761B2 (ja) | 窒化物系半導体素子および窒化物系半導体の形成方法 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JP2902160B2 (ja) | 半導体発光装置の製造方法 | |
| Crumbaker et al. | The influence of dislocation density on electron mobility in InP films on Si | |
| JP3169064B2 (ja) | 半導体立体量子構造の作製方法 | |
| JPH06267847A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JP2742855B2 (ja) | 半導体薄膜の製造方法 | |
| JP2794506B2 (ja) | 化合物半導体ヘテロエピタキシャル成長方法 | |
| JPH0654763B2 (ja) | 半導体薄膜の成長方法 | |
| JPH0677129A (ja) | 半導体薄膜の製造方法 |