JPH06209045A - Analog semiconductor integrated circuit device - Google Patents
Analog semiconductor integrated circuit deviceInfo
- Publication number
- JPH06209045A JPH06209045A JP273693A JP273693A JPH06209045A JP H06209045 A JPH06209045 A JP H06209045A JP 273693 A JP273693 A JP 273693A JP 273693 A JP273693 A JP 273693A JP H06209045 A JPH06209045 A JP H06209045A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- semiconductor integrated
- integrated circuit
- input
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、使用者側でアナログ
機能をプログラムするアナログ半導体集積回路装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog semiconductor integrated circuit device in which an analog function is programmed by a user.
【０００２】[0002]
【従来の技術】従来、アナログ半導体集積回路装置（以
下、アナログＩＣとして記述する）を簡単に作成する方
法として、アナログアレイがある。これは、トランジス
タ層までを共通化し、配線のみを特定化して設計するこ
とで特定用途のアナログＩＣを作成することができる。
この配線の特定化は、配線層のマスクを作成しなければ
ならないので半導体製造メーカによって製造されてい
る。また、トランジスタ個々の接続も半導体製造メーカ
によって設計されている。2. Description of the Related Art Conventionally, an analog array has been known as a method for easily creating an analog semiconductor integrated circuit device (hereinafter referred to as an analog IC). This makes it possible to create an analog IC for a specific purpose by making the transistor layers common and designing only the wiring.
This wiring specification is manufactured by semiconductor manufacturers because a mask for the wiring layer must be created. Also, the connection of each transistor is designed by the semiconductor manufacturer.
【０００３】アナログ回路の特徴は、増幅回路、発振回
路、復調回路など回路機能が多岐にわたっており、しか
も同じ増幅回路でも使用目的により、利得、出力レベ
ル、歪率、入出力インピーダンス、周波数特性などが異
なることである。アナログ回路では、デジタル回路と異
なり回路機能や定数が多岐に渡るため、最小機能単位を
分離することが困難ではあるが、アナログマスタスライ
スＩＣ等が製品化されている。これらの開発期間は、１
０〜１２週間である。（以上、「最新ＬＳＩ用語事典」
オーム社による）The analog circuit is characterized by a wide variety of circuit functions such as an amplification circuit, an oscillation circuit, a demodulation circuit, and even the same amplification circuit has gain, output level, distortion rate, input / output impedance, frequency characteristics, etc. depending on the purpose of use. It is different. Unlike analog circuits, analog circuits have a wide variety of circuit functions and constants, so it is difficult to separate the minimum functional units, but analog master slice ICs and the like have been commercialized. These development periods are 1
0 to 12 weeks. (For the above, "Latest LSI Term Encyclopedia")
By Ohmsha)
【０００４】このように、アナログＩＣにおいては、配
線層のマスク作成工程からアナログＩＣの製造までを半
導体製造メーカによって行われるので、この間の製造工
程に多くの時間を必要としていた。また、トランジスタ
個々の接続から設計しなくてはならないので、半導体製
造メーカ側の負担も大きかった。As described above, in the analog IC, since a semiconductor manufacturer manufactures a mask for the wiring layer and a process for manufacturing the analog IC, a lot of time is required for the manufacturing process during this period. Further, since it is necessary to design from the connection of each transistor, the burden on the semiconductor manufacturer side is large.
【０００５】[0005]
【発明が解決しようとする課題】上記したように、アナ
ログＩＣは、トランジスタ個々の接続設計、および配線
層のマスク作成工程からアナログＩＣの製造まで半導体
製造メーカによらなければならず、そのため、使用者側
での開発期間が長くなってしまうという問題があった。As described above, the analog IC must be designed by a semiconductor manufacturer from the connection design of each transistor and the mask making process of the wiring layer to the manufacture of the analog IC. There was a problem that the development period on the part of the workers would be long.
【０００６】そこで、この発明は、使用者側でアナログ
機能をプログラムすることによって開発期間を短縮する
ことのできるアナログ半導体集積回路装置を提供するこ
とを目的とする。Therefore, an object of the present invention is to provide an analog semiconductor integrated circuit device capable of shortening the development period by programming the analog function on the user side.
【０００７】[0007]
【課題を解決するための手段】この発明のアナログ半導
体集積回路装置は、アナログ回路を構成するのに必要な
複数の基本回路が予め組込まれているアナログ機能ブロ
ックと、外部に接続される入出力ブロックと、上記アナ
ログ機能ブロックと上記入出力ブロックとをアンチヒュ
ーズ方式で接続するマトリクス配線領域とを有し、上記
アナログ機能ブロックと上記入出力ブロックとが、上記
マトリクス配線領域を用いてアンチヒューズ方式で所望
するアナログ回路として配線接続されるように構成され
ている。SUMMARY OF THE INVENTION An analog semiconductor integrated circuit device according to the present invention includes an analog function block in which a plurality of basic circuits necessary for forming an analog circuit are incorporated in advance, and an input / output connected to the outside. A block and a matrix wiring region that connects the analog functional block and the input / output block by an anti-fuse method, and the analog functional block and the input / output block use the matrix wiring area to perform an anti-fuse method. The wiring is connected as a desired analog circuit.
【０００８】[0008]
【作用】この発明は、アナログ機能ブロックと入出力ブ
ロックとを接続するマトリクス配線領域がアンチヒュー
ズ方式を用いて配線接続されるようにしたことにより、
使用者側においてアナログ回路の配線接続を実行可能と
するものである。According to the present invention, the matrix wiring region for connecting the analog function block and the input / output block is connected by using the anti-fuse method.
This allows the wiring connection of the analog circuit to be executed on the user side.
【０００９】[0009]
【実施例】以下、この発明の一実施例について図面を参
照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【００１０】図１は、この発明のアナログ半導体集積回
路装置（以下、アナログＩＣと記述）としてのアナログ
ＩＣチップの概略構成を示すものである。すなわち、ア
ナログＩＣ１は、外部ピンに接続される入出力ブロック
２，…、アナログ機能を構成するのに必要な基本回路が
予め作り込まれているアナログ機能ブロック３，…、こ
れらの入出力ブロック２，…とアナログ機能ブロック
３，…をアンチヒューズ方式で接続するマトリクス配線
領域４とから構成されている。FIG. 1 shows a schematic structure of an analog IC chip as an analog semiconductor integrated circuit device (hereinafter referred to as an analog IC) of the present invention. That is, the analog IC 1 includes an input / output block 2, ... Connected to an external pin, an analog function block 3, ... In which basic circuits required to configure an analog function are built in advance, and these input / output block 2 , And analog function blocks 3, ... By a matrix wiring region 4 which connects them by an anti-fuse method.
【００１１】本発明に係るマトリクス配線領域４は、ア
ンチヒューズ方式で配線されていることを特徴とする。
アンチヒューズについて詳しくは「日経エレクトロニク
ス」Ｎｏ．５５６の１８２〜１８３頁に記載されている
が、信号線の結線を酸化膜の絶縁破壊によってショート
させるタイプの書込み１回限りのヒューズで、従来のダ
イオード破壊タイプに比較して、オン抵抗が小さい、微
小面積可能などの利点がある。The matrix wiring region 4 according to the present invention is characterized by being wired by an anti-fuse method.
For more information on antifuses, see “Nikkei Electronics” No. Although it is described on pages 182 to 183 of 556, it is a write-once fuse of a type that short-circuits the connection of signal lines by dielectric breakdown of an oxide film, and has a smaller on-resistance than the conventional diode breakdown type. Which has the advantage that a small area is possible.
【００１２】図２は、それぞれアナログ機能ブロック３
の例を示すものである。各アナログ機能ブロック３は、
基本動作をするように予め内部に配線された基本回路が
作り込んである。図２の（ａ）は電流設定用で、図２の
（ｂ）は入力段用で、図２の（ｃ）は出力段用である。
各アナログ機能ブロック３には、それぞれ、プラス電源
端子５ａ，５ｂ，５ｃ，５，…，マイナス電源端子６，
…、出力端子７，…、入力端子８，…、抵抗値切換端子
９ａ，９ｂ，９ｃ、および内部端子１０が備えられてい
る。FIG. 2 shows analog function blocks 3 respectively.
Is an example of. Each analog function block 3
A basic circuit is pre-wired in advance so as to perform a basic operation. 2A is for current setting, FIG. 2B is for input stage, and FIG. 2C is for output stage.
Each analog function block 3 has a positive power supply terminal 5a, 5b, 5c, 5, ..., A negative power supply terminal 6, respectively.
, Output terminal 7, input terminal 8, resistance value switching terminals 9a, 9b, 9c, and internal terminal 10.
【００１３】また、各アナログ機能ブロック３の細部に
ついて回路変更をすることはできないが、図２の（ａ）
の電流設定用のアナログ機能ブロック３は、抵抗値切換
端子９，…をアンチヒューズ方式で直列、並列に組合わ
せて接続することにより抵抗値の調整をすることができ
る。これにより、電流値の設定において、例えば増幅器
の利得、帯域等を決定することができる。次に、上記の
ような構成において、図１と図２を参照して接続動作に
ついて説明する。Although it is not possible to change the circuit for details of each analog function block 3, FIG.
In the analog function block 3 for current setting, the resistance value can be adjusted by connecting the resistance value switching terminals 9, ... In series and in parallel by the antifuse method. As a result, in setting the current value, for example, the gain, band, etc. of the amplifier can be determined. Next, the connection operation in the above configuration will be described with reference to FIGS.
【００１４】例えば、図２の（ａ）、（ｂ）、（ｃ）に
示す各アナログ機能ブロック３が組込まれている図１に
示すような構成のアナログＩＣ１が半導体製造メーカか
ら供給されているとする。For example, a semiconductor manufacturer supplies an analog IC 1 having a structure as shown in FIG. 1 in which the analog function blocks 3 shown in FIGS. 2A, 2B and 2C are incorporated. And
【００１５】使用者側は、図２の（ａ）、（ｂ）、
（ｃ）の各アナログ機能ブロック３を有するアナログＩ
Ｃ１をＣＡＤシステムを用い、回路図に基づいてアンチ
ヒューズデータを自動作成する。On the user side, (a), (b) of FIG.
Analog I having each analog function block 3 in (c)
Antifuse data is automatically created for C1 using a CAD system based on the circuit diagram.
【００１６】使用者側は、この作成されたアンチヒュー
ズデータに基づいて図示しないプログラム装置を用い、
アナログＩＣ１の各アナログ機能ブロック３と入出力ブ
ロック２，…とマトリクス配線領域４とをアンチヒュー
ズ方式で配線接続する。The user side uses a program device (not shown) based on the created antifuse data,
Each analog function block 3 of the analog IC 1, the input / output blocks 2, ... And the matrix wiring region 4 are connected by wiring in an anti-fuse manner.
【００１７】例えば、図２の（ａ）のアナログ機能ブロ
ック３においては、電流値を設定するために抵抗Ｒ1 、
Ｒ2 、Ｒ3 を用いて抵抗値が設定される。抵抗Ｒ1 の接
続が選ばれた場合、信号線の結線が酸化膜の絶縁破壊に
よってショートされて、抵抗Ｒ1 のプラス電源端子５ａ
が図示しないプラス電源に接続され、抵抗Ｒ1 の抵抗値
切換端子９ａが内部端子１０に接続される。For example, in the analog function block 3 of FIG. 2A, a resistor R 1 for setting a current value,
The resistance value is set using R 2 and R 3 . When the connection of the resistor R 1 is selected, the connection of the signal line is short-circuited due to the dielectric breakdown of the oxide film, and the positive power supply terminal 5a of the resistor R 1 is connected.
Is connected to a positive power source (not shown), and the resistance value switching terminal 9a of the resistor R 1 is connected to the internal terminal 10.
【００１８】このように図２の（ａ）、（ｂ）、（ｃ）
の各アナログ機能ブロック３も相互に信号線の結線を酸
化膜の絶縁破壊によってショートして接続されることに
より、ＮＰＮ入力、Ａ級出力の増幅器を作成することが
できる。また、ＰＮＰ入力、Ｂ級出力などの各アナログ
機能ブロック３を用意しておけば、より目的に適った回
路を作成することができる。Thus, as shown in FIGS. 2 (a), 2 (b) and 2 (c).
The respective analog function blocks 3 are connected to each other by short-circuiting the connection of the signal lines due to the dielectric breakdown of the oxide film, thereby making it possible to form an amplifier of NPN input and class A output. If each analog function block 3 such as PNP input and class B output is prepared, a circuit more suitable for the purpose can be created.
【００１９】以上説明したように上記実施例によれば、
半導体製造メーカに依存することなく使用者側で、アナ
ログ半導体集積回路装置のアナログ機能ブロックの配線
工程をプログラムして作成することができるので、設計
から製造までの開発期間の短縮化を図ることができる。
また、アナログ機能ブロック内の配線はできているの
で、使用者側の設計は、主にブロック間の接続ですみ、
簡単に作成することができる。As described above, according to the above embodiment,
Since the user can program and create the wiring process of the analog function block of the analog semiconductor integrated circuit device without depending on the semiconductor manufacturer, the development period from design to manufacturing can be shortened. it can.
Also, since the wiring inside the analog function block is completed, the user's design is mainly the connection between blocks,
Can be easily created.
【００２０】さらに、アンチヒューズ方式の１回書込み
であるので、大量に製造する前にシミュレーションして
動作を確認することができる。また、電流値も変えられ
るので、利得、帯域等を自由に設計できるとともに、必
要なポイントを外部に引出してコンデンサ等を接続し、
発振等を防ぐこともできる。Further, since the anti-fuse method is one-time writing, the operation can be confirmed by performing simulation before mass production. Also, because the current value can be changed, you can freely design the gain, band, etc., and connect the capacitors etc. by pulling out the necessary points to the outside.
It is also possible to prevent oscillation and the like.
【００２１】[0021]
【発明の効果】以上詳述したようにこの発明によれば、
使用者側でアナログ機能をプログラムすることによって
開発期間を短縮することのできるアナログ半導体集積回
路装置を提供することができる。As described above in detail, according to the present invention,
It is possible to provide an analog semiconductor integrated circuit device capable of shortening the development period by programming the analog function on the user side.
【図１】この発明の一実施例におけるアナログ半導体集
積回路装置の構成を概略的に示す図。FIG. 1 is a diagram schematically showing a configuration of an analog semiconductor integrated circuit device according to an embodiment of the present invention.
【図２】アナログ機能ブロックの接続例を説明するため
の図。FIG. 2 is a diagram for explaining a connection example of analog function blocks.
１…アナログ半導体集積回路装置（アナログＩＣ） ２…入出力ブロック ３…アナログ機能ブロック ４…マトリクス配線領域 1 ... Analog semiconductor integrated circuit device (analog IC) 2 ... Input / output block 3 ... Analog function block 4 ... Matrix wiring area
Claims (1)
の基本回路が予め組込まれているアナログ機能ブロック
と、外部に接続される入出力ブロックと、上記アナログ
機能ブロックと上記入出力ブロックとをアンチヒューズ
方式で接続するマトリクス配線領域とを有し、上記アナ
ログ機能ブロックと上記入出力ブロックとが、上記マト
リクス配線領域を用いてアンチヒューズ方式で所望する
アナログ回路として配線接続されることを特徴とするア
ナログ半導体集積回路装置。1. An analog function block in which a plurality of basic circuits required to form an analog circuit are previously incorporated, an input / output block connected to the outside, the analog function block and the input / output block. A matrix wiring region connected by an antifuse method, wherein the analog functional block and the input / output block are wired and connected as a desired analog circuit by the antifuse method using the matrix wiring region. Analog semiconductor integrated circuit device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP273693A JPH06209045A (en) | 1993-01-11 | 1993-01-11 | Analog semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP273693A JPH06209045A (en) | 1993-01-11 | 1993-01-11 | Analog semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06209045A true JPH06209045A (en) | 1994-07-26 |
Family
ID=11537622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP273693A Pending JPH06209045A (en) | 1993-01-11 | 1993-01-11 | Analog semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06209045A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005101442A1 (en) * | 2004-04-19 | 2005-10-27 | Baolab Microsystems S.L. | Integrated circuit with analog connection matrix |
| ES2246693A1 (en) * | 2003-11-18 | 2006-02-16 | Baolab Microsystems S.L. | Integrated circuit e.g. integrated monolithic circuit for printed circuit, has miniaturized relay with conductive element that opens/closes electric circuit based on movement of conductive element in left direction or right direction |
-
1993
- 1993-01-11 JP JP273693A patent/JPH06209045A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2246693A1 (en) * | 2003-11-18 | 2006-02-16 | Baolab Microsystems S.L. | Integrated circuit e.g. integrated monolithic circuit for printed circuit, has miniaturized relay with conductive element that opens/closes electric circuit based on movement of conductive element in left direction or right direction |
| WO2005101442A1 (en) * | 2004-04-19 | 2005-10-27 | Baolab Microsystems S.L. | Integrated circuit with analog connection matrix |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61222148A (en) | Manufacture of one-chip microcomputer | |
| JPH06209045A (en) | Analog semiconductor integrated circuit device | |
| JPS6173359A (en) | Semiconductor device | |
| JPH06224300A (en) | Designing method for semiconductor integrated circuit and semiconductor integrated circuit for evaluation | |
| JPH0120538B2 (en) | ||
| JP3335682B2 (en) | Method for manufacturing semiconductor device | |
| US20020124228A1 (en) | Method of and system for manufacturing a semiconductor device | |
| JPS63283150A (en) | Integrated circuit | |
| JPH058576B2 (en) | ||
| JP3003151B2 (en) | Design method of semiconductor integrated circuit | |
| JPH0414243A (en) | Semiconductor integrated circuit device and its manufacture | |
| JPH0512362A (en) | Method for inputting electric network to circuit simulator | |
| JPH0786415A (en) | Automatic arrangement wiring method | |
| JPH0237102B2 (en) | ||
| JPH0691181B2 (en) | Method for manufacturing one-chip microcomputer having oscillator circuit | |
| JP2002299448A (en) | Library cell and method of designing semiconductor integrated circuit | |
| JPH02309657A (en) | Lsi mask pattern | |
| JPH0372655A (en) | Semiconductor integrated circuit device | |
| JPH0991318A (en) | Automatic layout method for semiconductor integrated circuit | |
| JPH06242191A (en) | Semiconductor integrated circuit | |
| JPH05114718A (en) | Programmable analog master | |
| JPS6038851A (en) | Regulating method of thick-film hybrid integrated circuit | |
| JPH04306871A (en) | Semiconductor integrated circuit device | |
| JPH0758598B2 (en) | Program circuit | |
| JPH02237065A (en) | Manufacture of semiconductor integrated circuit device |