JPH06188382A - 半導体記憶装置の電荷蓄積電極製造方法 - Google Patents
半導体記憶装置の電荷蓄積電極製造方法Info
- Publication number
- JPH06188382A JPH06188382A JP4349260A JP34926092A JPH06188382A JP H06188382 A JPH06188382 A JP H06188382A JP 4349260 A JP4349260 A JP 4349260A JP 34926092 A JP34926092 A JP 34926092A JP H06188382 A JPH06188382 A JP H06188382A
- Authority
- JP
- Japan
- Prior art keywords
- charge storage
- storage electrode
- insulating film
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体記憶装置において、高集積化を図ると
共に、キャパシタ容量を十分に確保することを目的とす
る。 【構成】 本発明は半導体記憶装置の電荷蓄積電極製造
方法に関するもので、半導体記憶装置の集積度を増大さ
せるため電荷蓄積電極と最も隣接した電荷蓄積電極の間
の間隔をリソグラフィ（ｌｉｔｈｏｇｒａｐｈｙ）にて
最小線幅の以下に極小化し、キャパシタの容量を増大さ
せるために電荷蓄積電極（１０Ａ）の形態を円筒形に製
造して、半導体記憶装置の集積度を向上させると共に不
足なるキャパシタ容量を充足させることのできる技術で
ある。
共に、キャパシタ容量を十分に確保することを目的とす
る。 【構成】 本発明は半導体記憶装置の電荷蓄積電極製造
方法に関するもので、半導体記憶装置の集積度を増大さ
せるため電荷蓄積電極と最も隣接した電荷蓄積電極の間
の間隔をリソグラフィ（ｌｉｔｈｏｇｒａｐｈｙ）にて
最小線幅の以下に極小化し、キャパシタの容量を増大さ
せるために電荷蓄積電極（１０Ａ）の形態を円筒形に製
造して、半導体記憶装置の集積度を向上させると共に不
足なるキャパシタ容量を充足させることのできる技術で
ある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体記憶装置の電荷
蓄積電極製造方法に関する。
蓄積電極製造方法に関する。
【０００２】
【従来の技術】ＤＲＡＭ素子は一般的に高集積化趨勢に
より単位セルの面積が減少しながら、情報を蓄積するキ
ャパシタの面積が減少することになる。
より単位セルの面積が減少しながら、情報を蓄積するキ
ャパシタの面積が減少することになる。
【０００３】
【発明が解決しようとする課題】それに因り、キャパシ
タ容量が基準値以下となるため、十分なるキャパシタ容
量を得ることが必要になる。
タ容量が基準値以下となるため、十分なるキャパシタ容
量を得ることが必要になる。
【０００４】そこで、本発明は半導体記憶装置において
高集積化を図ると共に、キャパシタ容量を十分に確保す
ることを目的とする。
高集積化を図ると共に、キャパシタ容量を十分に確保す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明の一つの実施例に
よれば、半導体基板の一定部分に素子分離絶縁膜を形成
し、ゲート電極とソース、ドレイン電極を形成して全体
的に層間絶縁膜を形成する工程段階と、上記ソース電極
上部の一定部分の層間絶縁膜を除去して電荷蓄積電極用
コンタクトホールを形成し、ソース電極にコンタクトさ
れる第１電荷蓄積電極用導電層を堆積してその上部に第
１絶縁膜を厚く形成した後、電荷蓄積電極マスクを利用
して予定部分の第１絶縁膜をエッチングして各々ソース
電極に対応する第１絶縁膜パターンを形成する工程段階
と、第１絶縁膜パターン上部に第２絶縁膜を形成した
後、エッチング工程で第１絶縁膜パターン側壁に円筒形
の第２絶縁膜スペーサを形成し、第２絶縁膜スペーサの
間の露出された第１電荷蓄積電極用導電層をエッチング
して円板形第１電荷蓄積電極を形成する工程段階と、上
記第２絶縁膜スペーサの間の空間の円筒形エッチングバ
リア層パターンを形成した後、第２絶縁膜スペーサを除
去し、第１電荷蓄積電極とエッチングバリア層パターン
上部に第２電荷蓄積電極導電層を堆積し、エッチングバ
リア層パターン上部面が露出されるまで異方性エッチン
グ工程で第２電荷蓄積電極用導電層をエッチングして、
円筒形第２電荷蓄積電極を形成する工程段階と、エッチ
ングバリア層パターンを除去する工程段階を含めること
を特徴とする。
よれば、半導体基板の一定部分に素子分離絶縁膜を形成
し、ゲート電極とソース、ドレイン電極を形成して全体
的に層間絶縁膜を形成する工程段階と、上記ソース電極
上部の一定部分の層間絶縁膜を除去して電荷蓄積電極用
コンタクトホールを形成し、ソース電極にコンタクトさ
れる第１電荷蓄積電極用導電層を堆積してその上部に第
１絶縁膜を厚く形成した後、電荷蓄積電極マスクを利用
して予定部分の第１絶縁膜をエッチングして各々ソース
電極に対応する第１絶縁膜パターンを形成する工程段階
と、第１絶縁膜パターン上部に第２絶縁膜を形成した
後、エッチング工程で第１絶縁膜パターン側壁に円筒形
の第２絶縁膜スペーサを形成し、第２絶縁膜スペーサの
間の露出された第１電荷蓄積電極用導電層をエッチング
して円板形第１電荷蓄積電極を形成する工程段階と、上
記第２絶縁膜スペーサの間の空間の円筒形エッチングバ
リア層パターンを形成した後、第２絶縁膜スペーサを除
去し、第１電荷蓄積電極とエッチングバリア層パターン
上部に第２電荷蓄積電極導電層を堆積し、エッチングバ
リア層パターン上部面が露出されるまで異方性エッチン
グ工程で第２電荷蓄積電極用導電層をエッチングして、
円筒形第２電荷蓄積電極を形成する工程段階と、エッチ
ングバリア層パターンを除去する工程段階を含めること
を特徴とする。
【０００６】本発明の他の実施例によれば、半導体基板
の一定部分に素子分離絶縁膜を形成し、ゲート電極とソ
ース、ドレイン電極を形成して全体的に層間絶縁膜を形
成する工程段階と、上記ソース電極上部の一定部分の層
間絶縁膜を除去して電荷蓄積電極用コンタクトホールを
形成し、ソース電極にコンタクトされる第１電荷蓄積電
極用導電層を堆積し、その上部に第１絶縁膜を厚く形成
した後、電荷蓄積電極マスクを利用して、予定部分の第
１絶縁膜をエッチングして各々ソース電極に対応する第
１絶縁膜パターンを形成する工程段階と、第１絶縁膜パ
ターン上部に第２絶縁膜を形成した後、エッチング工程
で第１絶縁膜パターン側壁に円筒形の第２絶縁膜スペー
サを形成し、第２絶縁膜スペーサの間の露出された第１
電荷蓄積電極用導電層エッチングして円板形の第１電荷
蓄積電極を形成する工程段階と、上記第２絶縁膜スペー
サの間の空間の円筒形エッチングバリア層パターンを形
成した後、第１絶縁膜パターンと第２絶縁膜スペーサを
除去し、円筒形エッチングバリア層パターン側壁に第３
絶縁膜スペーサを形成する工程段階と、第２電荷蓄積電
極用導電層を全体構造の上部に予定された厚さで堆積し
た後、上記エッチングバリア層パターン及び第３絶縁膜
スペーサの最上部面が露出されるまで、第２電荷蓄積電
極用導電層エッチングして２重円筒形第２電荷蓄積電極
を形成する工程段階と、上記エッチングバリア層パター
ンと第３絶縁膜スペーサを除去して第１電荷蓄積電極
と、２重円筒形第２電荷蓄積電極がお互いに接続される
電荷蓄積電極を形成する工程段階となることを特徴とす
る。
の一定部分に素子分離絶縁膜を形成し、ゲート電極とソ
ース、ドレイン電極を形成して全体的に層間絶縁膜を形
成する工程段階と、上記ソース電極上部の一定部分の層
間絶縁膜を除去して電荷蓄積電極用コンタクトホールを
形成し、ソース電極にコンタクトされる第１電荷蓄積電
極用導電層を堆積し、その上部に第１絶縁膜を厚く形成
した後、電荷蓄積電極マスクを利用して、予定部分の第
１絶縁膜をエッチングして各々ソース電極に対応する第
１絶縁膜パターンを形成する工程段階と、第１絶縁膜パ
ターン上部に第２絶縁膜を形成した後、エッチング工程
で第１絶縁膜パターン側壁に円筒形の第２絶縁膜スペー
サを形成し、第２絶縁膜スペーサの間の露出された第１
電荷蓄積電極用導電層エッチングして円板形の第１電荷
蓄積電極を形成する工程段階と、上記第２絶縁膜スペー
サの間の空間の円筒形エッチングバリア層パターンを形
成した後、第１絶縁膜パターンと第２絶縁膜スペーサを
除去し、円筒形エッチングバリア層パターン側壁に第３
絶縁膜スペーサを形成する工程段階と、第２電荷蓄積電
極用導電層を全体構造の上部に予定された厚さで堆積し
た後、上記エッチングバリア層パターン及び第３絶縁膜
スペーサの最上部面が露出されるまで、第２電荷蓄積電
極用導電層エッチングして２重円筒形第２電荷蓄積電極
を形成する工程段階と、上記エッチングバリア層パター
ンと第３絶縁膜スペーサを除去して第１電荷蓄積電極
と、２重円筒形第２電荷蓄積電極がお互いに接続される
電荷蓄積電極を形成する工程段階となることを特徴とす
る。
【０００７】本発明の他の実施例によれば、半導体基板
の一定部分に素子分離絶縁膜を形成し、ゲート電極とソ
ース、ドレイン電極を形成して全体的に層間絶縁膜を形
成する工程段階と、上記ソース電極上部の一定部分の層
間絶縁膜を除去して電荷蓄積電極用コンタクトホールを
形成し、ソース電極にコンタクトされる第１電荷蓄積電
極用導電層を堆積し、その上部に第１絶縁膜を厚く形成
した後に電荷蓄積電極マスクを利用して、予定部分の第
１絶縁膜をエッチングして各々ソース電極に対応する第
１絶縁膜パターンを形成する工程段階と、第１絶縁膜パ
ターン上部に第２絶縁膜を形成した後、エッチング工程
で第１絶縁膜パターン側壁に円筒形の第２絶縁膜スペー
サを形成し、第２絶縁膜スペーサの間の露出された第１
電荷蓄積電極用導電層をエッチングして円板形の第１電
荷蓄積電極を形成する工程段階と、全体構造の上部にエ
ッチングバリア層を堆積し、マスクを利用して、ソース
電極上部の予定された部分にエッチングバリア層をエッ
チングしてかめ形のエッチングバリア層パターンを形成
し、第１絶縁膜パターンと第２絶縁膜スペーサを除去し
た後、エッチングバリア層パターン上部に第２電荷蓄積
電極用導電層を堆積した後、エッチングバリア層パター
ン上部面が露出されるまで第２電荷蓄積電極用導電層を
エッチングして、かめ形第２電荷蓄積電極を形成する工
程段階と、上記エッチングバリア層パターンを除去して
第１電荷蓄積電極と第２電荷蓄積電極が電気的に接続さ
れたかめ形電荷蓄積電極を形成する工程段階となること
を特徴とする。
の一定部分に素子分離絶縁膜を形成し、ゲート電極とソ
ース、ドレイン電極を形成して全体的に層間絶縁膜を形
成する工程段階と、上記ソース電極上部の一定部分の層
間絶縁膜を除去して電荷蓄積電極用コンタクトホールを
形成し、ソース電極にコンタクトされる第１電荷蓄積電
極用導電層を堆積し、その上部に第１絶縁膜を厚く形成
した後に電荷蓄積電極マスクを利用して、予定部分の第
１絶縁膜をエッチングして各々ソース電極に対応する第
１絶縁膜パターンを形成する工程段階と、第１絶縁膜パ
ターン上部に第２絶縁膜を形成した後、エッチング工程
で第１絶縁膜パターン側壁に円筒形の第２絶縁膜スペー
サを形成し、第２絶縁膜スペーサの間の露出された第１
電荷蓄積電極用導電層をエッチングして円板形の第１電
荷蓄積電極を形成する工程段階と、全体構造の上部にエ
ッチングバリア層を堆積し、マスクを利用して、ソース
電極上部の予定された部分にエッチングバリア層をエッ
チングしてかめ形のエッチングバリア層パターンを形成
し、第１絶縁膜パターンと第２絶縁膜スペーサを除去し
た後、エッチングバリア層パターン上部に第２電荷蓄積
電極用導電層を堆積した後、エッチングバリア層パター
ン上部面が露出されるまで第２電荷蓄積電極用導電層を
エッチングして、かめ形第２電荷蓄積電極を形成する工
程段階と、上記エッチングバリア層パターンを除去して
第１電荷蓄積電極と第２電荷蓄積電極が電気的に接続さ
れたかめ形電荷蓄積電極を形成する工程段階となること
を特徴とする。
【０００８】
【作用】本発明は、以上のように構成されているので、
最も隣接している電荷蓄積電極の間の間隔は、例えばリ
ソグラフィ技術により、最小線幅間隔以下に形成され、
電荷蓄積電極の構造はキャパシタの面積が十分に確保で
きる形状（例えば、円筒形、２重円筒形、又はかめ形）
に形成される。
最も隣接している電荷蓄積電極の間の間隔は、例えばリ
ソグラフィ技術により、最小線幅間隔以下に形成され、
電荷蓄積電極の構造はキャパシタの面積が十分に確保で
きる形状（例えば、円筒形、２重円筒形、又はかめ形）
に形成される。
【０００９】
【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。説明において、同一要素には同一符号を用
い、重複する説明は省略する。
て説明する。説明において、同一要素には同一符号を用
い、重複する説明は省略する。
【００１０】ここで周知すべき点は、図面には示されて
いないが、ＭＯＳＦＥＴを形成した後、スタックキャバ
シタを形成する前にビットラインをＭＯＳＦＥＴのドレ
インにコンタクトしなければならないことである。
いないが、ＭＯＳＦＥＴを形成した後、スタックキャバ
シタを形成する前にビットラインをＭＯＳＦＥＴのドレ
インにコンタクトしなければならないことである。
【００１１】まず、図１〜図６を参照して、本発明の第
１実施例に係るＤＲＡＭセルの電荷蓄積電極形成方法を
説明する。
１実施例に係るＤＲＡＭセルの電荷蓄積電極形成方法を
説明する。
【００１２】図１〜図６は本発明の第１実施例によりＤ
ＲＡＭセルの電荷蓄積電極形成段階を図示した断面図で
ある。
ＲＡＭセルの電荷蓄積電極形成段階を図示した断面図で
ある。
【００１３】まず、半導体基板（１）に素子分離絶縁膜
（２）を形成し、ゲート電極（４）、ソース電極
（３）、ドレイン電極（３´）で具備されるＭＯＳＦＥ
Ｔ（１００）を形成した後、全体的に層間絶縁膜（５）
を形成する（図１）。次に、図面には図示されなかった
が、層間絶縁膜（５）の所定部分を除去してドレイン電
極（１）を露出させた後、ドレイン電極（３´）にコン
タクトされたビットライン（図示せず）を形成し、その
上部に絶縁膜（図示せず）を形成する。
（２）を形成し、ゲート電極（４）、ソース電極
（３）、ドレイン電極（３´）で具備されるＭＯＳＦＥ
Ｔ（１００）を形成した後、全体的に層間絶縁膜（５）
を形成する（図１）。次に、図面には図示されなかった
が、層間絶縁膜（５）の所定部分を除去してドレイン電
極（１）を露出させた後、ドレイン電極（３´）にコン
タクトされたビットライン（図示せず）を形成し、その
上部に絶縁膜（図示せず）を形成する。
【００１４】その後、上記絶縁膜（５）の一部を除去し
てソース電極（３）が露出されるコンタクトホール（１
５）を形成し、全体構造の上部に第１電荷蓄積電極用導
電層（６）を、例えば、ポリシリコン層を堆積してソー
ス電極（３）にコンタクトさせた後、その上部に第１絶
縁膜（７）、例えば酸化膜を予定された円筒形電荷蓄積
電極の高さを考慮した厚さで形成する（図２）。
てソース電極（３）が露出されるコンタクトホール（１
５）を形成し、全体構造の上部に第１電荷蓄積電極用導
電層（６）を、例えば、ポリシリコン層を堆積してソー
ス電極（３）にコンタクトさせた後、その上部に第１絶
縁膜（７）、例えば酸化膜を予定された円筒形電荷蓄積
電極の高さを考慮した厚さで形成する（図２）。
【００１５】次に、電荷蓄積電極マスク用感光膜パター
ン（２１）を形成し、露出された部分の第１絶縁膜
（７）をエッチングして円形棒構造の第１絶縁膜パター
ン（７Ａ）を形成する（図３）。この場合、第１絶縁膜
パターン（７Ａ）は各々のソース電極（３）に夫々対応
され、第１絶縁膜パターン（７Ａ）と隣接した第１絶縁
膜パターン（７Ａ）の間の間隔は、リソグラフィの技術
による最小間隔で形成することができる。
ン（２１）を形成し、露出された部分の第１絶縁膜
（７）をエッチングして円形棒構造の第１絶縁膜パター
ン（７Ａ）を形成する（図３）。この場合、第１絶縁膜
パターン（７Ａ）は各々のソース電極（３）に夫々対応
され、第１絶縁膜パターン（７Ａ）と隣接した第１絶縁
膜パターン（７Ａ）の間の間隔は、リソグラフィの技術
による最小間隔で形成することができる。
【００１６】次に、上記感光膜パターン（２１）を除去
した後、図４で示すように、全体的に第２絶縁膜（８）
（例えば、酸化膜）を一定の厚さに堆積してエッチング
工程で第１絶縁膜パターン（７Ａ）の側壁に円筒形第２
絶縁膜に対するエッチングバリア層（９）（例えば、窒
化膜）を予定された厚さに堆積して上記第２絶縁膜スペ
ーサ（８Ａ）を形成する。その後、上記の第１絶縁膜パ
ターン（７Ａ）及び第２絶縁膜スペーサ（８Ａ）をマス
クで利用し、露出された第１電荷蓄積電極用導電層
（６）をエッチングすることにより各々のソース電極
（８）にコンタクトされた円板構造の第１電荷蓄積電極
（６Ａ）パターンを形成する。その後、全体構造の上部
に上記第１及び第２絶縁膜スペーサ（８Ａ）と隣接した
第２絶縁膜スペーサ（８Ａ）の間の空間に完全に満た
し、第１絶縁膜パターン（７Ａ）の上部面で平坦に形成
される。ここで周知すべき点は、最も隣接している第２
絶縁膜スペーサ（８Ａ）等の間の間隔はリソグラフィ技
術による最小間隔以下に形成されるという点である。
した後、図４で示すように、全体的に第２絶縁膜（８）
（例えば、酸化膜）を一定の厚さに堆積してエッチング
工程で第１絶縁膜パターン（７Ａ）の側壁に円筒形第２
絶縁膜に対するエッチングバリア層（９）（例えば、窒
化膜）を予定された厚さに堆積して上記第２絶縁膜スペ
ーサ（８Ａ）を形成する。その後、上記の第１絶縁膜パ
ターン（７Ａ）及び第２絶縁膜スペーサ（８Ａ）をマス
クで利用し、露出された第１電荷蓄積電極用導電層
（６）をエッチングすることにより各々のソース電極
（８）にコンタクトされた円板構造の第１電荷蓄積電極
（６Ａ）パターンを形成する。その後、全体構造の上部
に上記第１及び第２絶縁膜スペーサ（８Ａ）と隣接した
第２絶縁膜スペーサ（８Ａ）の間の空間に完全に満た
し、第１絶縁膜パターン（７Ａ）の上部面で平坦に形成
される。ここで周知すべき点は、最も隣接している第２
絶縁膜スペーサ（８Ａ）等の間の間隔はリソグラフィ技
術による最小間隔以下に形成されるという点である。
【００１７】次に、上記エッチングバリア層（９）を上
記第１絶縁膜パターン（７Ａ）の上部面が、露出される
までエッチバックして第２絶縁膜スペーサ（８Ａ）の間
にのみ残されたエッチングバリア層パターン（９Ａ）を
形成する。この場合、低部の第１電荷蓄積電極（６Ａ）
をエッチング停止点として露出される第１絶縁膜パター
ン（７Ａ）と第２絶縁膜スペーサ（８Ａ）を完全に除去
する。その後、第１電荷蓄積電極（６Ａ）とエッチング
バリア層パターン（９Ａ）の表面に沿って第２電荷蓄積
電極用導電層（１０）を堆積する（図５）。
記第１絶縁膜パターン（７Ａ）の上部面が、露出される
までエッチバックして第２絶縁膜スペーサ（８Ａ）の間
にのみ残されたエッチングバリア層パターン（９Ａ）を
形成する。この場合、低部の第１電荷蓄積電極（６Ａ）
をエッチング停止点として露出される第１絶縁膜パター
ン（７Ａ）と第２絶縁膜スペーサ（８Ａ）を完全に除去
する。その後、第１電荷蓄積電極（６Ａ）とエッチング
バリア層パターン（９Ａ）の表面に沿って第２電荷蓄積
電極用導電層（１０）を堆積する（図５）。
【００１８】次に、第２電荷蓄積電極用導電層（１０）
の一定の厚さをブランケット（ｂｌａｎｋｅｔ）エッチ
ング工程、又はエッチバック（Ｅｔｃｈ ｂａｃｋ）工
程でエッチングバリア層パターン（９Ａ）の上部面が露
出されるようにエッチングして円筒形第２電荷蓄積電極
（１０Ａ）を形成する。その後、残っている円筒形エッ
チングバリア層パターン（９Ａ）を除去する（図６）。
以上の処理により、下部の第１電荷蓄積電極（６Ａ）の
端より第２電荷蓄積電極（１０Ａ）をお互いに接続させ
た電荷蓄積電極（４０）が形成される。
の一定の厚さをブランケット（ｂｌａｎｋｅｔ）エッチ
ング工程、又はエッチバック（Ｅｔｃｈ ｂａｃｋ）工
程でエッチングバリア層パターン（９Ａ）の上部面が露
出されるようにエッチングして円筒形第２電荷蓄積電極
（１０Ａ）を形成する。その後、残っている円筒形エッ
チングバリア層パターン（９Ａ）を除去する（図６）。
以上の処理により、下部の第１電荷蓄積電極（６Ａ）の
端より第２電荷蓄積電極（１０Ａ）をお互いに接続させ
た電荷蓄積電極（４０）が形成される。
【００１９】上記の第２電荷蓄積電極用導電層（１０）
のブランケトエッチング工程は、上記の第２電荷蓄積電
極用導電層（１０）形成した後、マスクなしに第２電荷
蓄積電極用導電層（１０）の厚さほどエッチングする工
程であり、この際、下部の第１電荷蓄積電極（６Ａ）の
一定の厚さが除去されることもできる。
のブランケトエッチング工程は、上記の第２電荷蓄積電
極用導電層（１０）形成した後、マスクなしに第２電荷
蓄積電極用導電層（１０）の厚さほどエッチングする工
程であり、この際、下部の第１電荷蓄積電極（６Ａ）の
一定の厚さが除去されることもできる。
【００２０】また、上記の第２電荷蓄積電極用導電層
（１０）のエッチング工程は、第２電荷蓄積電極用導電
層（１０）上部に感光膜（図示せず）を塗布した後、感
光膜と第２電荷蓄積電極用導電層（１０）のエッチング
選択比１：１にしてエッチングバリア層パターン（９
Ａ）上部面が露出されるまで、感光膜と第２電荷蓄積電
極用導電層（１０）をエッチングする工程である。
（１０）のエッチング工程は、第２電荷蓄積電極用導電
層（１０）上部に感光膜（図示せず）を塗布した後、感
光膜と第２電荷蓄積電極用導電層（１０）のエッチング
選択比１：１にしてエッチングバリア層パターン（９
Ａ）上部面が露出されるまで、感光膜と第２電荷蓄積電
極用導電層（１０）をエッチングする工程である。
【００２１】次に、本発明の第２実施例に係るＤＲＡＭ
セルの電荷蓄積電極形成方法を説明する。
セルの電荷蓄積電極形成方法を説明する。
【００２２】図７〜図９は、本発明の第２実施例により
ＤＲＡＭセルの電荷蓄積電極を２重円筒構造で形成する
ことを図示した断面図である。その製造過程は、図１〜
図５までの製造過程を経た後で、図７に示す工程に連結
される。
ＤＲＡＭセルの電荷蓄積電極を２重円筒構造で形成する
ことを図示した断面図である。その製造過程は、図１〜
図５までの製造過程を経た後で、図７に示す工程に連結
される。
【００２３】前述した第１実施例において、第１電荷電
極（６Ａ）とエッチングバリア層パタ−ン（９Ａ）の表
面に沿って第２電荷蓄積電極用導電層を堆積した後（図
５参照）、堆積された第２電荷蓄積電極用導電層（１
０）上部に第３絶縁膜（１１）、例えば、酸化膜を一定
の厚さに堆積し、マスクなしに異方性エッチング工程で
第３絶縁膜（１１）をエッチングして円筒形の構造を有
する第２電荷蓄積電極用導電層（１０）側壁に第３絶縁
膜スペーサ（１１Ａ）を形成する。その後、全体構造の
上部に第３電荷蓄積電極用導電層（１２）を堆積する
（図７）。
極（６Ａ）とエッチングバリア層パタ−ン（９Ａ）の表
面に沿って第２電荷蓄積電極用導電層を堆積した後（図
５参照）、堆積された第２電荷蓄積電極用導電層（１
０）上部に第３絶縁膜（１１）、例えば、酸化膜を一定
の厚さに堆積し、マスクなしに異方性エッチング工程で
第３絶縁膜（１１）をエッチングして円筒形の構造を有
する第２電荷蓄積電極用導電層（１０）側壁に第３絶縁
膜スペーサ（１１Ａ）を形成する。その後、全体構造の
上部に第３電荷蓄積電極用導電層（１２）を堆積する
（図７）。
【００２４】ここで周知すべき点は、上記第３絶縁膜
（１１）を堆積する前に、エッチングバリア層パターン
（９Ａ）上部面が露出されるまで、第２電荷蓄積電極用
導電層（１０）をエッチバックしてエッチングバリア層
パターン（９Ａ）側壁に第２電荷蓄積電極用導電層スペ
ーサを形成し、その側壁に、上記した方法で第３絶縁膜
スペーサ（１１Ａ）を形成しても構わないという点であ
る。
（１１）を堆積する前に、エッチングバリア層パターン
（９Ａ）上部面が露出されるまで、第２電荷蓄積電極用
導電層（１０）をエッチバックしてエッチングバリア層
パターン（９Ａ）側壁に第２電荷蓄積電極用導電層スペ
ーサを形成し、その側壁に、上記した方法で第３絶縁膜
スペーサ（１１Ａ）を形成しても構わないという点であ
る。
【００２５】その後、第１実施例にて説明したブランケ
ットエッチング工程又はエッチバック工程でエッチング
バリア層パターン（９Ａ）の上部面が露出されるまで、
第２及び第３電荷蓄積電極用導電層（１０）、（１２）
をエッチングする。エッチングバリア層パターン（９
Ａ）及び第３絶縁膜スペーサ（１１Ａ）側壁には２重円
筒構造の第２電荷蓄積電極用導電層（２０Ａ）が形成さ
れる（図８）。
ットエッチング工程又はエッチバック工程でエッチング
バリア層パターン（９Ａ）の上部面が露出されるまで、
第２及び第３電荷蓄積電極用導電層（１０）、（１２）
をエッチングする。エッチングバリア層パターン（９
Ａ）及び第３絶縁膜スペーサ（１１Ａ）側壁には２重円
筒構造の第２電荷蓄積電極用導電層（２０Ａ）が形成さ
れる（図８）。
【００２６】次に、露出された第３絶縁膜スペーサ（１
１Ａ）とエッチングバリア層パターン（９Ａ）を除去し
て、上記第２電荷蓄積電極（２０Ａ）と下部の第１電荷
蓄積電極（９Ａ）が接続された電荷蓄積電極（５０）を
形成する（図９）。
１Ａ）とエッチングバリア層パターン（９Ａ）を除去し
て、上記第２電荷蓄積電極（２０Ａ）と下部の第１電荷
蓄積電極（９Ａ）が接続された電荷蓄積電極（５０）を
形成する（図９）。
【００２７】本発明の第２実施例により形成される電荷
蓄積電極の形態は、２重円筒形電荷蓄積電極で形成され
電荷蓄積電極の表面積を増大させることができる。
蓄積電極の形態は、２重円筒形電荷蓄積電極で形成され
電荷蓄積電極の表面積を増大させることができる。
【００２８】最後に、本発明の第３実施例に係るＤＲＡ
Ｍセルの電荷蓄積電極の形成方法を図１０〜図１２を参
照して説明する。
Ｍセルの電荷蓄積電極の形成方法を図１０〜図１２を参
照して説明する。
【００２９】図１０〜図１２は、本発明の第３実施例に
よりＤＲＡＭセルの電荷蓄積電極を形成することを図示
した断面図である。その製造過程は、図１〜図４までの
製造過程を経た後で、図１０で示す工程に連結される。
よりＤＲＡＭセルの電荷蓄積電極を形成することを図示
した断面図である。その製造過程は、図１〜図４までの
製造過程を経た後で、図１０で示す工程に連結される。
【００３０】前述した第１実施例において、各々のソ−
ス電極（３）にコンタクトされた円板構造の第１電荷蓄
積電極（６Ａ）のパタ−ンが形成された後（図４参
照）、予定されたマスク（図示せず）を利用してソース
電極（３）上部の一定部分のエッチングバリア層（９）
をエッチングし、エッチングバリア層パターン（９Ｂ）
を形成した後、第１絶縁膜パターン（７Ａ）と第２絶縁
膜スペーサ（８Ａ）を完全に除去する。その後、第１電
荷蓄積電極（６Ａ）とエッチングバリア層パターン（９
Ｂ）の表面に沿って第２電荷蓄積電極用導電層（１０）
を堆積する（図１０）。
ス電極（３）にコンタクトされた円板構造の第１電荷蓄
積電極（６Ａ）のパタ−ンが形成された後（図４参
照）、予定されたマスク（図示せず）を利用してソース
電極（３）上部の一定部分のエッチングバリア層（９）
をエッチングし、エッチングバリア層パターン（９Ｂ）
を形成した後、第１絶縁膜パターン（７Ａ）と第２絶縁
膜スペーサ（８Ａ）を完全に除去する。その後、第１電
荷蓄積電極（６Ａ）とエッチングバリア層パターン（９
Ｂ）の表面に沿って第２電荷蓄積電極用導電層（１０）
を堆積する（図１０）。
【００３１】次に、第２電荷蓄積電極用導電層（１０）
の最上面より厚く感光膜（１３）を塗布し、感光膜（１
３）と第２電荷蓄積電極用導電層（１０）エッチング選
択比を１：１にして感光膜（１３）と第２電荷蓄積電極
用導電層（１０）をエッチングする。この場合、エッチ
ングバリア層パターン（９Ｂ）の最上部面が露出された
後オーバーエッチを実施してかめ構造の第２電荷蓄積電
極（１０Ｂ）を形成する（図１１）。
の最上面より厚く感光膜（１３）を塗布し、感光膜（１
３）と第２電荷蓄積電極用導電層（１０）エッチング選
択比を１：１にして感光膜（１３）と第２電荷蓄積電極
用導電層（１０）をエッチングする。この場合、エッチ
ングバリア層パターン（９Ｂ）の最上部面が露出された
後オーバーエッチを実施してかめ構造の第２電荷蓄積電
極（１０Ｂ）を形成する（図１１）。
【００３２】その後、残っている感光膜（１３）とエッ
チングバリアパターン（９Ｂ）を除去して、第１及び第
２電荷蓄積電極（６Ａ）、（１０Ｂ）がお互いに接続さ
れたかめ構造の電荷蓄積電極（６０）を形成する（図１
２）。
チングバリアパターン（９Ｂ）を除去して、第１及び第
２電荷蓄積電極（６Ａ）、（１０Ｂ）がお互いに接続さ
れたかめ構造の電荷蓄積電極（６０）を形成する（図１
２）。
【００３３】本発明の第３実施例は第１実施例に比べて
マスク工程が追加されるが、注入口が狭く内部が広いか
め形に電荷蓄積電極を形成し電荷蓄積電極の表面積を増
加させることができる。
マスク工程が追加されるが、注入口が狭く内部が広いか
め形に電荷蓄積電極を形成し電荷蓄積電極の表面積を増
加させることができる。
【００３４】
【発明の効果】以上の如く、本発明の第１実施例、第２
実施例、第３実施例によれば、隣接する単位セルのキャ
パシタの電荷蓄積電極の間隔は最小化され高集積度に寄
与することができ、電荷蓄積電極の表面積は極大化させ
狭い面積でもキャパシタの容量を十分に得られる。
実施例、第３実施例によれば、隣接する単位セルのキャ
パシタの電荷蓄積電極の間隔は最小化され高集積度に寄
与することができ、電荷蓄積電極の表面積は極大化させ
狭い面積でもキャパシタの容量を十分に得られる。
【図１】本発明の第１実施例によりＤＲＡＭセルの電荷
蓄積電極製造過程（１）を示した断面図である。
蓄積電極製造過程（１）を示した断面図である。
【図２】本発明の第１実施例によりＤＲＡＭセルの電荷
蓄積電極製造過程（２）を示した断面図である。
蓄積電極製造過程（２）を示した断面図である。
【図３】本発明の第１実施例によりＤＲＡＭセルの電荷
蓄積電極製造過程（３）を示した断面図である。
蓄積電極製造過程（３）を示した断面図である。
【図４】本発明の第１実施例によりＤＲＡＭセルの電荷
蓄積電極製造過程（４）を示した断面図である。
蓄積電極製造過程（４）を示した断面図である。
【図５】本発明の第１実施例によりＤＲＡＭセルの電荷
蓄積電極製造過程（５）を示した断面図である。
蓄積電極製造過程（５）を示した断面図である。
【図６】本発明の第１実施例によりＤＲＡＭセルの電荷
蓄積電極製造過程（６）を示した断面図である。
蓄積電極製造過程（６）を示した断面図である。
【図７】本発明の第２実施例によりＤＲＡＭセルの電荷
蓄積電極製造過程（１）を示した断面図である。
蓄積電極製造過程（１）を示した断面図である。
【図８】本発明の第２実施例によりＤＲＡＭセルの電荷
蓄積電極製造過程（２）を示した断面図である。
蓄積電極製造過程（２）を示した断面図である。
【図９】本発明の第２実施例によりＤＲＡＭセルの電荷
蓄積電極製造過程（３）を示した断面図である。
蓄積電極製造過程（３）を示した断面図である。
【図１０】本発明の第３実施例によりＤＲＡＭセルの電
荷蓄積電極製造過程（１）を示した断面図である。
荷蓄積電極製造過程（１）を示した断面図である。
【図１１】本発明の第３実施例によりＤＲＡＭセルの電
荷蓄積電極製造過程（２）を示した断面図である。
荷蓄積電極製造過程（２）を示した断面図である。
【図１２】本発明の第３実施例によりＤＲＡＭセルの電
荷蓄積電極製造過程（３）を示した断面図である。
荷蓄積電極製造過程（３）を示した断面図である。
１…半導体基板、２…素子分離絶縁膜、３、３´…ソー
ス及びドレイン電極、４…ゲート電極、５…層間絶縁膜
（Ｉｎｔｅｒｌａｙｅｒ ｏｘｉｄｅ）、６Ａ…第１電
荷蓄積電極、６…電荷蓄積電極用導電層、７…第１絶縁
膜、８…第２絶縁膜、９Ａ、９Ｂ…エッチングバリア用
パターン、１０…第２電荷蓄積電極用導電層、１０Ａ、
１０Ｂ、２０Ａ…第２電荷蓄積電極、４０、５０、６０
…電荷蓄積電極、１００…ＭＯＳＦＥＴ。
ス及びドレイン電極、４…ゲート電極、５…層間絶縁膜
（Ｉｎｔｅｒｌａｙｅｒ ｏｘｉｄｅ）、６Ａ…第１電
荷蓄積電極、６…電荷蓄積電極用導電層、７…第１絶縁
膜、８…第２絶縁膜、９Ａ、９Ｂ…エッチングバリア用
パターン、１０…第２電荷蓄積電極用導電層、１０Ａ、
１０Ｂ、２０Ａ…第２電荷蓄積電極、４０、５０、６０
…電荷蓄積電極、１００…ＭＯＳＦＥＴ。
Claims (19)
- 【請求項１】 半導体基板の一定部分に素子分離絶縁膜
を形成し、ゲート電極、ソース電極およびドレイン電極
を形成して全体的に層間絶縁膜を形成する工程段階と、 上記ソース電極上部の一定部分の層間絶縁膜を除去して
電荷蓄積電極用コンタクトホールを形成し、ソース電極
にコンタクトされる第１電荷蓄積電極用導電層を堆積し
てその上部に第１絶縁膜を厚く形成した後、電荷蓄積電
極マスクを利用して予定部分の第１絶縁膜をエッチング
して各々ソース電極に対応する第１絶縁膜パターンを形
成する工程段階と、 第１絶縁膜パターン上部に第２絶縁膜を形成した後、エ
ッチング工程で第１絶縁膜パターン側壁に円筒形の第２
絶縁膜スペーサを形成し、第２絶縁膜スペーサの間の露
出された第１電荷蓄積電極用導電層をエッチングして円
板形第１電荷蓄積電極を形成する工程段階と、 上記第２絶縁膜スペーサの間の空間の円筒形エッチング
バリア層パターンを形成した後、第２絶縁膜スペーサを
除去し、第１電荷蓄積電極とエッチングバリア層パター
ン上部に第２電荷蓄積電極用導電層を堆積し、エッチン
グバリア層パターン上部面が露出されるまで異方性エッ
チング工程で第２電荷蓄積電極用導電層をエッチングし
て、円筒形第２電荷蓄積電極を形成する工程段階と、 エッチングバリア層パターンを除去する工程段階を含め
ることを特徴とする半導体記憶装置の電荷蓄積電極製造
方法。 - 【請求項２】 上記第１絶縁膜パターンを形成する工程
は、最も隣接する電荷蓄積電極の間の間隔が、リソグラ
フィ技術で形成することのできる最小間隔になっている
電荷蓄積電極マスクを利用して、円形棒構造の第１絶縁
膜パターンを形成することを特徴とする請求項１記載の
半導体記憶装置の電荷蓄積電極製造方法。 - 【請求項３】 上記エッチングバリア層パターンを形成
する工程は、第１絶縁膜パターンと第２絶縁膜スペーサ
の上部及び側壁に第１及び第２絶縁膜に対するエッチン
グバリア層を堆積した後、エッチバック工程で上記第１
絶縁膜に対するエッチングバリア層を堆積した後、エッ
チバック工程で上記第１絶縁膜パターン上部面が露出さ
れるまでエッチングバリア層をエッチングして、第２絶
縁膜スペーサの間の空間にエッチングバリア層の間の空
間にエッチングバリア層パターンを形成することを特徴
とする請求項１記載の半導体記憶装置の電荷蓄積電極製
造方法。 - 【請求項４】 上記の円筒形第２電荷蓄積電極を形成す
る工程は、堆積された第２電荷蓄積電極用導電層をマス
クなしにブランケットエッチング工程でエッチングバリ
ア層パターン上部面が、露出されるまでエッチングして
円筒形第２電荷蓄積電極を形成することを特徴とする請
求項１記載の半導体記憶装置の電荷蓄積電極製造方法。 - 【請求項５】 上記円筒形第２電荷蓄積電極を形成する
工程は、堆積された第２電荷蓄積電極用導電層の上部に
感光膜を塗布し、感光膜と電荷蓄積電極用導電層のエッ
チング選択比を１対１にしてエッチングバリア層パター
ン上部面が露出されるまで、感光膜と第２電荷蓄積電極
用導電層をエッチングして円筒形第２電荷蓄積電極を形
成し、感光膜を除去することを特徴とする請求項１記載
の半導体記憶装置の電荷蓄積電極製造方法。 - 【請求項６】 上記エッチングバリア層パターンは、窒
化膜で形成することを特徴とする請求項１記載の半導体
記憶装置の電荷蓄積電極製造方法。 - 【請求項７】 上記第１及び第２絶縁膜は、酸化膜で形
成することを特徴とする請求項１記載の半導体記憶装置
の電荷蓄積電極製造方法。 - 【請求項８】 半導体基板の一定部分に素子分離絶縁膜
を形成し、ゲート電極、ソース電極およびドレイン電極
を形成して全体的に層間絶縁膜を形成する工程段階と、 上記ソース電極上部の一定部分の層間絶縁膜を除去して
電荷蓄積電極用コンタクトホールを形成し、ソース電極
にコンタクトされる第１電荷蓄積電極用導電層を堆積
し、その上部に第１絶縁膜を厚く形成した後、電荷蓄積
電極マスクを利用して、予定部分の第１絶縁膜をエッチ
ングして各々ソース電極に対応する第１絶縁膜パターン
を形成する工程段階と、 第１絶縁膜パターン上部に第２絶縁膜を形成した後、エ
ッチング工程で第１絶縁膜パターン側壁に円筒形の第２
絶縁膜スペーサを形成し、第２絶縁膜スペーサの間の露
出された第１電荷蓄積電極用導電層をエッチングして円
板形の第１電荷蓄積電極を形成する工程段階と、 上記第２絶縁膜スペーサの間の空間の円筒形エッチング
バリア層パターンを形成した後、第１絶縁膜パターンと
第２絶縁膜スペーサを除去し、円筒形エッチングバリア
層パターン側壁に第３絶縁膜スペーサを形成する工程段
階と、 第２電荷蓄積電極用導電層を全体構造の上部に予定され
た厚さで堆積した後、上記エッチングバリア層パターン
及び第３絶縁膜スペーサの最上部面が露出されるまで、
第２電荷蓄積電極用導電層をエッチングして２重円筒形
第２電荷蓄積電極を形成する工程段階と、 上記エッチングバリア層パターンと第３絶縁膜スペーサ
を除去して第１電荷蓄積電極と、２重円筒形第２電荷蓄
積電極がお互いに接続される電荷蓄積電極を形成する工
程段階となることを特徴とする半導体記憶装置の電荷蓄
積電極製造方法。 - 【請求項９】 上記第１絶縁膜パターンを形成する工程
で電荷蓄積電極と最も隣接した電荷蓄積電極の間の間隔
が、リソグラフィ技術で形成することのできる最小間隔
でなっている電荷蓄積電極マスクを利用して、円形棒構
造の第１絶縁膜パターンを形成することを特徴とする請
求項８記載の半導体記憶装置の電荷蓄積電極製造方法。 - 【請求項１０】 上記エッチングバリア層パターンを形
成する工程は、第１絶縁膜パターンと第２絶縁膜スペー
サの表面に沿って第１及び第２絶縁膜に対するエッチン
グバリア層を堆積した後、エッチバック工程で上記第１
絶縁膜パターン上部面が露出されるまで、第１絶縁膜を
エッチングして第２絶縁膜スペーサの間の空間にエッチ
ングバリア層パターンを形成することを特徴とする請求
項８記載の半導体記憶装置の電荷蓄積電極製造方法。 - 【請求項１１】 上記２重円筒形第２電荷蓄積電極を形
成する工程は、上記堆積された第２電荷蓄積電極用導電
層をマスクなしにブランケットエッチング工程で、第３
絶縁膜スペーサ側壁と円筒形エッチングバリア層パター
ン上部面が露出されるまで、エッチングして２重円筒形
第２電荷蓄積電極を形成することを特徴とする請求項８
記載の半導体記憶装置の電荷蓄積電極製造方法。 - 【請求項１２】 上記２重円筒形第２電荷蓄積電極を形
成する工程は、第２電荷蓄積電極用導電層の上部に感光
膜を塗布し、感光膜と第２電荷蓄積電極用導電層のエッ
チング選択比を１対１にして感光膜と第２電荷蓄積電極
用導電層をエッチングするが、第３絶縁膜スペーサ及び
エッチングバリア層パターンの上部面が露出されるまで
エッチングし、２重円筒形第２電荷蓄積電極を形成して
感光膜を除去することを特徴とする請求項８記載の半導
体記憶装置の電荷蓄積電極製造方法。 - 【請求項１３】 上記エッチングバリア層パターンは、
窒化膜で形成することを特徴とする請求項８記載の半導
体記憶装置の電荷蓄積電極製造方法。 - 【請求項１４】 上記第１及び第２絶縁膜は酸化膜で形
成することを特徴とする請求項８記載の半導体記憶装置
の電荷蓄積電極製造方法。 - 【請求項１５】 半導体基板の一定部分に素子分離絶縁
膜を形成し、ゲート電極、ソース電極およびドレイン電
極を形成して全体的に層間絶縁膜を形成する工程段階
と、 上記ソース電極上部の一定部分の層間絶縁膜を除去して
電荷蓄積電極用コンタクトホールを形成し、ソース電極
にコンタクトされる第１電荷蓄積電極用導電層を堆積
し、その上部に第１絶縁膜を厚く形成した後に電荷蓄積
電極マスクを利用して、予定部分の第１絶縁膜をエッチ
ングして各々ソース電極に対応する第１絶縁膜パターン
を形成する工程段階と、 第１絶縁膜パターン上部に第２絶縁膜を形成した後、エ
ッチング工程で第１絶縁膜パターン側壁に円筒形の第２
絶縁膜スペーサを形成し、第２絶縁膜スペーサの間の露
出された第１電荷蓄積電極用導電層をエッチングして円
板形の第１電荷蓄積電極を形成する工程段階と、 全体構造の上部にエッチングバリア層を堆積し、マスク
を利用して、ソース電極上部の予定された部分のエッチ
ングバリア層をエッチングしてかめ形のエッチングバリ
ア層パターンを形成し、 第１絶縁膜パターンと第２絶縁膜スペーサを除去した
後、エッチングバリア層パターン上部に第２電荷蓄積電
極用導電層を堆積した後、エッチングバリア層パターン
上部面が露出されるまで第２電荷蓄積電極用導電層をエ
ッチングして、かめ形第２電荷蓄積電極を形成する工程
段階と、 上記エッチングバリア層パターンを除去して第１電荷蓄
積電極と第２電荷蓄積電極が電気的に接続されたかめ形
電荷蓄積電極を形成する工程段階となることを特徴とす
る半導体記憶装置の電荷蓄積電極製造方法。 - 【請求項１６】 上記第１絶縁膜パターンを形成する工
程にて、電荷蓄積電極と最も隣接する電荷蓄積電極の間
の間隔が、リソグラフィ技術で形成することのできる最
小間隔でなっている電荷蓄積電極マスクを利用して、円
板棒構造の第１絶縁膜パターンを形成することを特徴と
する請求項１５記載の半導体記憶装置の電荷蓄積電極製
造方法。 - 【請求項１７】 上記かめ形第２電荷蓄積電極を形成す
る工程は、堆積された第２電荷蓄積電極用導電層上部に
感光膜を塗布して感光膜と第２電荷蓄積電極用導電層の
エッチング選択比を１対１にして、感光膜と第２電荷蓄
積電極用導電層をエッチングするが、エッチングバリア
層パターンの上部面が露出された後、オーバーエッチを
実施してかめ形第２電荷蓄積電極を形成し感光膜を除去
することを特徴とする請求項１５記載の半導体記憶装置
の電荷蓄積電極製造方法。 - 【請求項１８】 上記エッチングバリア層パターンは、
窒化膜で形成することを特徴とする請求項１５記載の半
導体記憶装置の電荷蓄積電極製造方法。 - 【請求項１９】 上記第１及び第２絶縁膜は酸化膜で形
成することを特徴とする請求項１５記載の半導体記憶装
置の電荷蓄積電極製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025619A KR960006745B1 (ko) | 1991-12-31 | 1991-12-31 | 반도체 기억장치의 전하저장전극 제조방법 |
| KR91-25619 | 1991-12-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188382A true JPH06188382A (ja) | 1994-07-08 |
| JPH0821698B2 JPH0821698B2 (ja) | 1996-03-04 |
Family
ID=19327102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4349260A Expired - Fee Related JPH0821698B2 (ja) | 1991-12-31 | 1992-12-28 | 半導体記憶装置の電荷蓄積電極製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5403767A (ja) |
| JP (1) | JPH0821698B2 (ja) |
| KR (1) | KR960006745B1 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751016B2 (ja) * | 1993-12-27 | 1998-05-18 | 現代電子産業株式会社 | 半導体素子のキャパシタ製造方法 |
| KR960006030A (ko) * | 1994-07-18 | 1996-02-23 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| KR0180779B1 (ko) * | 1995-02-27 | 1999-03-20 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| US5573963A (en) * | 1995-05-03 | 1996-11-12 | Vanguard International Semiconductor Corporation | Method of forming self-aligned twin tub CMOS devices |
| US5529946A (en) * | 1995-06-30 | 1996-06-25 | United Microelectronics Corporation | Process of fabricating DRAM storage capacitors |
| KR100212419B1 (ko) * | 1995-11-06 | 1999-08-02 | 김영환 | 디램의 전하저장전극 콘택홀 형성방법 |
| US5656532A (en) * | 1996-01-11 | 1997-08-12 | Vanguard International Semiconductor Corporation | Method for fabricating a coaxial capacitor of a semiconductor device |
| US5733808A (en) * | 1996-01-16 | 1998-03-31 | Vanguard International Semiconductor Corporation | Method for fabricating a cylindrical capacitor for a semiconductor device |
| US5552334A (en) * | 1996-01-22 | 1996-09-03 | Vanguard International Semiconductor Company | Method for fabricating a Y-shaped capacitor in a DRAM cell |
| US5545585A (en) * | 1996-01-29 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of making a dram circuit with fin-shaped stacked capacitors |
| TW312831B (en) | 1996-08-16 | 1997-08-11 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor(3) |
| US6060352A (en) * | 1996-08-09 | 2000-05-09 | Hitachi, Ltd. | Method of manufacturing semiconductor device with increased focus margin |
| GB2321779A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | Semiconductor memory device having a capacitor |
| TW312829B (en) * | 1996-08-16 | 1997-08-11 | United Microelectronics Corp | Semiconductor memory device with capacitor(6) |
| TW304288B (en) * | 1996-08-16 | 1997-05-01 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor |
| TW306036B (en) * | 1996-08-16 | 1997-05-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (part 2) |
| TW297948B (en) * | 1996-08-16 | 1997-02-11 | United Microelectronics Corp | Memory cell structure of DRAM |
| TW427012B (en) * | 1996-08-16 | 2001-03-21 | United Microelectronics Corp | The manufacturing method of double-combined capacitor DRAM cells |
| TW302524B (en) * | 1996-08-16 | 1997-04-11 | United Microelectronics Corp | Memory cell structure of dynamic random access memory and manufacturing method thereof |
| TW304290B (en) * | 1996-08-16 | 1997-05-01 | United Microelectronics Corp | The manufacturing method for semiconductor memory device with capacitor |
| US5744833A (en) * | 1996-08-16 | 1998-04-28 | United Microelectronics Corporation | Semiconductor memory device having tree-type capacitor |
| TW366592B (en) * | 1996-08-16 | 1999-08-11 | United Microelectronics Corp | DRAM memory and the manufacturing method for the memory cells |
| TW312828B (en) * | 1996-08-16 | 1997-08-11 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor(5) |
| TW308727B (en) * | 1996-08-16 | 1997-06-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (4) |
| TW351846B (en) * | 1996-08-16 | 1999-02-01 | United Microelectronics Corp | Method for fabricating memory cell for DRAM |
| TW308729B (en) * | 1996-08-16 | 1997-06-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (3) |
| US5759890A (en) * | 1996-08-16 | 1998-06-02 | United Microelectronics Corporation | Method for fabricating a tree-type capacitor structure for a semiconductor memory device |
| TW306064B (en) * | 1996-08-16 | 1997-05-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (part 6) |
| US5739060A (en) * | 1996-08-16 | 1998-04-14 | United Microelecrtronics Corporation | Method of fabricating a capacitor structure for a semiconductor memory device |
| US5796138A (en) * | 1996-08-16 | 1998-08-18 | United Microelectronics Corporation | Semiconductor memory device having a tree type capacitor |
| CN1067802C (zh) * | 1996-09-26 | 2001-06-27 | 联华电子股份有限公司 | 具有电容器的半导体存储器件的制造方法 |
| CN1069786C (zh) * | 1996-09-26 | 2001-08-15 | 联华电子股份有限公司 | 具有电容器的半导体存储器件 |
| CN1063287C (zh) * | 1996-09-26 | 2001-03-14 | 联华电子股份有限公司 | 具有电容器的半导体存储器件的制造方法 |
| CN1066576C (zh) * | 1996-09-26 | 2001-05-30 | 联华电子股份有限公司 | 具有电容器的半导体存储器件的制造方法 |
| US5998256A (en) * | 1996-11-01 | 1999-12-07 | Micron Technology, Inc. | Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry |
| US5917230A (en) * | 1997-04-09 | 1999-06-29 | United Memories, Inc. | Filter capacitor construction |
| US5943582A (en) * | 1997-05-05 | 1999-08-24 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for forming DRAM stacked capacitor |
| US6258662B1 (en) | 1997-05-06 | 2001-07-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming cylindrical DRAM capacitors |
| US5824582A (en) * | 1997-06-04 | 1998-10-20 | Vanguard International Semiconductor Corporation | Stack DRAM cell manufacturing process with high capacitance capacitor |
| US5736450A (en) * | 1997-06-18 | 1998-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a cylindrical capacitor |
| US6043119A (en) * | 1997-08-04 | 2000-03-28 | Micron Technology, Inc. | Method of making a capacitor |
| TW354426B (en) * | 1997-11-14 | 1999-03-11 | United Microelectronics Corp | Method for manufacturing a DRAM capacitor |
| US6590250B2 (en) | 1997-11-25 | 2003-07-08 | Micron Technology, Inc. | DRAM capacitor array and integrated device array of substantially identically shaped devices |
| US5973350A (en) * | 1998-04-14 | 1999-10-26 | Texas Instruments - Acer Incorporated | Stacked capacitor structure for high density DRAM cells |
| EP0954030A1 (de) * | 1998-04-30 | 1999-11-03 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391957A (ja) * | 1989-09-04 | 1991-04-17 | Sony Corp | メモリ装置の製造方法 |
| JPH03228370A (ja) * | 1989-11-23 | 1991-10-09 | Korea Electron Telecommun | コップ状のポリシリコン貯蔵電極を有するスタック構造のｄｒａｍセル，およびその製造方法 |
| JPH04264767A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2645069B2 (ja) * | 1988-04-07 | 1997-08-25 | 富士通株式会社 | 半導体集積回路装置 |
| JP2757378B2 (ja) * | 1988-07-18 | 1998-05-25 | 富士ゼロックス株式会社 | サーマルヘッドの発熱抵抗体形成方法 |
| JP2614085B2 (ja) * | 1988-08-26 | 1997-05-28 | 東京航空計器 株式会社 | リニアモータ固定子の製造方法およびこの方法で製造されたリニアモータ固定子 |
| US5219780A (en) * | 1991-03-14 | 1993-06-15 | Gold Star Electron Co., Ltd. | Method for fabricating a semiconductor memory cell |
| US5084405A (en) * | 1991-06-07 | 1992-01-28 | Micron Technology, Inc. | Process to fabricate a double ring stacked cell structure |
| US5266512A (en) * | 1991-10-23 | 1993-11-30 | Motorola, Inc. | Method for forming a nested surface capacitor |
| US5192702A (en) * | 1991-12-23 | 1993-03-09 | Industrial Technology Research Institute | Self-aligned cylindrical stacked capacitor DRAM cell |
-
1991
- 1991-12-31 KR KR1019910025619A patent/KR960006745B1/ko not_active IP Right Cessation
-
1992
- 1992-12-28 JP JP4349260A patent/JPH0821698B2/ja not_active Expired - Fee Related
- 1992-12-30 US US07/998,512 patent/US5403767A/en not_active Expired - Lifetime
-
1995
- 1995-04-03 US US08/415,330 patent/US5478770A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391957A (ja) * | 1989-09-04 | 1991-04-17 | Sony Corp | メモリ装置の製造方法 |
| JPH03228370A (ja) * | 1989-11-23 | 1991-10-09 | Korea Electron Telecommun | コップ状のポリシリコン貯蔵電極を有するスタック構造のｄｒａｍセル，およびその製造方法 |
| JPH04264767A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015010A (ko) | 1993-07-23 |
| JPH0821698B2 (ja) | 1996-03-04 |
| KR960006745B1 (ko) | 1996-05-23 |
| US5478770A (en) | 1995-12-26 |
| US5403767A (en) | 1995-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06188382A (ja) | 半導体記憶装置の電荷蓄積電極製造方法 | |
| KR960005251B1 (ko) | 반도체 메모리장치의 제조방법 | |
| US5700709A (en) | Method for manufacturing a capacitor for a semiconductor device | |
| JP3940440B2 (ja) | 半導体メモリ装置のキャパシター製造方法 | |
| KR960015122B1 (ko) | 고집적 반도체 메모리장치의 제조방법 | |
| JPH0821695B2 (ja) | 高集積半導体メモリ装置及びその製造方法 | |
| JP2538119B2 (ja) | 半導体メモリ装置の積層型キャパシタ及びその製造方法 | |
| JPH0818017A (ja) | 半導体素子のキャパシター製造方法 | |
| JPH05152541A (ja) | 二重積層キヤパシタ構造を有する半導体記憶装置およびその製造方法 | |
| JP3607444B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| US5714401A (en) | Semiconductor device capacitor manufactured by forming stack with multiple material layers without conductive layer therebetween | |
| US5571742A (en) | Method of fabricating stacked capacitor of DRAM cell | |
| US5457063A (en) | Method for fabricating a capacitor for a dynamic random access memory cell | |
| JP3841591B2 (ja) | キャパシタ製造方法 | |
| US6844229B2 (en) | Method of manufacturing semiconductor device having storage electrode of capacitor | |
| US20020179948A1 (en) | Integrated circuit memory device and method of fabricating the same | |
| JPH09232542A (ja) | 半導体装置およびその製造方法 | |
| JP2620529B2 (ja) | ディーラム キャパシター製造方法 | |
| JPH10289986A (ja) | 半導体装置およびその製造方法 | |
| KR960013643B1 (ko) | 캐패시터 저장전극 제조방법 | |
| JP2003007855A (ja) | 半導体装置およびその製造方法 | |
| JP4023163B2 (ja) | キャパシタとその製造方法および半導体装置とその製造方法 | |
| KR100287165B1 (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR0175005B1 (ko) | 자기정렬을 이용한 캐패시터의 제조방법 | |
| KR100278909B1 (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |