JPH06188329A - 半導体装置用パッケージ - Google Patents

半導体装置用パッケージ

Info

Publication number
JPH06188329A
JPH06188329A JP4355032A JP35503292A JPH06188329A JP H06188329 A JPH06188329 A JP H06188329A JP 4355032 A JP4355032 A JP 4355032A JP 35503292 A JP35503292 A JP 35503292A JP H06188329 A JPH06188329 A JP H06188329A
Authority
JP
Japan
Prior art keywords
package
heat sink
ceramic body
semiconductor chip
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4355032A
Other languages
English (en)
Inventor
Kinji Nagata
欣司 永田
Fumio Miyagawa
文雄 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP4355032A priority Critical patent/JPH06188329A/ja
Publication of JPH06188329A publication Critical patent/JPH06188329A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体チップが発する熱を効率良く放散させ
ることのできる軽量化されたヒートシンクを備えた半導
体装置用パッケージを得る。 【構成】 ヒートシンク30を比重の軽いセラミック体
32で形成する。セラミック体32には、スルーホール
34を開口して、そのスルーホール34に銀ろう、銅ろ
う等のろう材40を充填する。そして、半導体チップ6
0が発する熱をセラミック体32のスルーホール34に
充填したろう材40を介してセラミック体32からなる
ヒートシンク30外方に効率良く放散できるようにす
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップが発する
熱を放散させるヒートシンクを備えた半導体装置用パッ
ケージに関する。
【0002】
【従来の技術】セラミック等からなるパッケージにおい
ては、例えば図6に示したように、そのパッケージ本体
10底部に高熱伝導性の銅―タングステン合金又は銅層
とモリブデン層と銅層とを順次積層して形成したクラッ
ド材等からなるヒートシンク30を備えている。そし
て、そのヒートシンク30にパッケージ本体のキャビテ
ィ20内に収容した半導体チップ60を搭載して、半導
体チップ60が発する熱をヒートシンク30を通してパ
ッケージ外部に効率良く放散させることができるように
している。
【0003】
【発明が解決しようとする課題】しかしながら、上記銅
―タングステン合金又はクラッド材等は、その比重が極
めて大きく、その銅―タングステン合金又はクラッド材
等からなるヒートシンク30をパッケージ本体10底部
に接合した場合には、パッケージの重量が大きくなっ
て、近時の軽量化が要求される電子機器用パッケージに
は適用できなかった。この傾向は、近時の高集積化した
大型の半導体チップ60を収容する大型化したパッケー
ジにおいて顕著であった。
【0004】なお、従来より、図7に示したような、パ
ッケージ本体10底部に、比重の軽いセラミック体32
にメタライズからなるビア36を多数本格子状に備え
て、それらのビア36の上下端をセラミック体32の上
下面に備えたメタライズ層50にそれぞれ接続してなる
擬似導体壁化された軽量のヒートシンク30を備えたパ
ッケージが知られている。
【0005】このパッケージでは、そのパッケージ本体
のキャビティ20内に収容した半導体チップ60をセラ
ミック体32からなるヒートシンク30に搭載して、半
導体チップ60が発する熱をセラミック体32に備えた
ビア36を通してセラミック体32からなるヒートシン
ク30外方に放散させることができる。
【0006】しかしながら、このパッケージにおいて
は、そのメタライズからなるビア36の熱伝導性がさほ
ど良くなく、半導体チップ60が発する熱をビア36を
通してセラミック体32からなるヒートシンク30外方
に効率良く放散させることができずに、パッケージに収
容した半導体チップ60が高温となって、半導体チップ
60が誤動作したり動作不良に陥ったりした。この傾向
は、高集積化した高熱を発する半導体チップ60を収容
する大型化したパッケージにおいて顕著であった。
【0007】本発明は、このような課題を解消した、半
導体チップが発する熱を効率良く放散させることのでき
る軽量のヒートシンクを備えた半導体装置用パッケージ
(以下、パッケージという)を提供することを目的とし
ている。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明のパッケージは、半導体チップが発する熱を
放散させるヒートシンクを備えた半導体装置用パッケー
ジにおいて、前記ヒートシンクがセラミック体にスルー
ホールを開口してそのスルーホールにろう材を充填した
ものからなることを特徴としている。
【0009】
【作用】メタライズの例えばタングステンメタライズの
熱伝導率は163W/m・Kであり、ろう材の例えば銀
ろうの熱伝導率は366W/m・Kである。即ち、ろう
材の熱伝導率はメタライズの熱伝導率に比べて約2.2
〜2.3倍高い。
【0010】上記構成のパッケージにおいては、ヒート
シンクにセラミック体にスルーホールを開口してそのス
ルーホールにろう材を充填したものを用いている。その
ため、半導体チップが発する熱を、セラミック体のスル
ーホールに充填した高熱伝導性のろう材を介して、セラ
ミック体からなるヒートシンク外方に効率良く放散させ
ることができる。
【0011】銅を10重量%含み残りがタングステンの
組成の銅―タングステン合金の比重は17.0であり、
銅層とモリブデン層と銅層とを順次積層して形成したク
ラッド材の比重は9.3であり、セラミックの比重は
3.6である。即ち、セラミックの比重は、銅―タング
ステン合金又は銅層とモリブデン層と銅層とを順次積層
して形成したクラッド材の比重より小さい。
【0012】上記構成のパッケージにおいては、ヒート
シンクを比重の軽いセラミック体で形成している。その
ため、ヒートシンクの軽量化が図れる。
【0013】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図1ないし図3は本発明のパッケージの好適な実施
例を示し、図1又は図2はその正面断面図、図3はその
一部拡大断面図を示している。以下に、このパッケージ
を説明する。
【0014】図1又は図2のパッケージでは、セラミッ
クからなるパッケージ本体10に開口したキャビティ2
0底部にヒートシンク30を備えて、そのヒートシンク
30でキャビティ20底面を封じている。
【0015】ヒートシンク30には、セラミック体32
に小径のスルーホール34を多数個格子状に開口してそ
のスルーホール34に銀ろう、銅ろう等のろう材40を
充填したものを用いている。ヒートシンク30は、図3
に示したように構成している。即ち、セラミック体32
に開口したスルーホール34内周面とそれに連なるセラ
ミック体32の上下面とにメタライズ層50を連続して
隙間なく備えている。メタライズ層50には、ろう材に
濡れやすいニッケルめっき等のめっきを施している。ス
ルーホール34には、銀ろう、銅ろう等のろう材40を
隙間なく充填して、そのろう材40周囲をスルーホール
34内周面に備えためっきを施したメタライズ層50に
気密に接合している。そして、スルーホール34を備え
たセラミック体32の気密性を保持している。
【0016】加えて、図1のパッケージでは、セラミッ
ク体32からなるヒートシンク30をパッケージ本体1
0と同時に一体焼成して、そのヒートシンク30をパッ
ケージ本体10底面に接合している。具体的には、セラ
ミック体32焼成用のセラミックグリーンシートにスル
ーホール34を開口している。次いで、そのスルーホー
ル34内周面とそれに連なるセラミックグリーンシート
の上下面とにメタライズ層50焼成用のメタライズペー
ストを層状に塗布している。次いで、そのセラミックグ
リーンシート上面にパッケージ本体10焼成用のセラミ
ックグリーンシートを積層して、それらを約1500℃
の高温炉内等に入れて一体焼成し、セラミック体32を
パッケージ本体10底面に接合している。次いで、セラ
ミック体32に形成したメタライズ層50にニッケルめ
っき等のめっきを施している。次いで、セラミック体の
スルーホール34にろう材40を充填した状態で、セラ
ミック体32及びパッケージ本体10を800〜900
℃の高温炉内等に入れて、スルーホール34に充填した
ろう材40周囲をスルーホール34内周面に形成したメ
タライズ層50に気密に接合している。そして、パッケ
ージ本体10に開口したキャビティ20底面をヒートシ
ンク30で封じている。
【0017】他方、図2のパッケージでは、セラミック
体32からなるヒートシンク30をパッケージ本体10
と別個に焼成して、そのヒートシンク30をパッケージ
本体10底面にろう付け接合している。具体的には、セ
ラミック体32焼成用のセラミックグリーンシートにス
ルーホール34を開口している。次いで、そのスルーホ
ール34内周面とそれに連なるセラミックグリーンシー
トの上下面とにメタライズ層50焼成用のメタライズペ
ーストを層状に塗布している。次いで、そのセラミック
グリーンシートを約1500℃の高温炉内等に入れて焼
成し、セラミック体32を形成している。次いで、その
セラミック体32に形成したメタライズ層50にニッケ
ルめっき等のめっきを施している。次いで、セラミック
体のスルーホール34にろう材40を充填した状態で、
セラミック体32及びパッケージ本体10を共に800
〜900℃の高温炉内等に入れて、スルーホール34に
充填したろう材40周囲をスルーホール34内周面に形
成したメタライズ層50に気密に接合すると共に、セラ
ミック体32上面に形成したメタライズ層50をパッケ
ージ本体10底面に形成したメタライズ層12にろう付
け接合している。そして、パッケージ本体10に開口し
たキャビティ20底面をセラミック体32からなるヒー
トシンク30で封じている。
【0018】図1又は図2と図3に示したパッケージ
は、以上のように構成していて、このパッケージでは、
パッケージ本体のキャビティ20内に収容してヒートシ
ンク30に搭載した半導体チップ60が発する熱を、セ
ラミック体32のスルーホール34に充填したろう材4
0を介してセラミック体32からなるヒートシンク30
外方に効率良く放散させることができるようにしてい
る。
【0019】図4又は図5は本発明のパッケージの他の
好適な実施例を示し、詳しくはその正面断面図を示して
いる。以下に、このパッケージを説明する。
【0020】図のパッケージでは、ヒートシンク30
に、半導体チップ60を搭載する箇所に当たるセラミッ
ク体32中央に一個ないし複数個(図では複数個として
いる)の大径のスルーホール340を開口してそのスル
ーホール340に銀ろう、銅ろう等のろう材40を隙間
なく充填したものを用いている。そして、ヒートシンク
30に搭載した半導体チップ60が発する熱をセラミッ
ク体32中央のスルーホール340に充填したろう材4
0を介してセラミック体32からなるヒートシンク30
外方に効率良く放散させることができるようにしてい
る。
【0021】その他の構成並びにその作用は、前述図1
又は図2と図3に示したパッケージと同様であり、その
同一部材には同一符号を付し、その説明を省略する。
【0022】なお、図4又は図5に示したパッケージに
おいては、半導体チップ60を搭載する箇所以外のセラ
ミック体32部分にも小径等のスルーホール(図示せ
ず)を開口してそのスルーホールにろう材を充填し、セ
ラミック体32からなるヒートシンク30の熱伝導性を
高めても良い。そして、その熱伝導性を高めたヒートシ
ンク30を通して半導体チップ60が発する熱をセラミ
ック体32からなるヒートシンク30外方により効率良
く放散させることができるようにしても良い。
【0023】
【発明の効果】以上説明したように、本発明のパッケー
ジによれば、半導体チップが発する熱を、セラミック体
のスルーホールに充填した高熱伝導性のろう材を介して
セラミック体からなるヒートシンク外方に効率良く放散
させることができる。
【0024】それと共に、ヒートシンクを比重の軽いセ
ラミック体で形成して、ヒートシンクを軽量化し、パッ
ケージの軽量化が図れる。
【図面の簡単な説明】
【図1】本発明のパッケージの正面断面図である。
【図2】本発明のパッケージの正面断面図である。
【図3】本発明のパッケージの一部拡大断面図である。
【図4】本発明のパッケージの正面断面図である。
【図5】本発明のパッケージの正面断面図である。
【図6】従来のパッケージの正面断面図である。
【図7】従来のパッケージの正面断面図である。
【符号の説明】 10 パッケージ本体 12 メタライズ層 20 キャビティ 30 ヒートシンク 32 セラミック体 34、340 スルーホール 36 ビア 40 ろう材 50 メタライズ層 60 半導体チップ
【手続補正書】
【提出日】平成5年3月22日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップが発する熱を放散させるヒ
    ートシンクを備えた半導体装置用パッケージにおいて、
    前記ヒートシンクがセラミック体にスルーホールを開口
    してそのスルーホールにろう材を充填したものからなる
    ことを特徴とする半導体装置用パッケージ。
JP4355032A 1992-12-17 1992-12-17 半導体装置用パッケージ Pending JPH06188329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4355032A JPH06188329A (ja) 1992-12-17 1992-12-17 半導体装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4355032A JPH06188329A (ja) 1992-12-17 1992-12-17 半導体装置用パッケージ

Publications (1)

Publication Number Publication Date
JPH06188329A true JPH06188329A (ja) 1994-07-08

Family

ID=18441520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4355032A Pending JPH06188329A (ja) 1992-12-17 1992-12-17 半導体装置用パッケージ

Country Status (1)

Country Link
JP (1) JPH06188329A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196501A (ja) * 2000-11-07 2001-07-19 Mitsubishi Electric Corp マイクロ波回路基板
JP2003068954A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 半導体素子収納用パッケージ
KR100424611B1 (ko) * 2001-04-20 2004-03-27 울트라테라 코포레이션 저형상 감광성 반도체 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196501A (ja) * 2000-11-07 2001-07-19 Mitsubishi Electric Corp マイクロ波回路基板
KR100424611B1 (ko) * 2001-04-20 2004-03-27 울트라테라 코포레이션 저형상 감광성 반도체 패키지
JP2003068954A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 半導体素子収納用パッケージ

Similar Documents

Publication Publication Date Title
US5111277A (en) Surface mount device with high thermal conductivity
US5188985A (en) Surface mount device with high thermal conductivity
US8080872B2 (en) Surface mount package with high thermal conductivity
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JPH06188329A (ja) 半導体装置用パッケージ
JP2001332773A (ja) 熱電モジュール用多層基板およびその製造方法ならびにこの多層基板を用いた熱電モジュール
JP2001338999A (ja) 半導体素子収納用パッケージ
JP3619393B2 (ja) 光半導体素子収納用パッケージ
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
KR102197642B1 (ko) 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법
JP3325477B2 (ja) 半導体素子収納用パッケージ
JP3695706B2 (ja) 半導体パッケージ
JP3667130B2 (ja) 配線基板モジュール
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP2521624Y2 (ja) 半導体装置
JP6954745B2 (ja) セラミックパッケージ
JPH11289037A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JP3222348B2 (ja) セラミックパッケージの製造方法
JPH07211822A (ja) 半導体素子収納用パッケージ
JP2001085581A (ja) 半導体モジュール用基板及びその製造方法
JP2000183215A (ja) 半導体素子収納用パッケージ
JP2002009403A (ja) セラミック回路基板および半導体素子モジュール
JP2006041288A (ja) 電子部品収納用パッケージおよび電子装置
JPH0379064A (ja) 半導体パッケージ
JP2000183199A (ja) 半導体素子収納用パッケージ