JPH0618297Y2 - 可変遅延信号発生器 - Google Patents
可変遅延信号発生器Info
- Publication number
- JPH0618297Y2 JPH0618297Y2 JP1986058555U JP5855586U JPH0618297Y2 JP H0618297 Y2 JPH0618297 Y2 JP H0618297Y2 JP 1986058555 U JP1986058555 U JP 1986058555U JP 5855586 U JP5855586 U JP 5855586U JP H0618297 Y2 JPH0618297 Y2 JP H0618297Y2
- Authority
- JP
- Japan
- Prior art keywords
- speed
- transistor
- power supply
- sawtooth wave
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】 [産業上の利用分野] 本考案は遅延時間を可変できる可変遅延信号発生器に関
する。具体的には、高速のこぎり波とレベルを可変でき
る低速信号とを比較し、両者の一致点で遅延信号をとり
だすものであり、サンプリング・オシロスコープにおい
て、とくに有用な改良された可変遅延信号発生器を提供
するものである。
する。具体的には、高速のこぎり波とレベルを可変でき
る低速信号とを比較し、両者の一致点で遅延信号をとり
だすものであり、サンプリング・オシロスコープにおい
て、とくに有用な改良された可変遅延信号発生器を提供
するものである。
[従来の技術] 第3図(a)は従来の回路を示す回路図、(b)は動作
を説明するための波形図である。
を説明するための波形図である。
サンプリング・オシロスコープにおいては、繰り返す被
観測信号波形に同期した高速のこぎり波80がつくら
れ、一方、階段波81がブラウン管のX軸を偏向するた
めに発生され、この両波形が比較される。(a)に示す
ものは比較回路を構成しており、高速のこぎり波80は
入力端子7を介してトランジスタ30のベースに印加さ
れている。一方、階段波81は入力端子71を介してト
ランジスタ31に印加される。両トランジスタ30,3
1のエミッタは結合されて定電流源17に接続されてお
り、(b)に示すように両波形80,81が交わる時
点、すなわち、高速のこぎり波のスタート点から遅延時
間Td1′Td2′Td3′Td4だけ遅れた時点で負
荷の抵抗50および51のうちの50から、出力端子7
9にパルス状の遅延信号を得ることができる。
観測信号波形に同期した高速のこぎり波80がつくら
れ、一方、階段波81がブラウン管のX軸を偏向するた
めに発生され、この両波形が比較される。(a)に示す
ものは比較回路を構成しており、高速のこぎり波80は
入力端子7を介してトランジスタ30のベースに印加さ
れている。一方、階段波81は入力端子71を介してト
ランジスタ31に印加される。両トランジスタ30,3
1のエミッタは結合されて定電流源17に接続されてお
り、(b)に示すように両波形80,81が交わる時
点、すなわち、高速のこぎり波のスタート点から遅延時
間Td1′Td2′Td3′Td4だけ遅れた時点で負
荷の抵抗50および51のうちの50から、出力端子7
9にパルス状の遅延信号を得ることができる。
この遅延時間Tdの値は、 第3図(b)から明らかなように、高速のこぎり波の傾
斜が一定であるならば、両波形の交わる点における階段
波81のレベルに比例する。
斜が一定であるならば、両波形の交わる点における階段
波81のレベルに比例する。
ところが、負荷抵抗50,51の接続されている電源の
電圧がV1と一定であるために、階段波81のレベルが
変化するにつれて、両波形80,81が交わる瞬間にお
ける両トランジスタ30,31にかかる電圧、たとえ
ば、コレクタ・ベース間電圧VCBが変化する。
電圧がV1と一定であるために、階段波81のレベルが
変化するにつれて、両波形80,81が交わる瞬間にお
ける両トランジスタ30,31にかかる電圧、たとえ
ば、コレクタ・ベース間電圧VCBが変化する。
遅延時間Tdが大きくなると、このコレクタ・ベース間
電圧VCBが小さくなり、トランジスタ30,31の動
作点が変化して、本来の遅延時間Tdよりも遅れて遅延
信号が得られるようになる。
電圧VCBが小さくなり、トランジスタ30,31の動
作点が変化して、本来の遅延時間Tdよりも遅れて遅延
信号が得られるようになる。
実測例によると、高速のこぎり波の傾斜を100nS/
6Vとし、階段波81のレベルを一定としたときに、両
波形80,81の交わる点における、両トランジスタ3
0,31のコレクタ・ベース間電圧VCBが4.67V
のときに得られる遅延信号よりも、電源電圧+V1を2
V下げて、VCBを2.67Vとしたときに得られる遅
延信号の方が、約50pS遅れることが判明した。
6Vとし、階段波81のレベルを一定としたときに、両
波形80,81の交わる点における、両トランジスタ3
0,31のコレクタ・ベース間電圧VCBが4.67V
のときに得られる遅延信号よりも、電源電圧+V1を2
V下げて、VCBを2.67Vとしたときに得られる遅
延信号の方が、約50pS遅れることが判明した。
[考案が解決しようとする問題点] これは遅延時間Tdの直線性がVCBが小さくなるにし
たがって悪化することを意味し、この回路をサンプリン
グ・オシロスコープに用いるときには、時間軸の精度の
劣化を招来する。
たがって悪化することを意味し、この回路をサンプリン
グ・オシロスコープに用いるときには、時間軸の精度の
劣化を招来する。
波形のディジタル処理およびディジタル表示により、高
精度化が要求されている今日、これは解決されねばなら
ない重要な問題である。
精度化が要求されている今日、これは解決されねばなら
ない重要な問題である。
[問題点を解決するための手段] このような問題点を解決するために本考案はなされたも
のであり、参照電圧となる階段波などの低速信号のレベ
ルの変化にともなって、比較回路に印加する電源電圧の
値も変化するような加算電源回路を設けた。
のであり、参照電圧となる階段波などの低速信号のレベ
ルの変化にともなって、比較回路に印加する電源電圧の
値も変化するような加算電源回路を設けた。
[作用] これによって、低速信号のレベルの変化にともなって、
加算電源回路の出力電圧も変化することとなり、比較回
路における2つのトランジスタのコレクタ・ベース電圧
VCBは、高速のこぎり波と階段波の交わる瞬間におい
て、常に一定に保たれるようになり、そのために、V
CBの変化に基因する遅延時間Tdの精度の悪化は完全
に除去することが可能となった。
加算電源回路の出力電圧も変化することとなり、比較回
路における2つのトランジスタのコレクタ・ベース電圧
VCBは、高速のこぎり波と階段波の交わる瞬間におい
て、常に一定に保たれるようになり、そのために、V
CBの変化に基因する遅延時間Tdの精度の悪化は完全
に除去することが可能となった。
[実施例] 本考案に関わる可変遅延信号発生器の一実施例の回路図
を第1図に示し、これを用いて以下に説明する。第3図
に示したものに対応するものについては同じ記号を付し
た。
を第1図に示し、これを用いて以下に説明する。第3図
に示したものに対応するものについては同じ記号を付し
た。
11は比較回路であり、コンテンサ43は、入力端子7
1に印加される階段波81に対しては何等の影響も及ぼ
さないが、入力端子70に印加される高速のこぎり波8
0に対してはトランジスタ30をエミッタ接地トランジ
スタとして高速動作せしめるようにし、その出力を出力
端子79から得るようにしたものである。
1に印加される階段波81に対しては何等の影響も及ぼ
さないが、入力端子70に印加される高速のこぎり波8
0に対してはトランジスタ30をエミッタ接地トランジ
スタとして高速動作せしめるようにし、その出力を出力
端子79から得るようにしたものである。
12は加算電源回路で、階段波81の印加される入力端
子74の電圧と、加算電源端子75の電圧との差を常に
一定値に保持するように動作する。入力端子74に印加
された階段波81は抵抗53を介してオペレーショナル
・アンプ(以下、オペアンプと略す。)20の一方の入
力端子に印加され、オペアンプ20の出力は電流の供給
能力を増加せしめるためのトランジスタ32のベースに
印加され、トランジスタ32のエミッタからは加算電源
端子75を介して階段状に変化する加算電源電圧が出力
されて、比較回路11に印加される。トランジスタ32
のエミッタとオペアンプ20の他方の入力端子との間に
は抵抗52が接続され、オペアンプ20の他方の入力端
子に接続された抵抗52には定電流源18が接続され
て、抵抗52の端子間電圧は常に一定の値となるように
構成されている。ここで、コンデンサ45は、加算電源
電圧に高い周波数成分のノイズが重畳するのを防止して
いる。
子74の電圧と、加算電源端子75の電圧との差を常に
一定値に保持するように動作する。入力端子74に印加
された階段波81は抵抗53を介してオペレーショナル
・アンプ(以下、オペアンプと略す。)20の一方の入
力端子に印加され、オペアンプ20の出力は電流の供給
能力を増加せしめるためのトランジスタ32のベースに
印加され、トランジスタ32のエミッタからは加算電源
端子75を介して階段状に変化する加算電源電圧が出力
されて、比較回路11に印加される。トランジスタ32
のエミッタとオペアンプ20の他方の入力端子との間に
は抵抗52が接続され、オペアンプ20の他方の入力端
子に接続された抵抗52には定電流源18が接続され
て、抵抗52の端子間電圧は常に一定の値となるように
構成されている。ここで、コンデンサ45は、加算電源
電圧に高い周波数成分のノイズが重畳するのを防止して
いる。
13は加算参照電圧回路で、入力端子72および73に
それぞれ印加された階段波と、この階段波の直流レベル
を変化せしめて遅延時間Tdの値をオフセットするため
の直流電圧とがそれぞれ抵抗55および56を介してオ
ペアンプ21の一方の入力端子に印加されている。抵抗
57は帰還抵抗、抵抗58は適当な出力レベルを得るた
めのバイアス用の抵抗、59はオペアンプ21の他方の
入力端子を接地するための抵抗である。
それぞれ印加された階段波と、この階段波の直流レベル
を変化せしめて遅延時間Tdの値をオフセットするため
の直流電圧とがそれぞれ抵抗55および56を介してオ
ペアンプ21の一方の入力端子に印加されている。抵抗
57は帰還抵抗、抵抗58は適当な出力レベルを得るた
めのバイアス用の抵抗、59はオペアンプ21の他方の
入力端子を接地するための抵抗である。
抵抗51とコンデンサ44は、入力端子71に印加され
る階段波81から高周波成分のノイズを除去している。
る階段波81から高周波成分のノイズを除去している。
第2図には、加算電源回路12の他の実施例が示されて
いる。(a)は第1図に示した抵抗52および定電流源
18に代えて、それぞれ定電圧ダイオード40および抵
抗60を接続したものである。この抵抗60は定電流源
に置き換えるとも可能である。
いる。(a)は第1図に示した抵抗52および定電流源
18に代えて、それぞれ定電圧ダイオード40および抵
抗60を接続したものである。この抵抗60は定電流源
に置き換えるとも可能である。
第2図(b)においては、エミッタ・ホロワをなすPN
Pトランジスタ33のエミッタから定電圧ダイオード4
1を介して抵抗61を接続し、定電圧ダイオード41と
抵抗61との接続点にエミッタ・ホロワをなすNPNト
ランジスタ34のベースを接続し、そのエミッタから加
算電源を得ている。ここで抵抗61は定電流源に置き換
え可能であることは明らかであろう。
Pトランジスタ33のエミッタから定電圧ダイオード4
1を介して抵抗61を接続し、定電圧ダイオード41と
抵抗61との接続点にエミッタ・ホロワをなすNPNト
ランジスタ34のベースを接続し、そのエミッタから加
算電源を得ている。ここで抵抗61は定電流源に置き換
え可能であることは明らかであろう。
[考案の効果] 以上の説明から明らかなように、本考案によるならば、
比較回路に印加される電源電圧は、階段波などの低速信
号である参照電圧の変化とともに変化し、その差は常に
一定値を保つものであるから、正確な比較が可能とな
り、極めて精度の良い遅延信号を得ることができ、サン
プリング・オシロスコープなどに用いられるならば、そ
の測定精度を向上することができるので、本考案の効果
は極めて大きい。
比較回路に印加される電源電圧は、階段波などの低速信
号である参照電圧の変化とともに変化し、その差は常に
一定値を保つものであるから、正確な比較が可能とな
り、極めて精度の良い遅延信号を得ることができ、サン
プリング・オシロスコープなどに用いられるならば、そ
の測定精度を向上することができるので、本考案の効果
は極めて大きい。
第1図は本考案に関わる可変遅延信号発生器の一実施例
を示す回路図、第2図は、加算電源回路の他の実施例を
示す回路図、第3図は従来例を示す回路図である。 11……比較回路、12……加算電源回路 13……加算参照電圧回路 17,18……定電流源 20〜22……オペアンプ 30〜34……トランジスタ 40,41……定電圧ダイオード 43〜45……コンデンサ 50〜61……抵抗 70〜74……入力端子、75……加算電源端子 79……出力端子、80……高速のこぎり波 81……階段波。
を示す回路図、第2図は、加算電源回路の他の実施例を
示す回路図、第3図は従来例を示す回路図である。 11……比較回路、12……加算電源回路 13……加算参照電圧回路 17,18……定電流源 20〜22……オペアンプ 30〜34……トランジスタ 40,41……定電圧ダイオード 43〜45……コンデンサ 50〜61……抵抗 70〜74……入力端子、75……加算電源端子 79……出力端子、80……高速のこぎり波 81……階段波。
Claims (1)
- 【請求項1】エミッタ結合されて定電流源に接続された
2個のトランジスタであり、前記2個のトランジスタの
ベースにはそれぞれ高速のこぎり波と低速信号である参
照電圧とが印加され、前記高速のこぎり波を印加された
トランジスタをエミッタ接地トランジスタとして高速動
作せしめるためのコンデンサにより前記高速のこぎり波
を印加されたトランジスタのエミッタを接地し、前記2
個のトランジスタのコレクタはそれぞれ負荷抵抗を介し
てコレクタ用電源に共通に接続され、前記高速のこぎり
波を印加されたトランジスタのコレクタから遅延信号を
とり出すようにした前記高速のこぎり波と、前記参照電
圧とを比較するための比較回路と、 前記参照電圧と常に一定の値の電位差を有する電圧を前
記比較回路のコレクタ用電源として印加するための加算
電源回路とを具備することを特徴とする可変遅延信号発
生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986058555U JPH0618297Y2 (ja) | 1986-04-18 | 1986-04-18 | 可変遅延信号発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986058555U JPH0618297Y2 (ja) | 1986-04-18 | 1986-04-18 | 可変遅延信号発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62170569U JPS62170569U (ja) | 1987-10-29 |
JPH0618297Y2 true JPH0618297Y2 (ja) | 1994-05-11 |
Family
ID=30889234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986058555U Expired - Lifetime JPH0618297Y2 (ja) | 1986-04-18 | 1986-04-18 | 可変遅延信号発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0618297Y2 (ja) |
-
1986
- 1986-04-18 JP JP1986058555U patent/JPH0618297Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62170569U (ja) | 1987-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4801823A (en) | Sample hold circuit | |
US4442400A (en) | Voltage-to-current converting circuit | |
US5157276A (en) | Low jitter clock phase adjust system | |
JPH0618297Y2 (ja) | 可変遅延信号発生器 | |
EP0302605A1 (en) | Cascode amplifier with non-linearity correction and improve transient response | |
JPH0856129A (ja) | 電圧/電流変換回路 | |
JPH073646B2 (ja) | 定電流回路 | |
US4338554A (en) | Automatic gain control apparatus for a motor servo system | |
JP2531632B2 (ja) | 鋸歯状波発生回路 | |
EP0087602B1 (en) | Variable gain control circuit | |
JP3878253B2 (ja) | Fm変調器 | |
JPH0577205B2 (ja) | ||
JP2544791B2 (ja) | 半導体集積回路 | |
JP2597548B2 (ja) | 素子変動値検出回路 | |
JP2512916B2 (ja) | サンプリングホ−ルド回路 | |
JP2556742B2 (ja) | サンプルホールド回路 | |
JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
JP3219653B2 (ja) | 信号保持回路 | |
JP2596136B2 (ja) | 電流制御型フェイズシフト回路 | |
JP2821606B2 (ja) | バッファ回路 | |
JP2782350B2 (ja) | 低歪電流源 | |
JPH024524Y2 (ja) | ||
JP2821612B2 (ja) | 出力回路 | |
JP2841401B2 (ja) | 電流スイッチ回路 | |
KR940003397Y1 (ko) | 디지탈 집적회로 테스트의 드라이버 레벨 가변회로 |