JPH0618297Y2 - 可変遅延信号発生器 - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案は遅延時間を可変できる可変遅延信号発生器に関
する。具体的には、高速のこぎり波とレベルを可変でき
る低速信号とを比較し、両者の一致点で遅延信号をとり
だすものであり、サンプリング・オシロスコープにおい
て、とくに有用な改良された可変遅延信号発生器を提供
するものである。

［従来の技術］ 第３図（ａ）は従来の回路を示す回路図、（ｂ）は動作
を説明するための波形図である。

サンプリング・オシロスコープにおいては、繰り返す被
観測信号波形に同期した高速のこぎり波８０がつくら
れ、一方、階段波８１がブラウン管のＸ軸を偏向するた
めに発生され、この両波形が比較される。（ａ）に示す
ものは比較回路を構成しており、高速のこぎり波８０は
入力端子７を介してトランジスタ３０のベースに印加さ
れている。一方、階段波８１は入力端子７１を介してト
ランジスタ３１に印加される。両トランジスタ３０，３
１のエミッタは結合されて定電流源１７に接続されてお
り、（ｂ）に示すように両波形８０，８１が交わる時
点、すなわち、高速のこぎり波のスタート点から遅延時
間Ｔ_ｄ１′Ｔ_ｄ２′Ｔ_ｄ３′Ｔ_ｄ４だけ遅れた時点で負
荷の抵抗５０および５１のうちの５０から、出力端子７
９にパルス状の遅延信号を得ることができる。

この遅延時間Ｔ_ｄの値は、 第３図（ｂ）から明らかなように、高速のこぎり波の傾
斜が一定であるならば、両波形の交わる点における階段
波８１のレベルに比例する。

ところが、負荷抵抗５０，５１の接続されている電源の
電圧がＶ_１と一定であるために、階段波８１のレベルが
変化するにつれて、両波形８０，８１が交わる瞬間にお
ける両トランジスタ３０，３１にかかる電圧、たとえ
ば、コレクタ・ベース間電圧Ｖ_ＣＢが変化する。

遅延時間Ｔ_ｄが大きくなると、このコレクタ・ベース間
電圧Ｖ_ＣＢが小さくなり、トランジスタ３０，３１の動
作点が変化して、本来の遅延時間Ｔ_ｄよりも遅れて遅延
信号が得られるようになる。

実測例によると、高速のこぎり波の傾斜を１００ｎＳ／
６Ｖとし、階段波８１のレベルを一定としたときに、両
波形８０，８１の交わる点における、両トランジスタ３
０，３１のコレクタ・ベース間電圧Ｖ_ＣＢが４．６７Ｖ
のときに得られる遅延信号よりも、電源電圧＋Ｖ_１を２
Ｖ下げて、Ｖ_ＣＢを２．６７Ｖとしたときに得られる遅
延信号の方が、約５０ｐＳ遅れることが判明した。

［考案が解決しようとする問題点］ これは遅延時間Ｔ_ｄの直線性がＶ_ＣＢが小さくなるにし
たがって悪化することを意味し、この回路をサンプリン
グ・オシロスコープに用いるときには、時間軸の精度の
劣化を招来する。

波形のディジタル処理およびディジタル表示により、高
精度化が要求されている今日、これは解決されねばなら
ない重要な問題である。

［問題点を解決するための手段］ このような問題点を解決するために本考案はなされたも
のであり、参照電圧となる階段波などの低速信号のレベ
ルの変化にともなって、比較回路に印加する電源電圧の
値も変化するような加算電源回路を設けた。

［作用］ これによって、低速信号のレベルの変化にともなって、
加算電源回路の出力電圧も変化することとなり、比較回
路における２つのトランジスタのコレクタ・ベース電圧
Ｖ_ＣＢは、高速のこぎり波と階段波の交わる瞬間におい
て、常に一定に保たれるようになり、そのために、Ｖ
_ＣＢの変化に基因する遅延時間Ｔ_ｄの精度の悪化は完全
に除去することが可能となった。

［実施例］ 本考案に関わる可変遅延信号発生器の一実施例の回路図
を第１図に示し、これを用いて以下に説明する。第３図
に示したものに対応するものについては同じ記号を付し
た。

１１は比較回路であり、コンテンサ４３は、入力端子７
１に印加される階段波８１に対しては何等の影響も及ぼ
さないが、入力端子７０に印加される高速のこぎり波８
０に対してはトランジスタ３０をエミッタ接地トランジ
スタとして高速動作せしめるようにし、その出力を出力
端子７９から得るようにしたものである。

１２は加算電源回路で、階段波８１の印加される入力端
子７４の電圧と、加算電源端子７５の電圧との差を常に
一定値に保持するように動作する。入力端子７４に印加
された階段波８１は抵抗５３を介してオペレーショナル
・アンプ（以下、オペアンプと略す。）２０の一方の入
力端子に印加され、オペアンプ２０の出力は電流の供給
能力を増加せしめるためのトランジスタ３２のベースに
印加され、トランジスタ３２のエミッタからは加算電源
端子７５を介して階段状に変化する加算電源電圧が出力
されて、比較回路１１に印加される。トランジスタ３２
のエミッタとオペアンプ２０の他方の入力端子との間に
は抵抗５２が接続され、オペアンプ２０の他方の入力端
子に接続された抵抗５２には定電流源１８が接続され
て、抵抗５２の端子間電圧は常に一定の値となるように
構成されている。ここで、コンデンサ４５は、加算電源
電圧に高い周波数成分のノイズが重畳するのを防止して
いる。

１３は加算参照電圧回路で、入力端子７２および７３に
それぞれ印加された階段波と、この階段波の直流レベル
を変化せしめて遅延時間Ｔ_ｄの値をオフセットするため
の直流電圧とがそれぞれ抵抗５５および５６を介してオ
ペアンプ２１の一方の入力端子に印加されている。抵抗
５７は帰還抵抗、抵抗５８は適当な出力レベルを得るた
めのバイアス用の抵抗、５９はオペアンプ２１の他方の
入力端子を接地するための抵抗である。

抵抗５１とコンデンサ４４は、入力端子７１に印加され
る階段波８１から高周波成分のノイズを除去している。

第２図には、加算電源回路１２の他の実施例が示されて
いる。（ａ）は第１図に示した抵抗５２および定電流源
１８に代えて、それぞれ定電圧ダイオード４０および抵
抗６０を接続したものである。この抵抗６０は定電流源
に置き換えるとも可能である。

第２図（ｂ）においては、エミッタ・ホロワをなすＰＮ
Ｐトランジスタ３３のエミッタから定電圧ダイオード４
１を介して抵抗６１を接続し、定電圧ダイオード４１と
抵抗６１との接続点にエミッタ・ホロワをなすＮＰＮト
ランジスタ３４のベースを接続し、そのエミッタから加
算電源を得ている。ここで抵抗６１は定電流源に置き換
え可能であることは明らかであろう。

［考案の効果］ 以上の説明から明らかなように、本考案によるならば、
比較回路に印加される電源電圧は、階段波などの低速信
号である参照電圧の変化とともに変化し、その差は常に
一定値を保つものであるから、正確な比較が可能とな
り、極めて精度の良い遅延信号を得ることができ、サン
プリング・オシロスコープなどに用いられるならば、そ
の測定精度を向上することができるので、本考案の効果
は極めて大きい。

【図面の簡単な説明】

第１図は本考案に関わる可変遅延信号発生器の一実施例
を示す回路図、第２図は、加算電源回路の他の実施例を
示す回路図、第３図は従来例を示す回路図である。 １１……比較回路、１２……加算電源回路 １３……加算参照電圧回路 １７，１８……定電流源 ２０〜２２……オペアンプ ３０〜３４……トランジスタ ４０，４１……定電圧ダイオード ４３〜４５……コンデンサ ５０〜６１……抵抗 ７０〜７４……入力端子、７５……加算電源端子 ７９……出力端子、８０……高速のこぎり波 ８１……階段波。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】エミッタ結合されて定電流源に接続された
   ２個のトランジスタであり、前記２個のトランジスタの
   ベースにはそれぞれ高速のこぎり波と低速信号である参
   照電圧とが印加され、前記高速のこぎり波を印加された
   トランジスタをエミッタ接地トランジスタとして高速動
   作せしめるためのコンデンサにより前記高速のこぎり波
   を印加されたトランジスタのエミッタを接地し、前記２
   個のトランジスタのコレクタはそれぞれ負荷抵抗を介し
   てコレクタ用電源に共通に接続され、前記高速のこぎり
   波を印加されたトランジスタのコレクタから遅延信号を
   とり出すようにした前記高速のこぎり波と、前記参照電
   圧とを比較するための比較回路と、 前記参照電圧と常に一定の値の電位差を有する電圧を前
   記比較回路のコレクタ用電源として印加するための加算
   電源回路とを具備することを特徴とする可変遅延信号発
   生器。