JP2597548B2 - 素子変動値検出回路 - Google Patents
素子変動値検出回路Info
- Publication number
- JP2597548B2 JP2597548B2 JP61059865A JP5986586A JP2597548B2 JP 2597548 B2 JP2597548 B2 JP 2597548B2 JP 61059865 A JP61059865 A JP 61059865A JP 5986586 A JP5986586 A JP 5986586A JP 2597548 B2 JP2597548 B2 JP 2597548B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- circuit
- base
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は半導体集積回路内に構成されるフィルタ
ー、位相回路等の特性を、素子の特性の変動値を検出し
て補正又は所望の特性にする場合、該変動値を正確に検
出伝達するための素子変動値検出回路に関する。
ー、位相回路等の特性を、素子の特性の変動値を検出し
て補正又は所望の特性にする場合、該変動値を正確に検
出伝達するための素子変動値検出回路に関する。
(従来の技術と発明が解決しようとする問題点) 半導体回路の高集積化が進むにつれて、フィルターや
位相回路も内蔵する回路を実現しようとする傾向にあ
る。しかし、周知の如く、半導体基板(以下半導体チッ
プと称する)上の素子の特性は、同種近似した素子間で
はその特性比を高精度で作ることができる反面、個々の
素子の絶対値特性は大きく変動し、IC化してもフィルタ
ーや位相回路等の特性は変動し、ディスクリート部品に
よる構成のものよりも劣っている。このため、IC化によ
り電子回路は周辺部品の削減などで構成が簡単になる長
所を得るが、特性の安定した又はある特性内のフィルタ
ーや位相回路を得ようとするとIC化ができないという問
題がある。
位相回路も内蔵する回路を実現しようとする傾向にあ
る。しかし、周知の如く、半導体基板(以下半導体チッ
プと称する)上の素子の特性は、同種近似した素子間で
はその特性比を高精度で作ることができる反面、個々の
素子の絶対値特性は大きく変動し、IC化してもフィルタ
ーや位相回路等の特性は変動し、ディスクリート部品に
よる構成のものよりも劣っている。このため、IC化によ
り電子回路は周辺部品の削減などで構成が簡単になる長
所を得るが、特性の安定した又はある特性内のフィルタ
ーや位相回路を得ようとするとIC化ができないという問
題がある。
そこで、この発明は、フィルターや位相回路等をIC化
しても、その変動要因素子による特性劣化を自動的に補
正し得る特性安定化回路を有する半導体集積回路を得る
ものである。
しても、その変動要因素子による特性劣化を自動的に補
正し得る特性安定化回路を有する半導体集積回路を得る
ものである。
この場合、特にこの発明では、上記変動要因素子の値
の変動を正確に検出して伝達し、上記補正の正確性を向
上する素子値変動検出回路を提供することを目的とす
る。
の変動を正確に検出して伝達し、上記補正の正確性を向
上する素子値変動検出回路を提供することを目的とす
る。
[発明の構成] (問題点を解決するための手段) この発明は、例えば第1図に示すように、抵抗Rsに依
存する電流V/Rsが流れる電流源1の該電流を、スイッチ
2にて一定期間コンデンサ3(=Cs)に充電し、そのピ
ーク充電電圧をスイッチ4の作用によってコンデンサ5
に保持し、出力には前記抵抗Rs、コンデンサCsに比例し
た値を得るものである。
存する電流V/Rsが流れる電流源1の該電流を、スイッチ
2にて一定期間コンデンサ3(=Cs)に充電し、そのピ
ーク充電電圧をスイッチ4の作用によってコンデンサ5
に保持し、出力には前記抵抗Rs、コンデンサCsに比例し
た値を得るものである。
(作用) これによって出力Eoとしては、K/Cs・Rs(但しKは比
例定数)なるC,R変動に比例した出力を得ることができ
る。
例定数)なるC,R変動に比例した出力を得ることができ
る。
(実施例) 以下この発明の実施例を図面を参照して説明する。
この発明は、集積回路基板に形成される機能回路(被
制御回路)が、CR素子の値変動のため、その特性が変動
するのを抑制する場合、これを抑えるシステムに使用し
て有効である。このシステムを実現するには、上記CR素
子の値の変動をモニタするための手段が必要であり、こ
の発明はこのような検出手段としてなされたものであ
る。
制御回路)が、CR素子の値変動のため、その特性が変動
するのを抑制する場合、これを抑えるシステムに使用し
て有効である。このシステムを実現するには、上記CR素
子の値の変動をモニタするための手段が必要であり、こ
の発明はこのような検出手段としてなされたものであ
る。
以下、被制御回路及びシステムの例から説明し、この
発明の具体例を第10図乃至第15図にて説明する。
発明の具体例を第10図乃至第15図にて説明する。
第2図は最も簡単な被制御回路、例えば低域フィルタ
ー(以下LPFと記す)であり、第3図は低域通過のアク
ティブフィルターの例である。
ー(以下LPFと記す)であり、第3図は低域通過のアク
ティブフィルターの例である。
P1,P2をそれぞれ入力、出力ピンとし、入力に信号
e1、出力に信号e2を考えると、各回路特性は次のように
なる。ただし部品番号は特性値も示すものとする。
e1、出力に信号e2を考えると、各回路特性は次のように
なる。ただし部品番号は特性値も示すものとする。
第2図の回路では 第3図の回路では、 ただし、ωは2πで角周波数 半導体チップ上では、抵抗R、コンデンサCはそれぞ
れ製造プロセスで抵抗値、容量値は大きく変動(ばらつ
き)例えば30%の変動幅がある。しかもR,Cの値は独立
して変動するので、(1),(2)式から明らかなよう
に、各回路の周波数特性や位相特性は大きく変動する。
したがって、各回路がある機能を実現する回路であれ
ば、その影響は大きく、その機能が損なわれることにな
る。
れ製造プロセスで抵抗値、容量値は大きく変動(ばらつ
き)例えば30%の変動幅がある。しかもR,Cの値は独立
して変動するので、(1),(2)式から明らかなよう
に、各回路の周波数特性や位相特性は大きく変動する。
したがって、各回路がある機能を実現する回路であれ
ば、その影響は大きく、その機能が損なわれることにな
る。
今、RとCが独立に任意に変動する変数を1つの変数
Tで表現する方法として を考える。Tは、抵抗値とコンデンサのインピーダンス
値の比である。変数Tを(1)式に適用すると、 ただしT3=ωC3R3 このT3の値が半導体の製造上、ある範囲で変動するこ
とになる。
Tで表現する方法として を考える。Tは、抵抗値とコンデンサのインピーダンス
値の比である。変数Tを(1)式に適用すると、 ただしT3=ωC3R3 このT3の値が半導体の製造上、ある範囲で変動するこ
とになる。
第4図は本発明の基本動作を説明するための簡単な実
施例である。基準発振器OSCの出力eOSCは、振幅一定で
トランジスタ増幅器AのトランジスタQ2のベースに入力
する。トランジスタQ2は、エミッタに定電流源Is1が接
続され、これに並列にコンデンサCx1が接続される。ト
ランジスタQ2のコレクタは抵抗Rx1を介して電源VCCに接
続される。コレクタの出力はeXは、振幅検波器DETに加
わり、振幅に比例した検波直流信号Ecを得る。SW1は、
第2図と同形式のLPF、図示F1 の抵抗R1a,R1b,R1cを切替
えて容量C3に接続するスイッチであり、信号Ecに応じて
接点a,b,cを切替える。
施例である。基準発振器OSCの出力eOSCは、振幅一定で
トランジスタ増幅器AのトランジスタQ2のベースに入力
する。トランジスタQ2は、エミッタに定電流源Is1が接
続され、これに並列にコンデンサCx1が接続される。ト
ランジスタQ2のコレクタは抵抗Rx1を介して電源VCCに接
続される。コレクタの出力はeXは、振幅検波器DETに加
わり、振幅に比例した検波直流信号Ecを得る。SW1は、
第2図と同形式のLPF、図示F1 の抵抗R1a,R1b,R1cを切替
えて容量C3に接続するスイッチであり、信号Ecに応じて
接点a,b,cを切替える。
図から ただしTx1=ωCx1Rx1 EcはTx1に比例す値とする。
フィルターF1の特性は、共通的には(4)式であらわ
されるが、スイッチSW1の切替えによってT3が次の3つ
に切替わる。
されるが、スイッチSW1の切替えによってT3が次の3つ
に切替わる。
Tx1とTa3,Tab,T3cは同一方向にほぼ同率変動する。
第5図は上記Tx1,T3a,T3b,T3cの変動とスイッチSW1の切
替え対応を示す図である。Tx1,T3a,T3b,T3cの変動しな
い設計のセンター値をそれぞれTx10,T3ao,T3bo,T3coと
する。又、T3ao<T3bo<T3coに設定されている。
替え対応を示す図である。Tx1,T3a,T3b,T3cの変動しな
い設計のセンター値をそれぞれTx10,T3ao,T3bo,T3coと
する。又、T3ao<T3bo<T3coに設定されている。
更に説明の便宜上次のように模式化しておく。即ち、
Tx10=T3boとおく。T3ao,T3coはT3boと大きさが違うが
その変動幅は等しいと仮定する。各Tのプラス,マイナ
スの変動幅も等しいとおく。
Tx10=T3boとおく。T3ao,T3coはT3boと大きさが違うが
その変動幅は等しいと仮定する。各Tのプラス,マイナ
スの変動幅も等しいとおく。
今、第5図のようにT3boを基準として変動をΔTpと
し、変動幅を±ΔTp1とする。Tx1が変動したとき、つま
りΔTpが変動したときは、スイッチSW1がa,b,cの各接点
に切替ることになる。
し、変動幅を±ΔTp1とする。Tx1が変動したとき、つま
りΔTpが変動したときは、スイッチSW1がa,b,cの各接点
に切替ることになる。
第5図に示す区間B(−ΔTp3<ΔTp<ΔTp3)のとき
はスイッチSW1は接点bに切替り、区間A(ΔTp3≦ΔTp
≦ΔTp1)のときは接点bからaに切替り、区間C(−
ΔTp1≦ΔTp≦−ΔTp3)のときは、接点bからcに切替
る。ここで、T3bo−T3ao=ΔTp2,T3co−T3bo=ΔTp2に
設定し、 に設定すると、Tの補正は第5図に示すようなモードと
なる。つまり第5図(a)はTx1の変動、同図(b)はT
3bとT3aの変動をT3との関係で示し、同図(c)はT3bと
T3aの変動をT3との関係で示している。又同図(d)
は、補正後のT3の変動を示している。
はスイッチSW1は接点bに切替り、区間A(ΔTp3≦ΔTp
≦ΔTp1)のときは接点bからaに切替り、区間C(−
ΔTp1≦ΔTp≦−ΔTp3)のときは、接点bからcに切替
る。ここで、T3bo−T3ao=ΔTp2,T3co−T3bo=ΔTp2に
設定し、 に設定すると、Tの補正は第5図に示すようなモードと
なる。つまり第5図(a)はTx1の変動、同図(b)はT
3bとT3aの変動をT3との関係で示し、同図(c)はT3bと
T3aの変動をT3との関係で示している。又同図(d)
は、補正後のT3の変動を示している。
今、Tx1と、抵抗R3a,R3bの変動が同じであるとする。
Tx1が変動して、図示のg1点(○印)、つまり+ΔTp3に
変動したとすると、T3b,T3aも変動する。ここでR3bから
R3aにスイッチSW1が切替ると、T3aの変動位置は、第5
図(b)の○印で示す変動位置−ΔTp3である。従ってT
3の変動は、B領域の下限となる。
Tx1が変動して、図示のg1点(○印)、つまり+ΔTp3に
変動したとすると、T3b,T3aも変動する。ここでR3bから
R3aにスイッチSW1が切替ると、T3aの変動位置は、第5
図(b)の○印で示す変動位置−ΔTp3である。従ってT
3の変動は、B領域の下限となる。
この状態で更にTx1が変動し図示のγ1点(□印)、
つまりΔTp1まで変動したとしても、T3aの変動は、B領
域の上限までに納まる。
つまりΔTp1まで変動したとしても、T3aの変動は、B領
域の上限までに納まる。
逆に、Tx1が−ΔTp3の方向へ変動し、今g2点(○印)
の位置にあるとする。ここでR3bからR3cにスイッチSW1
が切替ると、T3cの変動位置は、第5図(c)の○印で
示す変動位置ΔTp3である。従ってT3の変動はB領域の
上限となる。
の位置にあるとする。ここでR3bからR3cにスイッチSW1
が切替ると、T3cの変動位置は、第5図(c)の○印で
示す変動位置ΔTp3である。従ってT3の変動はB領域の
上限となる。
この状態で更にTx1が変動し図示のγ2点(□印)、
つまり−ΔTp1まで変動しとしても、T3cの変動はB領域
の下限までに納まる。
つまり−ΔTp1まで変動しとしても、T3cの変動はB領域
の下限までに納まる。
つまり、フィルターF1にR3bのみを用いた場合は、本
来A,B,Cの全区間(±ΔTp1)の変動を生じるのである
が、R3a,R3c適宜選択することで、区間B(±ΔTp3)内
に抑制でき、変動の幅を約1/3にすることができる。よ
ってフィルターの特性変動も又これに比例して安定させ
ることができる。第4図の実施例では、3接点で切替え
たがさらに切替えを増加すれば変動幅を少なくすること
ができる。
来A,B,Cの全区間(±ΔTp1)の変動を生じるのである
が、R3a,R3c適宜選択することで、区間B(±ΔTp3)内
に抑制でき、変動の幅を約1/3にすることができる。よ
ってフィルターの特性変動も又これに比例して安定させ
ることができる。第4図の実施例では、3接点で切替え
たがさらに切替えを増加すれば変動幅を少なくすること
ができる。
第4図は、フィルターの特性を決める変数と同一の方
向へほぼ同率に変動する変数に比例した制御信号を発生
し、この信号によってフィルターの特性を安定化させん
とするものであり、制御信号を発生させる回路やフィル
ター特性を変化させる回路は、この他に種々実施でき
る。
向へほぼ同率に変動する変数に比例した制御信号を発生
し、この信号によってフィルターの特性を安定化させん
とするものであり、制御信号を発生させる回路やフィル
ター特性を変化させる回路は、この他に種々実施でき
る。
第6図はフィルターの変数Tを制御する他の回路例で
ある。可変容量ダイオードC3による接合容量を用いて制
御電圧Ecによって容量値を変化させてもよい。可変容量
ダイオードC3の変化の範囲の少ない場合は、第7図のよ
うに異なった可変容量ダイオードC3a,C3bを設け、さら
にスイッチSW2で切替えて等価的に容量の変化範囲を拡
大することもできる。
ある。可変容量ダイオードC3による接合容量を用いて制
御電圧Ecによって容量値を変化させてもよい。可変容量
ダイオードC3の変化の範囲の少ない場合は、第7図のよ
うに異なった可変容量ダイオードC3a,C3bを設け、さら
にスイッチSW2で切替えて等価的に容量の変化範囲を拡
大することもできる。
第8図は、変数Tに比例した制御信号を得る回路の他
の実施例である。
の実施例である。
これはトランジスタQ3,Q4を用いた差動増幅器形に構
成した例である。トランジスタQ3,Q4のエミッタ間には
コンデンサCx1が接続され、各々のエミッタとアース間
にはそれぞれ電流源Is2,Is3が接続される。トランジス
タQ3,Q4のコレクタはそれぞれ抵抗Rxa,Rxbを介して電源
VCCに接続され、トランジスタQ3のベースには発振器OSC
の出力、トランジスタQ4のベースにはバイアスVB1が供
給される。各々のトランジスタQ3,Q4のコレクタには、
ωCx1Rxa,ωCx1Rxbに比例した信号を取り出すことがで
き、この信号は、振幅検波器DETに供給される。
成した例である。トランジスタQ3,Q4のエミッタ間には
コンデンサCx1が接続され、各々のエミッタとアース間
にはそれぞれ電流源Is2,Is3が接続される。トランジス
タQ3,Q4のコレクタはそれぞれ抵抗Rxa,Rxbを介して電源
VCCに接続され、トランジスタQ3のベースには発振器OSC
の出力、トランジスタQ4のベースにはバイアスVB1が供
給される。各々のトランジスタQ3,Q4のコレクタには、
ωCx1Rxa,ωCx1Rxbに比例した信号を取り出すことがで
き、この信号は、振幅検波器DETに供給される。
第9図は第4図の回路を電源とアース間に直列に連ね
たタイプの回路である。即ち、Q5,Q6はトランジスタ、I
s4,Is5は定電流源、Cx1,Cx2はコンデンサ、Rx1,Rx2は抵
抗である。
たタイプの回路である。即ち、Q5,Q6はトランジスタ、I
s4,Is5は定電流源、Cx1,Cx2はコンデンサ、Rx1,Rx2は抵
抗である。
この回路によると、振幅検波器DETの入力部では、 だだし、Tx1=jωCx1Rx1,Tx2=jωCx2Rx2 ……
(8) ここでTx1とTx2は変動に対して同一方向,同率に変動す
るので、 とおける。よって(8)式は、 ex=−KTx1 2・eosc ……(10) 第9図の回路の場合、変数の2乗に比例した信号を得
ることができ、変動が小さくても、大きな制御信号を得
られ、又細い識別をするのに有効である。
(8) ここでTx1とTx2は変動に対して同一方向,同率に変動す
るので、 とおける。よって(8)式は、 ex=−KTx1 2・eosc ……(10) 第9図の回路の場合、変数の2乗に比例した信号を得
ることができ、変動が小さくても、大きな制御信号を得
られ、又細い識別をするのに有効である。
第10図は、C,Rの変動をT=C・Rの変数として検出
する回路である。第10図に基本原理と各部の信号波形を
示す。ターミナルP4にパルスTgが印加され、Tgの印加期
間はスイッチSW3が閉じて、スイッチSW4が開放する。Tg
は第10図(a)のようにパルス期間t1と次のパルスまで
の期間t2を持つ。
する回路である。第10図に基本原理と各部の信号波形を
示す。ターミナルP4にパルスTgが印加され、Tgの印加期
間はスイッチSW3が閉じて、スイッチSW4が開放する。Tg
は第10図(a)のようにパルス期間t1と次のパルスまで
の期間t2を持つ。
パルスTgの印加期間に電流源Isxから電流Isxがコンデ
ンサCx3に充電される。BFはバッファ回路で入力インピ
ーダンスは充分大きいものとする。コンデンサCx3の両
端電圧Vcx3は、第10図(b)のようになる。t1の期間
に、 となり、t1の最後の時刻で最大値となって、このときの
(11)式の値がバッファ回路BFを介してコンデンサCx4
に高速で充電され、Cx4の両端がVcx3=Vcx4となる。次
にt2の期間のスタート時には、パルスTgがなくなり、ス
イッチSW4が閉じ、スイッチSW3が開く。このためコンデ
ンサCx3の電荷は放電し、Vcx3=0となる。同時にバッ
ファ回路BFがカットオフになり、コンデンサCx4の電荷
はターミナルP3より次段の回路へ放電される。このと
き、次段回路の入力インピーダンスを充分大きくすれ
ば、同図(c)のようにほとんどVcxt1に比例した直流
電圧を得る。
ンサCx3に充電される。BFはバッファ回路で入力インピ
ーダンスは充分大きいものとする。コンデンサCx3の両
端電圧Vcx3は、第10図(b)のようになる。t1の期間
に、 となり、t1の最後の時刻で最大値となって、このときの
(11)式の値がバッファ回路BFを介してコンデンサCx4
に高速で充電され、Cx4の両端がVcx3=Vcx4となる。次
にt2の期間のスタート時には、パルスTgがなくなり、ス
イッチSW4が閉じ、スイッチSW3が開く。このためコンデ
ンサCx3の電荷は放電し、Vcx3=0となる。同時にバッ
ファ回路BFがカットオフになり、コンデンサCx4の電荷
はターミナルP3より次段の回路へ放電される。このと
き、次段回路の入力インピーダンスを充分大きくすれ
ば、同図(c)のようにほとんどVcxt1に比例した直流
電圧を得る。
(11)において、Isxを Ksx;比例定数 として設定すれば、 となって、Cx3,Rsxの変動に比例するVCRを得ることがで
きる。
きる。
VCC,t1はそれぞれ安定してつくることが必要である。
VCCは代りに電源に依存しない電圧源を用いても良い。
上記の方式によると発振器は不要である。
VCCは代りに電源に依存しない電圧源を用いても良い。
上記の方式によると発振器は不要である。
第11図は他のCR値検出回路の実施例である。
スイッチSW3,SW4,SW5には、第11図(a),(b),
(c)に示すようなゲートパルスTg1,Tg2,Tg3が印加さ
れ、図のパルス波形のハイレベルのときスイッチはオン
する。つまり、ゲートパルスTg1が印加されたときは、
スイッチSW3がオン、スイッチSW4,SW5はオフ状態にあ
り、コンデンサCx3に電流Isxが充電電流として流れt1の
期間続く。このときの電流Isxは(12)式であらわされ
る。このとき、コンデンサCx3の両端の電圧Vcxは、第11
図(d)のように上昇する。次にt1の期間終了後、スイ
ッチSW3がオフすると、ゲートパルスTg3によってt3の期
間にスイッチSW5がオンする。バッファ回路BFの入力イ
ンピーダンスが充分高ければ、電圧Vcxの値は、第11図
(d)のように保持されたままである。この間バッファ
回路BFの出力には、Vcxと同じ電位が発生し、コンデン
サCx4に、Vcxと等しい電圧を生ずる充電が生じる(第11
図(e)の波形参照)。次にパルスTg2が到来すると、
スイッチSW4がオンし、スイツチSW5がオフする。このた
め、コンデンサCx3の電荷はスイッチSW4を介して放電さ
れ、電圧Vcxはアース電位となる。一方スイッチSW5によ
って、コンデンサCx4への経路がオフし、コンデンサCx4
は次段の入力回路へ放電するが、次段の回路の入力イン
ピーダンスを高くすることで、同図(e)にみられるよ
うに、出力端P3の電位Vp3を、高い電圧状態のVcxにほぼ
等しい値に保持することができる。Vcxは、(13)式に
あるように、Cx3,Rsxの関数である。
(c)に示すようなゲートパルスTg1,Tg2,Tg3が印加さ
れ、図のパルス波形のハイレベルのときスイッチはオン
する。つまり、ゲートパルスTg1が印加されたときは、
スイッチSW3がオン、スイッチSW4,SW5はオフ状態にあ
り、コンデンサCx3に電流Isxが充電電流として流れt1の
期間続く。このときの電流Isxは(12)式であらわされ
る。このとき、コンデンサCx3の両端の電圧Vcxは、第11
図(d)のように上昇する。次にt1の期間終了後、スイ
ッチSW3がオフすると、ゲートパルスTg3によってt3の期
間にスイッチSW5がオンする。バッファ回路BFの入力イ
ンピーダンスが充分高ければ、電圧Vcxの値は、第11図
(d)のように保持されたままである。この間バッファ
回路BFの出力には、Vcxと同じ電位が発生し、コンデン
サCx4に、Vcxと等しい電圧を生ずる充電が生じる(第11
図(e)の波形参照)。次にパルスTg2が到来すると、
スイッチSW4がオンし、スイツチSW5がオフする。このた
め、コンデンサCx3の電荷はスイッチSW4を介して放電さ
れ、電圧Vcxはアース電位となる。一方スイッチSW5によ
って、コンデンサCx4への経路がオフし、コンデンサCx4
は次段の入力回路へ放電するが、次段の回路の入力イン
ピーダンスを高くすることで、同図(e)にみられるよ
うに、出力端P3の電位Vp3を、高い電圧状態のVcxにほぼ
等しい値に保持することができる。Vcxは、(13)式に
あるように、Cx3,Rsxの関数である。
第12図は、第10図の回路を更に具体的に示す回路図で
ある。第10図に対応する部分には対応する符号を付して
いる。
ある。第10図に対応する部分には対応する符号を付して
いる。
トランジスタQ8,Q9は、スイッチSW3とを形成する差動
増幅器形のスイッチであり、トランジスタQ8,Q9の相互
接続エミッタにトランジスタQ7のコレクタが接続され、
トランジスタQ7のエミッタは抵抗Rx3を介してアースに
接続される。尚、抵抗Rx3は、(13)式におけるRsxを形
成する。抵抗R5、ダイオードD4,D2、抵抗R6の直列回路
は、抵抗Rx3に所定電流を流すためのトランジスタQ7の
ベースバイアス設定回路である。ダイオードD1,D2は、
それぞれ実際にはダイオードをm,n個直列接続した複合
ダイオードである。トランジスタQ9のベースには、所定
バイアスVB2が印加され、トランジスタQ8のベースに
は、入力点P4からのゲートパルスTgが印加される。パル
スTgのハイレベル期間は、トランジスタQ8が導通し、ト
ランジスタQ9がカットオフ状態となる。パルスTgの無
い、つまりローレベル期間は、トランジスタQ8がオフ、
トランジスタQ9がオンとなる。トランジスタQ10,Q11及
びQ12,Q13は、カレントミラー回路を形成し、それぞれ
トランジスタQ8,Q9のコレクタ電流を変換してトランジ
スタQ11,Q13のコレクタより流出する。
増幅器形のスイッチであり、トランジスタQ8,Q9の相互
接続エミッタにトランジスタQ7のコレクタが接続され、
トランジスタQ7のエミッタは抵抗Rx3を介してアースに
接続される。尚、抵抗Rx3は、(13)式におけるRsxを形
成する。抵抗R5、ダイオードD4,D2、抵抗R6の直列回路
は、抵抗Rx3に所定電流を流すためのトランジスタQ7の
ベースバイアス設定回路である。ダイオードD1,D2は、
それぞれ実際にはダイオードをm,n個直列接続した複合
ダイオードである。トランジスタQ9のベースには、所定
バイアスVB2が印加され、トランジスタQ8のベースに
は、入力点P4からのゲートパルスTgが印加される。パル
スTgのハイレベル期間は、トランジスタQ8が導通し、ト
ランジスタQ9がカットオフ状態となる。パルスTgの無
い、つまりローレベル期間は、トランジスタQ8がオフ、
トランジスタQ9がオンとなる。トランジスタQ10,Q11及
びQ12,Q13は、カレントミラー回路を形成し、それぞれ
トランジスタQ8,Q9のコレクタ電流を変換してトランジ
スタQ11,Q13のコレクタより流出する。
トランジスタQ14とQ15は、カレントミラー回路をな
し、トランジスタQ13のコレクタはトランジスタQ14のベ
ース・コレクタに接続され、トランジスタQ11とQ15のコ
レクタは共にトランジスタQ16のベースとコンデンサCx3
の一端に接続される。コンデンサCx3の他端はアースさ
れる。トランジスタQ13のコレク電流は、トランジスタQ
14,Q15で電流変換され、トランジスタQ11とQ15のコレク
タに流れる差電流がコンデンサCx3に充電電流として供
給される。
し、トランジスタQ13のコレクタはトランジスタQ14のベ
ース・コレクタに接続され、トランジスタQ11とQ15のコ
レクタは共にトランジスタQ16のベースとコンデンサCx3
の一端に接続される。コンデンサCx3の他端はアースさ
れる。トランジスタQ13のコレク電流は、トランジスタQ
14,Q15で電流変換され、トランジスタQ11とQ15のコレク
タに流れる差電流がコンデンサCx3に充電電流として供
給される。
トランジスタQ16はバッファ回路BFとして作用し、エ
ミッタはコンデンサCx4を介してアースされるととも
に、トランジスタQ20のベースに接続される。トランジ
スタQ19,Q17,Q18は、トランジスタQ20のベース電流の補
償回路である。トランジスタQ20のコレクタは、トラン
ジスタQ19のエミッタに接続され、このトランジスタQ19
のコレクタはアースされている。トランジスタQ17,Q18
は、カレントミラー回路であり、トランジスタQ19のベ
ース電流をトランジスタQ18のコレクタに変換してい
る。よって、トランジスタQ18のコレクタがトランジス
タQ20のベースに接続されていることにより、トランジ
スタQ20のベース電流と近似したトランジスタQ18のコレ
クタ電流を流すことにより、コンデンサCx4への充電電
流を微少にしている。なお、トランジスタQ16は、トラ
ンジスタQ8がオンしたときにオンし、コンデンサCx3の
電位をコンデンサCx4に伝達する。
ミッタはコンデンサCx4を介してアースされるととも
に、トランジスタQ20のベースに接続される。トランジ
スタQ19,Q17,Q18は、トランジスタQ20のベース電流の補
償回路である。トランジスタQ20のコレクタは、トラン
ジスタQ19のエミッタに接続され、このトランジスタQ19
のコレクタはアースされている。トランジスタQ17,Q18
は、カレントミラー回路であり、トランジスタQ19のベ
ース電流をトランジスタQ18のコレクタに変換してい
る。よって、トランジスタQ18のコレクタがトランジス
タQ20のベースに接続されていることにより、トランジ
スタQ20のベース電流と近似したトランジスタQ18のコレ
クタ電流を流すことにより、コンデンサCx4への充電電
流を微少にしている。なお、トランジスタQ16は、トラ
ンジスタQ8がオンしたときにオンし、コンデンサCx3の
電位をコンデンサCx4に伝達する。
トランジスタQ20のエミッタには、定電流源Is6からの
電流が供給される。トラジスタQ20,Q21は、相補形のト
ランジスタを用いたエミッタフォロア回路であり、トラ
ンジスタQ20のベース電位と実質的に等しい電圧をP3へ
出力する。
電流が供給される。トラジスタQ20,Q21は、相補形のト
ランジスタを用いたエミッタフォロア回路であり、トラ
ンジスタQ20のベース電位と実質的に等しい電圧をP3へ
出力する。
動作について説明すると以下のようになる。ゲートパ
ルスTgの到来期間は、トランジスタQ8がオン、トランジ
スタQ9がオフ、したがってトランジスタQ11のコレクタ
電流は、抵抗Rx3に流れる電流に等しく、トランジスタQ
15はカットオフにあるから、トランジスタQ11のコレク
タ電流がコンデンサCx3に充電される。トランジスタQ11
のコレクタ電流即ち、抵抗Rx3に流れる電流IRX3は、 ただし、VFはダイオード及びトランジスタのベース・エ
ミッタ順方向電圧 ここで仮に に選べば、 IRX3がコンデンサCx3に充電され、その充電時間はゲ
ートパルス幅t1とすれば、コンデンサCx3の両端の電圧V
cx3は、 t1,VCC,R5とR6の比はそれぞれ安定して与えることがで
きるから、 とおける。
ルスTgの到来期間は、トランジスタQ8がオン、トランジ
スタQ9がオフ、したがってトランジスタQ11のコレクタ
電流は、抵抗Rx3に流れる電流に等しく、トランジスタQ
15はカットオフにあるから、トランジスタQ11のコレク
タ電流がコンデンサCx3に充電される。トランジスタQ11
のコレクタ電流即ち、抵抗Rx3に流れる電流IRX3は、 ただし、VFはダイオード及びトランジスタのベース・エ
ミッタ順方向電圧 ここで仮に に選べば、 IRX3がコンデンサCx3に充電され、その充電時間はゲ
ートパルス幅t1とすれば、コンデンサCx3の両端の電圧V
cx3は、 t1,VCC,R5とR6の比はそれぞれ安定して与えることがで
きるから、 とおける。
トランジスタQ16のベースにVex3が加わると、ほぼこの
電圧になるまでCx4への充電作用が一瞬におこなわれ
る。厳密にはトランジスタQ16のエミッタ・ベース間
は、Cx4の充電電圧Vcx4がVcx3に近づくにつれて、イン
ピーダンスが大きくなるので、Vcx4はVcx3に完全に等し
くならないが、実用的にほぼ等しいとおける。
電圧になるまでCx4への充電作用が一瞬におこなわれ
る。厳密にはトランジスタQ16のエミッタ・ベース間
は、Cx4の充電電圧Vcx4がVcx3に近づくにつれて、イン
ピーダンスが大きくなるので、Vcx4はVcx3に完全に等し
くならないが、実用的にほぼ等しいとおける。
したがって、トランジスタQ21のエミッタでは が成立する。
次にゲートパルスがなくなったとき、トランジスタQ8
はオフ、トランジスタQ9はオンとなる。このときは、ト
ランジスタQ11はオフ、トランジスタQ15はオンし、コン
デンサCx3の電荷はトランジスタQ15を通って放電し、つ
いにはトランジスタQ15が飽和して近似的にVcx3はアー
ス電位まで達成する。このときトラジスタQ16のエミッ
タ(18)式のレベルにあり、そのベースはアース電位と
なっているので、このトランジスタQ16はカットオフす
る。充電したコンデンサCx4の電荷は実質的にホールド
され、(18)式の電圧が次のゲートパルスの期間の到来
まで保持される。したがってP3には常に(19)式の電位
があらわれる。
はオフ、トランジスタQ9はオンとなる。このときは、ト
ランジスタQ11はオフ、トランジスタQ15はオンし、コン
デンサCx3の電荷はトランジスタQ15を通って放電し、つ
いにはトランジスタQ15が飽和して近似的にVcx3はアー
ス電位まで達成する。このときトラジスタQ16のエミッ
タ(18)式のレベルにあり、そのベースはアース電位と
なっているので、このトランジスタQ16はカットオフす
る。充電したコンデンサCx4の電荷は実質的にホールド
され、(18)式の電圧が次のゲートパルスの期間の到来
まで保持される。したがってP3には常に(19)式の電位
があらわれる。
第13図は第10図の回路の出力をさらに展開し用いる回
路状態を示している。P3には、(19)式で与えられるCx
3,Rx3に反比例した出力を得る。A1は、逆関数器であ
り、その出力点P5にフィルターFが接続されている。フ
ィルターFは第2図のものと同じLPFの例であり、C3は
接合容量で形成されたコンデンサであり一端にP4からの
制御信号が印加される。(19)式のCx3もまた接合容量
のものであるとする。
路状態を示している。P3には、(19)式で与えられるCx
3,Rx3に反比例した出力を得る。A1は、逆関数器であ
り、その出力点P5にフィルターFが接続されている。フ
ィルターFは第2図のものと同じLPFの例であり、C3は
接合容量で形成されたコンデンサであり一端にP4からの
制御信号が印加される。(19)式のCx3もまた接合容量
のものであるとする。
半導体の接合容量でベース・エミッタ間の逆バイアス
利用の接合容量とすると、その容量Cは、コンデンサの
両端電圧VCに依存する。その関数は一般に の形で示される。K2は所定の容量を得るために決る要素
であり、製造上のプロセスの変化でばらつく。
利用の接合容量とすると、その容量Cは、コンデンサの
両端電圧VCに依存する。その関数は一般に の形で示される。K2は所定の容量を得るために決る要素
であり、製造上のプロセスの変化でばらつく。
したがって(20)式から、Cx3,C3は、 とおける。ただし、Kx3,Kc3は容量設定の係数であり、V
x3,Vc3はそれぞれCx3,C3の両端の印加電圧である。
x3,Vc3はそれぞれCx3,C3の両端の印加電圧である。
(21)式を(19)式に代入すると、 よって A1の関数をK3/x(K3は比例係数,xは入力)とすると、
この逆関数器の出力VA1は、 VA1の値がC3の両端の電圧に等しいものとすれば、 VA1=VC3 ……(25) よって、(25),(24)式より 式より となる。
この逆関数器の出力VA1は、 VA1の値がC3の両端の電圧に等しいものとすれば、 VA1=VC3 ……(25) よって、(25),(24)式より 式より となる。
K1は(18)式から定数値として扱える。K3は電圧の2
乗の次元であり、電圧設定はVCCを基本として分割した
値(抵抗比の値でつくれる)で設定できるので同様に定
数値として扱える。
乗の次元であり、電圧設定はVCCを基本として分割した
値(抵抗比の値でつくれる)で設定できるので同様に定
数値として扱える。
よってω・(K1/K3)は定数の係数である。
Kc3とKx3は共に接合容量の係数により個々に変動して
もその比は一定である。またR3,Rx3は共に抵抗であり、
同様に一定となる。
もその比は一定である。またR3,Rx3は共に抵抗であり、
同様に一定となる。
この結果からT3は素子の変動によらず一定の値にする
ことができる。
ことができる。
接合容量CJは印加電圧VCによって一般に次のようにな
る。
る。
KJは容量設定で決める係数であり、mは接合の構造で
決まる値である。(27)式のように一般的な場合、補償
システムは第14図に示すようになる。
決まる値である。(27)式のように一般的な場合、補償
システムは第14図に示すようになる。
第14図において、コンデンサCxと抵抗Rxの積に比例し
た出力を得る素子特性のばらつき検出回路A2の出力は、
逆関数の(m−1)番関数回路A3にて処理され、その出
力が所望のフィルター又は位相回路A4の特性を決めるコ
ンデンサの一部又は全部に加えられる。図のA4は、第6
図の構成と同じである。
た出力を得る素子特性のばらつき検出回路A2の出力は、
逆関数の(m−1)番関数回路A3にて処理され、その出
力が所望のフィルター又は位相回路A4の特性を決めるコ
ンデンサの一部又は全部に加えられる。図のA4は、第6
図の構成と同じである。
検出回路A2の出力Vxは次に関係の出力とする。
逆関数回路A3の関数は出力VCとして CT,RTはA4のコンデンサ、抵抗の中の任意の1つと
し、VCがGの両端に加わるものとする。
し、VCがGの両端に加わるものとする。
Cx,CTは(27)式から次のようにおける。
KJx・KJTは容量値を決める係数。VxはCxの両端に印加
するものとする。
するものとする。
(28)式に(29)式を代入して、整理すると (31)式を(29)式に代入して よって 変数TT=ωCT・RT とすると KJT/KJxは容量値の比に比例する値、RT/Rxは抵抗値の比
であって製造プロセスで変動しない値となる。
であって製造プロセスで変動しない値となる。
第15図は、第14図の回路を更に具体的に示した例であ
る。また、検出回路A2としては、第11図のブロック構成
を具体的に示して採用している。
る。また、検出回路A2としては、第11図のブロック構成
を具体的に示して採用している。
抵抗R8,R7の直列回路は、その中点よりトランジスタQ
23のベースに接続され、このトランジスタQ23のエミッ
タは、トランジスタQ22のコレクタ及びトランジスタQ24
のベースに接続される。トランジスタQ22のエミッタは
抵抗R10を介してアースされる。このトランジスタQ22に
はオン時に一定電流が流れる。トラジスタQ24のコレク
タは、トランジスタQ26のベース、トランジスタQ25のコ
レクタ、コンデンサCx3の一端に接続される。コンデン
サCx3の他端はアースされる。トランジスタQ25は、抵抗
R11を介してベースにゲートパルスTg2が印加されるもの
で、スイッチング動作を得る。ゲートパルスTg1が抵抗R
9を介して印加されると、トランジスタQ22,Q23,Q24がオ
ンし、トランジスタQ25はカッタオフする。トランジス
タQ25がカットオフのときコンデンサCx3に充電電流が流
れる。第11図のt1期間の充電の後、トランジスタQ22,Q
23,Q24はオフし、充電は終了し、充電した電圧Vcx3はゲ
ートパルスTg2が印加されるまで保持される。
23のベースに接続され、このトランジスタQ23のエミッ
タは、トランジスタQ22のコレクタ及びトランジスタQ24
のベースに接続される。トランジスタQ22のエミッタは
抵抗R10を介してアースされる。このトランジスタQ22に
はオン時に一定電流が流れる。トラジスタQ24のコレク
タは、トランジスタQ26のベース、トランジスタQ25のコ
レクタ、コンデンサCx3の一端に接続される。コンデン
サCx3の他端はアースされる。トランジスタQ25は、抵抗
R11を介してベースにゲートパルスTg2が印加されるもの
で、スイッチング動作を得る。ゲートパルスTg1が抵抗R
9を介して印加されると、トランジスタQ22,Q23,Q24がオ
ンし、トランジスタQ25はカッタオフする。トランジス
タQ25がカットオフのときコンデンサCx3に充電電流が流
れる。第11図のt1期間の充電の後、トランジスタQ22,Q
23,Q24はオフし、充電は終了し、充電した電圧Vcx3はゲ
ートパルスTg2が印加されるまで保持される。
電圧Vcx3は、トランジスタQ26のベースに印加され
る。トランジスタQ26のエミッタは、ベース・コレクタ
を直結したダイオード動作のトランジスタQ27,Q28を介
してトランジスタQ29のコレクタに接続される。トラン
ジスタQ30,Q29はカレントミラー回路を形成し、トラン
ジスタQ31のコレクタがトランジスタQ30のベース・コレ
クタ及びトランジスタQ29のベースに接続される。トラ
ンジスタQ31は、そのベースがトランジスタQ25のアノー
ド側に接続され、そのエミッタは、トランジスタQ33の
ベース,コンデンサC4の一端に接続される。コンデンサ
C4の他端はアースされる。トランジスタQ32は、ゲート
パルスTg3が抵抗R12を介してベースに供給されスイッチ
ング動作を得る。そしてトランジスタQ32がオンのとき
コンデンサC4の電荷を放電し、実質的にトランジスタQ
33のベースをアース電位にする。
る。トランジスタQ26のエミッタは、ベース・コレクタ
を直結したダイオード動作のトランジスタQ27,Q28を介
してトランジスタQ29のコレクタに接続される。トラン
ジスタQ30,Q29はカレントミラー回路を形成し、トラン
ジスタQ31のコレクタがトランジスタQ30のベース・コレ
クタ及びトランジスタQ29のベースに接続される。トラ
ンジスタQ31は、そのベースがトランジスタQ25のアノー
ド側に接続され、そのエミッタは、トランジスタQ33の
ベース,コンデンサC4の一端に接続される。コンデンサ
C4の他端はアースされる。トランジスタQ32は、ゲート
パルスTg3が抵抗R12を介してベースに供給されスイッチ
ング動作を得る。そしてトランジスタQ32がオンのとき
コンデンサC4の電荷を放電し、実質的にトランジスタQ
33のベースをアース電位にする。
トランジスタQ26乃至Q31の構成は、トランジスタQ26
のベース電位を2VFレベルシフトし、トランジスタQ31の
エミッタに低インピーダンスで交換するエミッタフォロ
ア動作を得る。しかしトランジスタQ32がオフのとき
は、エミッタ−フォロアが動作せず、カットオフとな
り、第11図で示したスイッチSW5の働きをする。トラン
ジスタQ33は、エミッタフォロアとして動作する。
のベース電位を2VFレベルシフトし、トランジスタQ31の
エミッタに低インピーダンスで交換するエミッタフォロ
ア動作を得る。しかしトランジスタQ32がオフのとき
は、エミッタ−フォロアが動作せず、カットオフとな
り、第11図で示したスイッチSW5の働きをする。トラン
ジスタQ33は、エミッタフォロアとして動作する。
以上が検出回路A2の説明であり、次に逆関数回路A3に
ついて説明する。
ついて説明する。
トランジスタQ33のエミッタは、抵抗R13を介してトラ
ンジスタQ34,Q35から成るカレントミラー回路に接続さ
れる。トランジスタQ34,Q35のベースに供給された電流
は、トランジスタQ35のコレクタに交換されてあらわれ
る。トランジスタQ35のコレクタは、ダイオード構成の
トランジスタQ36を介してトランジスタQ37のエミッタと
トランジスタQ38のベースに接続される。トランジスタQ
37のベースは、トランジスタQ40のエミッタに接続さ
れ、トランジスタQ40のベースはバイアスVB3に接続され
る。トランジスタQ38,Q39は、エミッタを定電流源IS7接
続した差動増幅器を構成しており、トランジスタQ39の
ベースは、ダイオード構成のトランジスタQ41,Q42を介
してトランジスタQ43のエミッタと、トランジスタQ44の
コレクタに接続される。トランジスタQ43のベースは、
バイアスVB3に接続される。トランジスタQ44ののベース
は、トランジスタQ45のエミッタに接続され、トランジ
スタQ45のエミッタは定電流源Is8に接続され、ベースは
抵抗R15,R16の接続点に接続されバイアスが供給され
る。トランジスタQ39のコレクタは、トランジスタQ40の
エミッタに接続され、トランジスタQ39に流れる電流と
トランジスタQ40に流れる電流を実質的に等しくさせ
る。トランジスタQ38のコレクタは、カレントミラー回
路を構成するトランジスタQ46のベースコレクタに接続
される。トランジスタQ47のコレクタは、抵抗R17を介し
てバイアスVB4に接続され、またトランジスタQ48のベー
スに接続される。トランジスタQ48のエミッタは、定電
流源IS9に接続されるとともに、次段のフィルターA4の
コンデンサC3の一端に接続される。
ンジスタQ34,Q35から成るカレントミラー回路に接続さ
れる。トランジスタQ34,Q35のベースに供給された電流
は、トランジスタQ35のコレクタに交換されてあらわれ
る。トランジスタQ35のコレクタは、ダイオード構成の
トランジスタQ36を介してトランジスタQ37のエミッタと
トランジスタQ38のベースに接続される。トランジスタQ
37のベースは、トランジスタQ40のエミッタに接続さ
れ、トランジスタQ40のベースはバイアスVB3に接続され
る。トランジスタQ38,Q39は、エミッタを定電流源IS7接
続した差動増幅器を構成しており、トランジスタQ39の
ベースは、ダイオード構成のトランジスタQ41,Q42を介
してトランジスタQ43のエミッタと、トランジスタQ44の
コレクタに接続される。トランジスタQ43のベースは、
バイアスVB3に接続される。トランジスタQ44ののベース
は、トランジスタQ45のエミッタに接続され、トランジ
スタQ45のエミッタは定電流源Is8に接続され、ベースは
抵抗R15,R16の接続点に接続されバイアスが供給され
る。トランジスタQ39のコレクタは、トランジスタQ40の
エミッタに接続され、トランジスタQ39に流れる電流と
トランジスタQ40に流れる電流を実質的に等しくさせ
る。トランジスタQ38のコレクタは、カレントミラー回
路を構成するトランジスタQ46のベースコレクタに接続
される。トランジスタQ47のコレクタは、抵抗R17を介し
てバイアスVB4に接続され、またトランジスタQ48のベー
スに接続される。トランジスタQ48のエミッタは、定電
流源IS9に接続されるとともに、次段のフィルターA4の
コンデンサC3の一端に接続される。
上記の回路の動作は次のようになる。
コンデンサCx3にt1期間トランジスタQ24のコレクタ電流
が充電されるので I24がカットオフされた後、t3期間Vcx3は保持され、ス
イッチSW5のオンによりトランジスタQ31のエミッタ電
位、即ちVcx4は Vcx4=Vcx3+2VF ……(36) となる。C4は急速な充電によってトランジスタQ31のエ
ミッタ電位に達して終了する。スイッチSW5のオフによ
ってC4の電荷は保持される。したがってR13には常時 が流れる。
が充電されるので I24がカットオフされた後、t3期間Vcx3は保持され、ス
イッチSW5のオンによりトランジスタQ31のエミッタ電
位、即ちVcx4は Vcx4=Vcx3+2VF ……(36) となる。C4は急速な充電によってトランジスタQ31のエ
ミッタ電位に達して終了する。スイッチSW5のオフによ
ってC4の電荷は保持される。したがってR13には常時 が流れる。
IR13は、トランジスタQ34,Q35からなるカレントミラ
ー回路で電流交換され、IQ35,IQ36,IQ37と等しくなる。
Iに付加した符号は各素子を指すものとする。
ー回路で電流交換され、IQ35,IQ36,IQ37と等しくなる。
Iに付加した符号は各素子を指すものとする。
IQ37=IQ36=IR13 …(38) 次に、IQ36(=IQ37)とトランジスタQ47に流れるI
Q47との関係を求める。
Q47との関係を求める。
トランジスタQnのベース・エミッタ電圧をVFn電流をI
Qnとすると、図より次式が成立する。
Qnとすると、図より次式が成立する。
VB3からトランジスタQ40,Q37,Q36,Q38のエミッタまで
の経路と、VB3からトランジスタQ43,Q42,Q41,Q39のエミ
ッタまでの経路の電位は等しいから、 VF40+VF37+VF36+VF38 =VF43+VF42+VF41+VF39 ……(39) トランジスタのベースエミッタ接合は次の関係式が与え
られる。
の経路と、VB3からトランジスタQ43,Q42,Q41,Q39のエミ
ッタまでの経路の電位は等しいから、 VF40+VF37+VF36+VF38 =VF43+VF42+VF41+VF39 ……(39) トランジスタのベースエミッタ接合は次の関係式が与え
られる。
ただしKはボルツマン定数、Tは絶対温度、gは電子の
電荷、Inはトランジスタのエミッタ電流(実質的にコレ
クタ電流も等しい)、ISはトランジスタの飽和電流。
電荷、Inはトランジスタのエミッタ電流(実質的にコレ
クタ電流も等しい)、ISはトランジスタの飽和電流。
同一半導体のチップ上のトランジスタは近似的に構成
でき各トランジスタのISとほぼ等しいとおくと(40)式
を用いて(39)式に代入すると次のようになる。
でき各トランジスタのISとほぼ等しいとおくと(40)式
を用いて(39)式に代入すると次のようになる。
IQ40,IQ37,IQ36,IQ38=IQ43,IQ42,IQ41,IQ39……(41)
ここで (42)式を(41)式に代入してまとめると (37)式を(43)式に代入して計算するとトランジスタ
Q48のエミッタでは 今P1に印加されるDC電圧を に選べばC3の両端の電圧Vc3は Cx3,C3を次の関係とすると (47)式と(35)式より これを(46)式に入れて よって変数 を得る。
ここで (42)式を(41)式に代入してまとめると (37)式を(43)式に代入して計算するとトランジスタ
Q48のエミッタでは 今P1に印加されるDC電圧を に選べばC3の両端の電圧Vc3は Cx3,C3を次の関係とすると (47)式と(35)式より これを(46)式に入れて よって変数 を得る。
とおきK4を変形すると となる。(52)式よりK4は VCC,t1と抵抗の比で決まる値であってVCC・t1を一定
に与えればK4は一定の値として与えることができる。よ
って(51)式は素子の値にかかわらずT3一定となる。
に与えればK4は一定の値として与えることができる。よ
って(51)式は素子の値にかかわらずT3一定となる。
第3図のフィルターは(2)式より T1=ωC1R1 T2=ωC2R1 ……(53) とおくと はC1/C2とR1/R2の比で決まるのでT1/T2=KTとおくと、K
Tは定数として扱える。(53)式のKTを用いると(2)
式は (55)式にみるように、(2)式による特性はT1によっ
て変動するから、T1を制御することによって特性を補正
できる。T1はC1を制御することで変えることができる。
しかし、(54)式にみられるように、C1とC2の比は、一
定に保つ必要があるからC1,C2は共に制御する必要があ
る。
Tは定数として扱える。(53)式のKTを用いると(2)
式は (55)式にみるように、(2)式による特性はT1によっ
て変動するから、T1を制御することによって特性を補正
できる。T1はC1を制御することで変えることができる。
しかし、(54)式にみられるように、C1とC2の比は、一
定に保つ必要があるからC1,C2は共に制御する必要があ
る。
第16図は、第3図のコンデンサを制御する場合の実施
例である。抵抗R1,R2、コンデンサC1,C2、トランジスタ
Q1、抵抗R4は、第3図の素子と同等の素子に対応する。
トランジスタQ1のエミッタは、抵抗R4を介してトランジ
スタQ49のコレクタに接続され、トランジスタQ49のエミ
ッタは、抵抗R18を介してアースされる。トランジスタQ
49のベースは、制御端子P4に接続される。トランジスタ
Q50は、ベースがトランジスタQ49のコレクタと抵抗R4の
接続点に接続され、エミッタは定電流源Is10に接続され
る。トランジスタQ50のエミッタは、コンデンサC1の一
端に接続される。トランジスタQ1のエミッタの信号は、
抵抗R4、トランジスタQ50を介してコンデンサC1に帰還
され、等価的に第3図の場合と同じになる。トランジス
タQ52は、ベースにバイアスVB5が接続され、そのエミッ
タは抵抗R20を介してトランジスタQ53のベース及びトラ
ンジスタQ51のコレクタに接続される。トランジスタQ51
のエミッタは抵抗R19を介してアースされ、ベースはP4
に接続される。トランジスタQ53のエミッタは、定電流
源Is11に接続されるとともにコンデンサC2の一端に接続
される。P4に印加されるCx・Rxに比例した信号によっ
て、トランジスタQ49,Q51の直流電流が変化し、その結
果抵抗R4,R20の電圧降下量が変化し、この電圧がコンデ
ンサC1,C2に与えられその容量値を変化させる。コンデ
ンサC1,C2の両端に印加される電圧を等しくなるように
素子値又はバイアスの条件を設定すれば、C1とC2の容量
変化はするもののその比は常に一定に保持することがで
きる。
例である。抵抗R1,R2、コンデンサC1,C2、トランジスタ
Q1、抵抗R4は、第3図の素子と同等の素子に対応する。
トランジスタQ1のエミッタは、抵抗R4を介してトランジ
スタQ49のコレクタに接続され、トランジスタQ49のエミ
ッタは、抵抗R18を介してアースされる。トランジスタQ
49のベースは、制御端子P4に接続される。トランジスタ
Q50は、ベースがトランジスタQ49のコレクタと抵抗R4の
接続点に接続され、エミッタは定電流源Is10に接続され
る。トランジスタQ50のエミッタは、コンデンサC1の一
端に接続される。トランジスタQ1のエミッタの信号は、
抵抗R4、トランジスタQ50を介してコンデンサC1に帰還
され、等価的に第3図の場合と同じになる。トランジス
タQ52は、ベースにバイアスVB5が接続され、そのエミッ
タは抵抗R20を介してトランジスタQ53のベース及びトラ
ンジスタQ51のコレクタに接続される。トランジスタQ51
のエミッタは抵抗R19を介してアースされ、ベースはP4
に接続される。トランジスタQ53のエミッタは、定電流
源Is11に接続されるとともにコンデンサC2の一端に接続
される。P4に印加されるCx・Rxに比例した信号によっ
て、トランジスタQ49,Q51の直流電流が変化し、その結
果抵抗R4,R20の電圧降下量が変化し、この電圧がコンデ
ンサC1,C2に与えられその容量値を変化させる。コンデ
ンサC1,C2の両端に印加される電圧を等しくなるように
素子値又はバイアスの条件を設定すれば、C1とC2の容量
変化はするもののその比は常に一定に保持することがで
きる。
半導体チップ上のC,R又はCR(積)に比例した変動を
検出する検出回路は、以上の他に種々実施できる。例え
ば第17図は位相検波形の検出回路であり、第18図はその
ベクトル図である。
検出する検出回路は、以上の他に種々実施できる。例え
ば第17図は位相検波形の検出回路であり、第18図はその
ベクトル図である。
第17図において、P6は入力端子、P7は検波出力端子と
する。A5,A6は差動増幅器であり、A7は掛算回路であ
る。P6に一定の連続波eaが供給されると、抵抗R21とコ
ンデンサC5の直列回路の素子接続点には信号ebがあらわ
れ、抵抗R22,R23の素子接続点には信号ecがあらわれ
る。信号eb,ecは、差動増幅器A6の差動入力部に供給さ
れる。また信号ecは、差動増幅器A5の一方端に供給され
る。差動増幅器A5,A6の出力ed,eeはそれぞれ掛算回路A7
に供給される。
する。A5,A6は差動増幅器であり、A7は掛算回路であ
る。P6に一定の連続波eaが供給されると、抵抗R21とコ
ンデンサC5の直列回路の素子接続点には信号ebがあらわ
れ、抵抗R22,R23の素子接続点には信号ecがあらわれ
る。信号eb,ecは、差動増幅器A6の差動入力部に供給さ
れる。また信号ecは、差動増幅器A5の一方端に供給され
る。差動増幅器A5,A6の出力ed,eeはそれぞれ掛算回路A7
に供給される。
上記信号の位相関係は、第18図に示すようになる。
信号eaは、抵抗R21,コンデンサC5で遅相(例えば45
°)し、信号ebとなる。信号ecは、信号eaが抵抗R22とR
23で分圧されたものであり、45°に対応したとき に相当する。このとき、信号ecとebの差(図ではecb)
が差動増幅器A6で増幅され、信号eeとなる。またecは差
動増幅器A5で増幅され信号edとなる。所定の値のとき、
eeとedは直角関係となる。このとき掛算回路A7によって
掛算された後の出力、平滑出力が生じるものとすれば、
これは90°検波出力である。
°)し、信号ebとなる。信号ecは、信号eaが抵抗R22とR
23で分圧されたものであり、45°に対応したとき に相当する。このとき、信号ecとebの差(図ではecb)
が差動増幅器A6で増幅され、信号eeとなる。またecは差
動増幅器A5で増幅され信号edとなる。所定の値のとき、
eeとedは直角関係となる。このとき掛算回路A7によって
掛算された後の出力、平滑出力が生じるものとすれば、
これは90°検波出力である。
次に、コンデンサC5、抵抗R21の変動が生じた場合を
説明する。信号ebの遅れ位相は、C5×R21に比例し、C5
とR21が大きくなる方向へ変動すると遅れが大きくな
り、このときは第18図のように信号eb1のようになる。
逆に小さい方向へ変動すれば、信号eb2のようになる。
信号ecは抵抗R22とR23の分圧比で決まるので、抵抗値の
変動に関係なくec位相は一定である。したがって、信号
eeは、信号ecとeb1の差又はecとbe2の差によって生じ、
信号ee1,ee2のようになる。
説明する。信号ebの遅れ位相は、C5×R21に比例し、C5
とR21が大きくなる方向へ変動すると遅れが大きくな
り、このときは第18図のように信号eb1のようになる。
逆に小さい方向へ変動すれば、信号eb2のようになる。
信号ecは抵抗R22とR23の分圧比で決まるので、抵抗値の
変動に関係なくec位相は一定である。したがって、信号
eeは、信号ecとeb1の差又はecとbe2の差によって生じ、
信号ee1,ee2のようになる。
このため、C5又はR21が大きい値の方向へ変動すれ
ば、eeとedは90°未満の関係で掛算され、C5又はR21が
小さい値の方向へ変動すれば、90°より大きい関係で掛
算され、出力点P7の出力VP7は、第19図に示すような特
性となる。
ば、eeとedは90°未満の関係で掛算され、C5又はR21が
小さい値の方向へ変動すれば、90°より大きい関係で掛
算され、出力点P7の出力VP7は、第19図に示すような特
性となる。
したがって、C5,R21のセンターの値のとき出力を中心
として、C5,R21の変動の方向、大きさに比例した検波出
力を取り出すことができる。この検波出力を利用するこ
とでフィルターや位相回路等の特性を安定な特性に補償
することができる。
として、C5,R21の変動の方向、大きさに比例した検波出
力を取り出すことができる。この検波出力を利用するこ
とでフィルターや位相回路等の特性を安定な特性に補償
することができる。
第17図の回路は、コンデンサC5と抵抗R21を入れかえ
た構成でもよい。さらに、抵抗R21、コンデンサC5によ
る回路は、一般的には移相回路であって良く、差動増幅
器A6の入力点でのebが移相回路を構成する抵抗及びコン
デンサの値の変動に比例して動き(eb−ec)の位相変動
に変換されればよい。よってこれを満足する回路は種々
実施可能であり、第17図の回路に限定されない。抵抗R
22,R23の直列回路は入力と同相での分圧回路として働
く。
た構成でもよい。さらに、抵抗R21、コンデンサC5によ
る回路は、一般的には移相回路であって良く、差動増幅
器A6の入力点でのebが移相回路を構成する抵抗及びコン
デンサの値の変動に比例して動き(eb−ec)の位相変動
に変換されればよい。よってこれを満足する回路は種々
実施可能であり、第17図の回路に限定されない。抵抗R
22,R23の直列回路は入力と同相での分圧回路として働
く。
上記した説明において、制御信号を発生させるための
回路、又は被制御回路はこの実施例に限定されるもので
はなく種々の実施例が可能である。被制御回路としては
増幅度,電流値,位相,周波数特性,電圧値,入出力イ
ンピーダンス等補正対象は種々である。
回路、又は被制御回路はこの実施例に限定されるもので
はなく種々の実施例が可能である。被制御回路としては
増幅度,電流値,位相,周波数特性,電圧値,入出力イ
ンピーダンス等補正対象は種々である。
[発明の効果] 以上説明したようにこの発明は集積回路内のC,R素子
の値変動を正確に検出保持することのできる素子変動値
検出回路を提供できる。
の値変動を正確に検出保持することのできる素子変動値
検出回路を提供できる。
第1図はこの発明の一実施例を示すブロック図、 第2図,第3図はそれぞれフィルターを示す図、 第4図はこの発明の一実施例を示す回路図、 第5図は第4図の回路の動作説明図、 第6図,第7図はそれぞれ第1図の被制御回路を示す
図、 第8図,第9図はそれぞれ本発明に係る素子ばらつきの
検出回路を示す図、 第10図,第11図もそれぞれ検出回路の具体例と動作波形
を示す図、 第12図は第10図の回路を更に具体的に示す回路図、第13
図,第14図はそれぞれ素子ばらつき検出回路の更に他の
実施例を示す図、 第15図は第14図の回路を更に具体的に示す回路図、第16
図は、被制御回路(フィルター)の更に他の例を示す回
路図、第17図は本発明に係る検出回路の例を示す回路
図、 第18図は第17図の回路の信号ベクトル図、 第19図は第17図の回路の特性図である。 1……電流源、2,4……スイッチ、3,5……コンデンサ。
図、 第8図,第9図はそれぞれ本発明に係る素子ばらつきの
検出回路を示す図、 第10図,第11図もそれぞれ検出回路の具体例と動作波形
を示す図、 第12図は第10図の回路を更に具体的に示す回路図、第13
図,第14図はそれぞれ素子ばらつき検出回路の更に他の
実施例を示す図、 第15図は第14図の回路を更に具体的に示す回路図、第16
図は、被制御回路(フィルター)の更に他の例を示す回
路図、第17図は本発明に係る検出回路の例を示す回路
図、 第18図は第17図の回路の信号ベクトル図、 第19図は第17図の回路の特性図である。 1……電流源、2,4……スイッチ、3,5……コンデンサ。
Claims (6)
- 【請求項1】半導体基板上に形成された変動要因素子と
しての抵抗および容量素子を含み、前記抵抗および容量
素子の少なくとも一方の値を制御可能にした被制御回路
と、半導体基板上に形成され、前記変動要因素子の変動
を表す制御信号を発生する素子変動値検出回路と、前記
素子変動値検出回路からの制御信号に応答して前記抵抗
および容量素子の少なくとも一方の値を変更させる補正
手段とを具備する半導体集積回路において、 前記半導体基板上に形成され、前記変動要因素子を構成
する前記抵抗および容量素子の特性に比例した特性を有
する第1の抵抗と、第1のコンデンサと、 前記第1の抵抗の値に依存して決まる電流を流す定電流
源と、 前記定電流源からの電流を前記第1のコンデンサに所定
期間充電する充電回路と、 前記第1のコンデンサに充電された電圧を一定期間保持
する保持回路と、を含んで構成され、 前記保持回路の出力として前記第1の抵抗と前記第1の
コンデンサの値に比例した制御信号を得、この制御信号
を前記補正手段に供給するようにしたことを特徴とする
素子変動値検出回路。 - 【請求項2】前記第1のコンデンサに所定期間充電する
回路手段は、 前記定電流源と前記第1のコンデンサの一端間に設けら
れた第1のスイッチおよび前記第1のコンデンサと並列
に接続された第2のスイッチとから成り、各第1、第2
のスイッチは互いに開閉が逆相で制御され、前記保持回
路は前記第1のコンデンサの一端の充電電圧を第2のコ
ンデンサに伝達するバッファ回路を含むことを特徴とす
る特許請求の範囲第1項記載の素子変動値検出回路。 - 【請求項3】前記第1のコンデンサに所定期間充電する
回路手段は、 前記定電流源と前記第1のコンデンサの一端間に設けら
れた第1のスイッチ、前記第1のコンデンサに並列に接
続された第2のスイッチおよび前記第1のコンデンサの
一端と前記保持回路間に接続された第3のスイッチとか
ら成り、前記第1、第3、第2のスイッチの順に何れか
1つがオン、他がオフするように制御され、前記保持回
路は前記第1のコンデンサの一端の充電電圧を第2のコ
ンデンサに伝達するバッファ回路を含むことを特徴とす
る特許請求の範囲第1項記載の素子変動値検出回路。 - 【請求項4】前記定電流源は、 電源とアース間に接続された複数のダイオードの任意の
接続部からベースがバイアスされる第1のトランジスタ
およびこの第1のトランジスタのエミッタとアース間に
接続された第1の抵抗とから成り、 前記第1のコンデンサに所定期間充電する回路手段は、 前記第1とトランジスタのこれにエミッタが共通して接
続された差動増幅器を形成する第2、第3のトランジス
タと、前記第3のトランジスタのベースにバイアスを与
えるバイアス回路と、前記第2のトランジスタのベース
にゲートパルスを与えるための手段と、前記第2のトラ
ンジスタの出力ノードに入力ノードが接続された第1の
カレントミラー回路と、前記第3のトランジスタの出力
ノードに入力ノードが接続された第2のカレントミラー
回路と、前記第2のカレントミラー回路の出力ノードに
入力ノードが接続され、その出力ノードが前記第1のカ
レントミラー回路の出力ノードおよび前記第1のコンデ
ンサの一端に接続された第3のカレントミラー回路とか
ら成ることを特徴とする特許請求の範囲第1項記載の素
子変動値検出回路。 - 【請求項5】前記第1のコンデンサに所定時間充電する
回路手段および前記保持回路は、定電流源とアース間に
接続され、ベースに第1のゲートパルスが供給される第
1のトランジスタと、 前記第1のトランジスタがオンすることによってオン
し、前記第1の抵抗を介して前記第1のコンデンサの一
端から充電電流を供給する第2のトランジスタと、 前記第1のコンデンサの一端とアース間に接続され、ベ
ースに前記第1のゲートパルスとは異なる位相の第2の
ゲートパルスが印加されることでオンする第3のトラン
ジスタと、 前記第1のコンデンサの端子電圧がダイオード接続回路
を介してベースに供給される第4のトランジスタと、 前記第4のトランジスタに流れる電流路に入力ノードが
接続され出力ノードが前記ダイオード接続回路に接続さ
れたカレントミラー回路と、 前記第4のトランジスタの出力ノードとアース間に接続
され、前記第1のコンデンサの充電電圧を前記第4のト
ランジスタの出力ノードとアース間に接続された第2の
コンデンサに伝達するために、前記第1、第2のゲート
パルスとは異なる位相の第3のゲートパルスがベースに
印加されることでオンする第5のトランジスタとを具備
したことを特徴とする特許請求の範囲第1項記載の素子
変動値検出回路。 - 【請求項6】前記第1のコンデンサは、可変容量ダイオ
ードであることを特徴とする特許請求の範囲第1項記載
の素子変動値検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61059865A JP2597548B2 (ja) | 1986-03-18 | 1986-03-18 | 素子変動値検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61059865A JP2597548B2 (ja) | 1986-03-18 | 1986-03-18 | 素子変動値検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62216514A JPS62216514A (ja) | 1987-09-24 |
JP2597548B2 true JP2597548B2 (ja) | 1997-04-09 |
Family
ID=13125494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61059865A Expired - Lifetime JP2597548B2 (ja) | 1986-03-18 | 1986-03-18 | 素子変動値検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2597548B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3890504B2 (ja) * | 2002-11-18 | 2007-03-07 | 矢崎総業株式会社 | 非接地電源の絶縁検出装置 |
JP3962990B2 (ja) * | 2002-11-18 | 2007-08-22 | 矢崎総業株式会社 | 非接地電源の絶縁検出装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5061266A (ja) * | 1973-09-29 | 1975-05-26 | ||
JPS5353759A (en) * | 1976-10-27 | 1978-05-16 | Fujitsu Ltd | Method of measuring value of resistance of ccr composite parts |
-
1986
- 1986-03-18 JP JP61059865A patent/JP2597548B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62216514A (ja) | 1987-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6057106B2 (ja) | オ−トゼロ積分器 | |
CA2075127C (en) | Integrated circuit sampled-and-hold phase detector with integrated current setting resistor | |
US4140928A (en) | Monostable multivibrator | |
JP2597548B2 (ja) | 素子変動値検出回路 | |
US2995305A (en) | Electronic computer multiplier circuit | |
JPH08327677A (ja) | 容量型センサ用検出回路および検出方法 | |
US4056826A (en) | Subcarrier regeneration circuit for color television receivers | |
JP2597547B2 (ja) | 素子変動値検出回路 | |
US5900771A (en) | Capacitive multiplier for timing generation | |
US4229759A (en) | Signal detector including sample and hold circuit with reduced offset error | |
US4357631A (en) | Ghost cancelling system | |
JPS624038B2 (ja) | ||
US6002296A (en) | Filter circuit with an intermittent constant current with constant period | |
EP0336496A1 (en) | Circuit arrangement for synchronizing an oscillator | |
US3812383A (en) | High speed signal following circuit | |
EP0564033B1 (en) | Electric circuit comprising a local oscillator circuit and local oscillator for such a circuit | |
JPS584867B2 (ja) | スイチヨクヘンコウカイロ | |
JP3232743B2 (ja) | フィルタ自動調整回路および基準電流発生回路 | |
JPH0311037B2 (ja) | ||
JPH0820912B2 (ja) | 半導体集積回路 | |
JP2573172B2 (ja) | 電圧制御発振器 | |
JPS5933921A (ja) | 移相回路 | |
GB1577041A (en) | Apparatus for processing a signal in a colour television receiver | |
JPH07120965B2 (ja) | 電気回路 | |
JPH07106872A (ja) | 高スルーレート演算増幅器 |