JPH0618220B2 - チップオンボード - Google Patents

チップオンボード

Info

Publication number
JPH0618220B2
JPH0618220B2 JP63020086A JP2008688A JPH0618220B2 JP H0618220 B2 JPH0618220 B2 JP H0618220B2 JP 63020086 A JP63020086 A JP 63020086A JP 2008688 A JP2008688 A JP 2008688A JP H0618220 B2 JPH0618220 B2 JP H0618220B2
Authority
JP
Japan
Prior art keywords
chip
board
solder resist
conductor circuit
nickel plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63020086A
Other languages
English (en)
Other versions
JPH01194428A (ja
Inventor
貞久 古橋
耕士 鵜飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP63020086A priority Critical patent/JPH0618220B2/ja
Publication of JPH01194428A publication Critical patent/JPH01194428A/ja
Publication of JPH0618220B2 publication Critical patent/JPH0618220B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Wire Bonding (AREA)
  • Chemically Coating (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はベアチップ半導体素子を搭載し、金、アルミニ
ウム、銅等の材質のボンディングワイヤーによりワイヤ
ーボンディング実装を行うためのチップオンボードに関
するものである。
（従来の技術） 一般に、ベアチップ半導体素子をワイヤーボンディング
実装する金属ワイヤーとして、金ワイヤーがある。金は
高価であることは勿論であるが、ワイヤーボンディング
の安定性、信頼性の上で他のアルミニウム、銅より優れ
ているため、金ワイヤーがボンディングワイヤーの主流
となっている。この金ワイヤーによりワイヤーボンディ
ングを行う場合のチップオンボード用金メッキとしては
９９．９９％以上の純度が要求され、導体回路を形成す
る銅が金に拡散するのを防止するために、金の下地には
ニッケルメッキ層が形成されるのが一般的であり、ま
た、ワイヤーボンディング時の硬度を持たせるためにも
ニッケルメッキ層が形成される。
ところで、これらのニッケル、金のメッキ法として一般
には電解メッキ法が用いられるが、特に電解ニッケルメ
ッキの場合にあっては、第２図〜第４図に示すように、
イカリ肩(80)や金ボール(90)等の異常な形状に析出し易
く、また、導体回路(20)の配線形状によって電解ニッケ
ルメッキ層(82)の厚みのバラツキが大きく導体間に段差
が発生し、それに起因してボンディングワイヤーが外れ
る等の障害が起き易くなっている。
これらの電解ニッケルメッキ層(82)のメッキ厚のバラツ
キ等の問題を解決するためには、ニッケルメッキを無電
解メッキ法で行えば好結果が得られそうであるが、一般
的な方法即ち、所望の導体回路(20)を形成し、ソルダー
レジスト(30)を施したのち無電解ニッケルメッキ、金メ
ッキを行う場合にあっては、以下のような問題がある。
つまり、 導体回路(20)としての銅の上に無電解ニッケルメッキ
(32)を行うためには、先ず、前処理として銅表面をパラ
ジウム等により触媒作用のある表面とする必要がある
が、この触媒工程において一般には数１０％の塩酸浴が
使用されるため、前記ソルダーレジスト(30)が浮き上が
り、剥がれ不良となってしまう。
年々高信頼性の要求を受けつつあるチップオンボード
(100)にあっては、前記の一般的な方法、即ち、所望の
導体回路(20)を形成し、ソルダーレジスト(30)を施した
後、無電解ニッケルメッキ(32)、金メッキ(81)を行う場
合には、ソルダーレジスト(30)の下地が銅であるため、
腐食、銅マイグレーションに対する注意が特に必要とな
る。
また、従来のチップオンボード(100)にあっては、高
密度配線の要求からスルーホール銅メッキは薄く形成し
てあり、ワイヤーボンディング等の加熱時の基板の厚み
方向への寸法変化に対してのスルーホールの強度を得る
ために、ニッケルメッキ層(82)で補強を行っていたが、
第４図に示すように、チップオンボード(100)用ソルダ
ーレジスト(30)は、様々な用途の要求の中でスルーホー
ル(60)部にソルダーレジスト(30)を形成する場合が多
く、従ってスルーホール(60)にはニッケルメッキ(82)が
施されず強度不足の心配があり、また銅メッキ厚付けに
より強度を保持しようとした場合には、導体回路(20)形
成時のエッチング精度が悪くなり高密度配線の妨げとな
る。
さらに、導体回路(20)の全面にニッケルメッキ(82)及
び金メッキ(81)を施した後、ソルダーレジスト(30)を適
宜形成する場合にあっては、本来、金が不要な導体回路
(20)の部分にも金メッキ(81)が施されることになり、大
幅なコストアップとなる。
そこで、本発明者等はこの種のチップオンボードにおけ
る従来技術の不充分さを解決すべく鋭意研究してきた結
果、導体回路の全面に無電解ニッケルメッキ(32)を施
し、その後無電解ニッケルメッキ(32)の表面上の必要箇
所にソルダーレジスト(30)を公知の方法により形成し、
適宜金メッキを施すことが良い結果を招来することを新
規に知見し、本発明を完成したのである。
（発明が解決しようとする課題） 本発明は以上のような経緯に基ずいてなされたもので、
その解決しようとする問題点は、特に金ワイヤー(40)に
よりワイヤーボンディング実装を行う際のチップオンボ
ード(100)用ニッケルメッキ層に起因するワイヤーボン
ディング性の悪さ、及びチップオンボード(100)自体の
信頼性の低さである。
そして、本発明の目的とするところは、ワイヤーボンデ
ィング性がよいことは勿論、ソルダーレジスト(30)剥が
れ不良や導体回路の腐食、銅マイグレーションの心配が
不要であり、しかもスルーホール(60)部にソルダーレジ
スト(30)を形成した場合にあってもスルーホール(60)の
信頼性が高く、さらに、従来から採用されている機械・
設備をもそのまま使用して製造することができる安価で
高信頼性のチップオンボードを提供することにある。
（課題を解決するための手段） 以上の問題点を解決するために本発明が採った手段を実
施例に対応する第１図を参照して説明すると、「導体回
路(20)が形成されてベアチップ半導体素子(50)等が搭載
実装されるチップオンボード(100)において、前記導体
回路(20)の全面には無電解ニッケルメッキ(32)が形成さ
れ、さらに無電解ニッケルメッキ(32)の表面上に必要箇
所にソルダーレジスト(30)が形成されていることを特徴
とするチップオンボード(100)」である。
この構成を図面に示した具体例に従ってさらに詳しく説
明すると、第１図には本発明に係るチップオンボード(1
00)の縦断面図が示してある。このチップオンボード(10
0)は導体回路(20)が形成され、導体回路(20)の全面に無
電解ニッケルメッキ層(32)が設けてある。そして、無電
解ニッケルメッキ(32)の表面上の必要箇所にソルダーレ
ジスト(30)が形成してあり、また適宜金メッキ(31)が施
してある。ここで金メッキ層(31)は、ベアチップ半導体
素子(50)等を搭載もしくはワイヤーボンディング等の接
続を行う端子(24)部にのみ施してあり、これらの部分
は、ソルダーレジスト(30)を形成しない部分であること
は勿論である。そして、無電解ニッケルメッキ層(32)
は、前記部品を搭載もしくは接続を行う端子(24)部は勿
論、ソルダーレジスト(30)を形成したスルーホール(60)
を含む導体回路(20)の全面上に形成されている。
なお、このように形成したチップオンボード(100)に対
してはベアチップ半導体素子(50)等を搭載し、ボンディ
ングワイヤー(40)等により接続を行い、しかるのち必要
箇所を図面中に点線で示したように適宜樹脂封止(70)を
行うのである。
（発明の作用） 本発明は、以上のような手段を採ることによって以下の
ような作用がある。
すなわち、まず無電解ニッケルメッキ(32)の表面上の必
要箇所に導体回路(20)を形成し、導体回路(20)の全面に
無電解ニッケルメッキ(32)を施し、しかる後所望のソル
ダーレジスト(30)を公知の方法により形成し適宜金メッ
キを施した場合にあっては、ソルダーレジスト(30)を形
成する前工程で無電解ニッケルメッキ(32)が施されるわ
けであり、当然ソルダーレジスト(30)が触媒工程におけ
る数１０％の塩酸に曝されることがない。従って、ソル
ダーレジスト(30)が塩酸により浮き上がり、剥がれ不良
となることはないのである。この場合のソルダーレジス
ト(30)の種類としては、特に耐薬品性の優れたものであ
る必要はなく、一般の耐金メッキ浴用のものの使用が可
能である。そして、本発明のニッケルのメッキ方法をニ
ッケルリン浴による無電解メッキ法に限定し、その生成
したニッケルが非晶質の析出状態であって、他のメッキ
と異なる安定な薄い、しかも酸化が進行しない酸化皮膜
のもつ性質であることを利用することによって、導体回
路の全面に無電解ニッケルメッキ(32)を施し、いかる後
ソルダーレジスト(30)を形成し適宜金メッキ(31)を施し
た場合にあっても、ソルダーレジスト(30)剥がれや金剥
がれが発生しないものとすることもできる。
また、導体回路(20)のソルダーレジスト(30)の下地部の
ほか、ソルダーレジスト(30)で覆われたスルーホール(6
0)部においても全面無電解ニッケルメッキ(32)層が施さ
れているため、導体回路(20)である銅の腐食、銅マイグ
レーションの心配が不要であり、スルーホール(60)部の
信頼性も高いものとなっている。
さらに、ニッケルのメッキ方法は無電解メッキ法である
ので、導体回路の配線形状によるニッケルメッキの厚み
のバラツキが小さく、異常な形状に析出し難く、そのた
めワイヤーボンディング性が良いことは勿論である。
（実施例） 次に、本発明に係るチップオンボード(100)を、図面に
示した実施例に従って詳細に説明する。
第１図は、本発明にの実施例に係るチップオンボード(1
00)の縦断面図が示してあり、このチップオンボード(10
0)の導体回路(20)は公知の方法により、ベアチップ半導
体素子(50)を搭載するダイパット部(23)、ボンディング
ワイヤー(40)によりベアチップ半導体素子(50)とワイヤ
ーボンディング接続を行うボンディング端子(24)部、そ
して電気的な回路としての導体回路(20)及びスルーホー
ル(60)が接続、あるいは独立したものとして適宜形成し
てある。そしてソルダーレジスト(30)、無電解ニッケル
メッキ(32)及び金メッキ(31)は以下の工程順で形成され
ている。即ち、先ず、前記導体回路(20)の全面に無電
解ニッケルメッキ(32)を施す。次に、ソルダーレジス
ト(30)を公知の方法で無電解ニッケルメッキ(32)の表面
上の必要箇所に箇所に形成する。そして金メッキ層(3
1)を適宜施すのである。
従って、金メッキ層(31)は前記ソルダーレジスト(30)を
形成していない部分のみとなり、また無電解ニッケルメ
ッキ層(32)は、金メッキ層(31)の下地導体回路(20)上に
施されていることは勿論、ソルダーレジスト(30)の下地
導体回路(20)上及びスルーホール(60)上にも施されたも
のとなっている。
なお、このように形成したチップオンボード(100)に対
してはベアチップ半導体素子(50)等を搭載し、ボンディ
ングワイヤー(40)等により接続を行い、しかるのち必要
箇所を図面中に点線で示したように適宜樹脂封止(70)を
行う。
（発明の効果） 以上詳述したように、本発明は、上記実施例にて例示し
た如く、「導体回路が形成されてベアチップ半導体素子
等が搭載実装されるチップオンボードにおいて、前記導
体回路の全面には無電解ニッケルメッキが形成され、さ
らに無電解ニッケルメッキ(32)の表面上の必要箇所にソ
ルダーレジストが形成されていることを特徴とするチッ
プオンボード」にその構成上の特徴があり、これによ
り、ワイヤーボンディング性がよいことは勿論、ソルダ
ーレジスト(30)剥がれ不良や導体回路(20)の腐食、銅マ
イグレーションの心配が不要であり、しかもスルーホー
ル(60)部にソルダーレジスト(30)を形成した場合であっ
てもスルーホール(60)の信頼性が高く、さらに、従来か
ら採用されている機械・設備をもそのまま使用して製造
することができる安価で、高信頼性のチップオンボード
を提供することができる。
【図面の簡単な説明】
第１図は本発明の実施例に係るチップオンボードの縦断
面図である。 なお、第２図及び第３図はそれぞれ従来のチップオンボ
ードの問題点であるイカリ肩、金ボールを説明するため
の縦断面図であり、第４図は従来のチップオンボードで
あってソルダーレジストを形成したスルーホール部にニ
ッケル層がないことを説明するための縦断面図である。 符号の説明 20……導体回路、30……ソルダーレジスト、31……金メ
ッキ層、32……無電解ニッケルメッキ層、40……ボンデ
ィングワイヤー、50……ベアチップ半導体素子、60……
スルーホール、70……樹脂封止、80……イカリ肩、90…
…金ボール、100……チップオンボード。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】導体回路が形成されてベアチップ半導体素
    子等が搭載実装されるチップオンボードにおいて、 前記導体回路の全面には無電解ニッケルメッキが形成さ
    れ、さらに、該無電解ニッケルメッキの表面上の必要箇
    所にソルダーレジストが形成されていることを特徴とす
    るチップオンボード。
JP63020086A 1988-01-29 1988-01-29 チップオンボード Expired - Lifetime JPH0618220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63020086A JPH0618220B2 (ja) 1988-01-29 1988-01-29 チップオンボード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63020086A JPH0618220B2 (ja) 1988-01-29 1988-01-29 チップオンボード

Publications (2)

Publication Number Publication Date
JPH01194428A JPH01194428A (ja) 1989-08-04
JPH0618220B2 true JPH0618220B2 (ja) 1994-03-09

Family

ID=12017295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63020086A Expired - Lifetime JPH0618220B2 (ja) 1988-01-29 1988-01-29 チップオンボード

Country Status (1)

Country Link
JP (1) JPH0618220B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810201Y2 (ja) * 1990-03-27 1996-03-27 日本電気株式会社 半導体装置用パッケージ
JP3389357B2 (ja) * 1994-11-29 2003-03-24 新光電気工業株式会社 半導体チップ搭載用基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770816B2 (ja) * 1986-11-19 1995-07-31 ソニー株式会社 回路基板の製法

Also Published As

Publication number Publication date
JPH01194428A (ja) 1989-08-04

Similar Documents

Publication Publication Date Title
US4993148A (en) Method of manufacturing a circuit board
JP6078585B2 (ja) 小型電子機器、その形成方法、およびシステム
US7777352B2 (en) Semiconductor device with semiconductor device components embedded in plastic package compound
US7928574B2 (en) Semiconductor package having buss-less substrate
CN101315917A (zh) 配线基板及其制造方法
US20090071707A1 (en) Multilayer substrate with interconnection vias and method of manufacturing the same
JPH0621140A (ja) 銅と半導体の化合物を含むメタラジを有する電子デバイス
KR100551576B1 (ko) 반도체 장치 및 그 제조방법
JP2006339609A (ja) 配線基板およびその製造方法
US8110752B2 (en) Wiring substrate and method for manufacturing the same
TWI409889B (zh) 半導體裝置及其製造方法
US7405146B2 (en) Electroplating method by transmitting electric current from a ball side
JP3297177B2 (ja) 半導体装置の製造方法
JPH0618220B2 (ja) チップオンボード
US6376054B1 (en) Surface metallization structure for multiple chip test and burn-in
JPS6358708A (ja) 異方性導電膜
JP2826650B2 (ja) 半導体装置用リードフレーム
JP4193479B2 (ja) 素子実装基板の製造方法
JPH11102937A (ja) 両面配線ｔａｂ用テープ
JP3709035B2 (ja) ２層配線基板、及びその製造方法
KR19990039245A (ko) 다중 도금층을 가진 기판의 제조방법
JP3167360B2 (ja) 混成集積回路用基板の製造方法
JPS6148993A (ja) 混成集積回路の製造方法
JP2002212782A (ja) 電気メッキ構造及び当該電気メッキ構造を有する配線基板
JPH1012987A (ja) ２層配線基板