JP3709035B2 - 2層配線基板、及びその製造方法 - Google Patents
2層配線基板、及びその製造方法 Download PDFInfo
- Publication number
- JP3709035B2 JP3709035B2 JP01276797A JP1276797A JP3709035B2 JP 3709035 B2 JP3709035 B2 JP 3709035B2 JP 01276797 A JP01276797 A JP 01276797A JP 1276797 A JP1276797 A JP 1276797A JP 3709035 B2 JP3709035 B2 JP 3709035B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring pattern
- wiring
- foil
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、2層配線TABテープ等、絶縁性基板の両面に配線パターンを有した2層配線基板、及びその製造方法に関し、特に、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させた2層配線基板、及びその製造方法に関する。
【0002】
【従来の技術】
絶縁性基板の両面に配線パターンが形成され、両面の配線パターンをスルーホール、或いはビアホールを介して接続した2層配線基板として、TCP(Tape Carrier Package) 用の2層配線TAB(Tape Automated Bonding)テープがある。
【0003】
図6は、従来のTCP用2層配線TABテープを示す。この2層配線TABテープは、デバイスホール1A、及びブラインドビアホール1Bが形成されたポリイミドテープ1と、ポリイミドテープ1の一面に形成されたCu箔から成る信号用配線パターン2Aと、ポリイミドテープ1の他面に形成されたCu箔から成る電源・グランド用配線パターン4Aと、ブラインドビアホール1B内に形成され、信号用配線パターン2Aと電源・グランド用配線パターン3Aを電気的に接続するCu蒸着層3Bと、信号用配線パターン2Aの所定の領域に施され、パターン間を保護、絶縁するソルダーレジスト4より構成され、信号用配線パターン2Aのインナリードにバンプ5を介してICチップ6を接続することにより半導体装置とされる。
【0004】
図7は、ブラインドビアホール1Bを介した2層配線の接続構造を示し、信号用配線パターン2Aと電源・グランド用配線パターン3Aがブラインドビアホール1Bの内壁に電源・グランド用配線パターン3Aと共に蒸着によって形成されたCu蒸着層3Bを介して接続されている。このCu蒸着層3Bは、厚さ500ÅのNi或いはCrの下地金属上に厚さ3μmのCuを蒸着することによって形成されている。
【0005】
一方、2層配線基板の両面の配線パターンの接続を、ブラインドビアホールの内壁にCuめっき層を形成して行ったものがある。図8の(a) 〜(d) は、Cuめっき層の形成方法を示し、絶縁性基板7とその一面の配線パターン9を貫通して絶縁性基板7の他面の配線パターン8の裏面に到達するブラインドビアホール7Aの内壁、及びその近傍にカーボンブラック10を吸着させ、ブラインドビアホール7Aの内壁以外のカーボンブラック10をマイクロエッチングで除去し、最後にブラインドビアホール7A内のカーボンブラック10上に電気めっきを行うことによってCuめっき層11が形成される。
【0006】
また、図9の(a) 〜(d) は、Cuめっき層の他の形成方法を示し、絶縁性基板7とその一面の配線パターン9を貫通して絶縁性基板7の他面の配線パターン8の裏面に到達するブラインドビアホール7Aの内壁に、過マンガン塩酸処理によってMnO2 層12を形成し、このMnO2 層12とピロール誘電体のモノマーを酸性下で酸化重合させて導電性ポリマー13を形成し、最後にスルーホール7Aの導電性ポリマー13上に電気めっきを行うことによってCuめっき層11が形成される。
【0007】
しかし、以上述べた2層配線基板において、ブラインドビアホール内に形成したCu蒸着層によって2層配線を接続したものでは、コイルで連続的に蒸着する高価な装置を使用しないと生産性が低くなるという問題があり、また、ブラインドビアホール内に形成したCuめっき層によって2層配線を接続したものでは、Cuめっき前にブラインドビアホールの内壁に導電膜を形成しなければならないため、構成が複雑化して生産性が低下するという問題がある。
【0008】
そこで、本出願人はこのような問題を解決する2層配線基板として、図10に示すものを提案している。この2層配線基板は、TCP用2層配線TABテープにおいて、別に設けた陽極14と、信号用配線パターン2Aを用いた陰極により積み上げていく方法による電気Cuめっき処理を実行し、それによってブラインドビアホール1B内にCuめっき層15を成長させて信号用配線パターン2Aと電源・グランド用配線パターン3Aを接続する構成を有している(引用数字は図7と共通)。
【0009】
【発明が解決しようとする課題】
しかし、提案されている2層配線基板によると、ブラインドビアホールは行き止まりのため、その中ではCuめっき液の流れが悪く、Cuめっき液がブラインドビアホールの底に入らず、図10に示すように、気泡16の巻き込みが発生する。このため、ブラインドビアホールの内壁にCuめっきを確実に密着させて積み上げることが難しくなり、導通不良が発生する恐れがある。
【0010】
従って、本発明の目的は構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させることができる2層配線基板、及びその製造方法を提供することである。
【0011】
【課題を解決するための手段】
本発明は上記問題点に鑑み、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させるため、表面の配線パターンと裏面の配線パターンはビアホールに通じる貫通穴を有し、前記表面の配線パターンを陰極とし、前記裏面の配線パターン側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気めっきを行って前記ビアホール内に成長させたCuめっき層によって接続された2層配線基板を提供するものである。
【0012】
上記表面の配線パターンは、ビアホールをブラインド状に閉塞する信号配線層であり、上記表面の配線パターンの貫通穴は、Cuめっき層の形成前に信号配線層に形成される構成であることが好ましい。
【0013】
上記Cuめっき層は、表面の配線パターンを電極の1つとして使用する電気めっきによって構成され、上記絶縁性基板は、厚さ75μm以下のポリイミドテープによって構成され、上記ビアホールは、30〜500μmの直径を有し、上記表面の配線パターンと裏面の配線パターンは、25μm以下の厚さと100μm以下の配線間ピッチを有すると共に一方がデバイスホールに突出し、且つ、表面にソルダレジスト被覆層が施された構成を有することが好ましい。
【0014】
上記Cuめっき層は、表面の配線パターンを電極の1つとして使用する電気めっきによって構成され、上記絶縁性基板は、厚さ75μm以下のポリイミドテープによって構成され、上記ビアホールは、30〜500μmの直径を有し、上記表面の配線パターンと裏面の配線パターンは、25μm以下の厚さと100μm以下の配線間ピッチを有すると共に、デバイス搭載領域を除く領域の表面にソルダレジスト被覆層が施された構成を有することが好ましい。
【0015】
上記Cuめっき層は、3A/dmmより大きい電流密度で行われる電気めっきによって成長させられた構成を有することが好ましい。
【0016】
また、本発明は上記の目的を達成するため、絶縁性基板の表面及び裏面にCu箔を設け、一方のCu箔の所定の位置に所定の直径の貫通穴を、他方のCu箔の所定の位置に対応する位置に所定の直径より小なる直径の貫通穴をそれぞれ形成し、絶縁性基板の所定の位置に対応する位置に所定の直径のビアホールを形成し、Cu箔の一方を電気めっき用の陰極とし、前記Cu箔のもう一方の側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気Cuめっきを行って、ビアホール内にCuめっき層を成長させることにより表面及び裏面のCu箔を接続し、表面及び裏面のCu箔を所定のパターンに成形して、絶縁性基板の表面及び裏面に配線パターンを形成するようにした2層配線基板の製造方法を提供するものである。
【0017】
更に本発明は上記の目的を達成するため、絶縁性基板の表面及び裏面にCu箔を設け、一方のCu箔の所定の位置に所定の直径の貫通穴を、他方のCu箔の所定の位置に対応する位置に所定の直径より小なる直径の貫通穴をそれぞれ形成し、絶縁性基板の所定の位置に対応する位置に所定の直径のビアホールを形成し、表面及び裏面のCu箔を所定のパターンに成形して、絶縁性基板の表面及び裏面に配線パターンを形成し、表面及び裏面の配線パターンの一方を電気めっき用の陰極とし、前記表面及び裏面の配線パターンのもう一方の側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気Cuめっきを行って、ビアホール内にCuめっき層を成長させることにより表面及び裏面の配線パターンを接続するようにした2層配線基板の製造方法を提供するものである。
【0018】
【発明の実施の形態】
以下、本発明の2層配線基板、及びその製造方法を添付図面を参照しながら詳細に説明する。
【0019】
図1は、本発明の第1の実施の形態としてTCP用2層配線TABテープを示す。この2層配線TABテープは、デバイスホール1A、及びブラインドビアホール1Bが形成されたポリイミドテープ1と、ポリイミドテープ1の一面に形成されたCu箔から成る信号用配線パターン2Aと、ポリイミドテープ1の他面に形成されたCu箔から成る電源・グランド用配線パターン3Aと、ブラインドビアホール1B内に形成され、信号用配線パターン2Aと電源・グランド用配線パターン3Aを電気的に接続するCuめっき層15と、信号用配線パターン2A、及び電源・グランド用配線パターン3Aの所定の領域に施され、各パターン間を保護、絶縁するソルダーレジスト4A、4Bと、ブラインドビアホール1Bの底である信号用配線パターン2Aに形成された貫通穴17より構成され、信号用配線パターン2Aのインナリードにバンプ5を介してICチップ6を接続することにより半導体装置とされる。
【0020】
ポリイミドテープ1は、20〜75μmの厚さを有し、ブラインドビアホール1Bは30〜500μmの直径を有している。
【0021】
信号用配線パターン2Aと電源・グランド用配線パターン3Aは、2〜25μm以下の厚さと100μm以下の配線間ピッチを有し、貫通穴17は20μm以上の直径を有している。
【0022】
図2は、上記2層配線TABテープのブラインドビア1Bを示し、ブラインドビアホール1Bの底を構成する信号用配線パターン2Aに貫通穴17が形成され、信号用配線パターン2Aと電源・グランド用配線パターン3Aが、信号用配線パターン2Aを陰極として使用した積み上げていく方法による電気Cuめっきによってブラインドビアホール1B内に成長したCuめっき層15によって接続されている。電気Cuめっきは、例えば、表1に示す光沢Cuと無光沢Cuを用い、3A/dmmより大きい電流密度で行う。
【表1】
【0023】
以上の構成において、2層配線TABテープを製造する場合には、まず、図3の(a) に示すように、厚さ20〜75μmのポリイミドテープ1の1面に厚さ25μm以下のCu箔2を有した2層CCL(Copper Clad Laminate)材を準備し、そのポリイミドテープ1のCu箔2と反対側の面に、厚さ25μm以下のCu箔3をラミネートする。
【0024】
次に、図3の(b) に示すように、Cu箔3のデバイスホール形成位置に所定の面積の穴3Cを、また、ブラインドビアホール形成位置に直径30〜500μmの穴3Dをそれぞれフォトアプリケーションとエッチングで形成する。
【0025】
続いて、図3の(c) に示すように、Cu箔2のブラインドビアホールの底になる位置に直径20μm以上の貫通穴17を形成する。
【0026】
更に、図3の(d) に示すように、Cu箔3をマスクとして、ポリイミドテープ1の穴3C、3Dから露出した部分にレーザ加工を行い、デバイスホール1A、及びブラインドビアホール1Bを形成する。
【0027】
この後、図3の(e) に示すように、ブラインドビアホール1Bの周囲の所定の領域を残すようにCu箔3の所定の領域にソルダーレジスト4Bを塗布する。
【0028】
そして、図4の(a)に示すように、陽極14が配置されたCuめっき液内においてCu箔2を陰極とした積み上げていく方法による電気Cuめっき処理を行ってブラインドビアホール1B内にCuめっき層15を成長させ、Cu箔2とCu箔3を接続する。
【0029】
最後に、図4の(b) に示すように、Cu箔2、3にフォトアプリケーションとエッチングを施して、100μm以下の配線間ピッチの信号用配線パターン2A、及び電源・グランド用配線パターン3Aをそれぞれ形成した後、図1に示すように、信号用配線パターン2A上の所定の領域にソルダーレジスト4Aを塗布する。
【0030】
このような2層配線TABテープによると、ブラインドビアホール1Bの底に貫通穴17が形成されているため、電気Cuめっき処理におけるブラインドビアホール1B内のCuめっき液の流れが良く、ブラインドビアホール1Bの内壁にCuめっきが確実に積み上げられる。このため、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させることができる。
【0031】
第1の実施の形態において、Cu箔2、3の厚さを25μm以下にする理由は、配線パターン間のピッチが80μmまではCu箔の厚さが35μmまでエッチング可能であったが、配線パターン間のピッチを80μm以下にして微細化を図ろうとすると、Cu箔2、3の厚さが25μm以下でないとエッチングできなくなるからである。また、ポリイミドテープ1の厚さを20〜75μmにする理由は、ポリイミドキャスティング製法の制限のためには75μm以下の厚さが望ましく、電気絶縁性とテープ搬送の強さを確保するため最小20μmの厚さが必要になるからである。更に、ブラインドビアホール1Bの直径を30〜500μmにする理由は、配線パターンの微細化に対応するためである。更にまた、電気Cuめっきを3A/dmmより大きい電流密度で行う理由は、信号用配線パターン2Aと電源・グランド用配線パターン3Aの導通を確実に確保するためである。即ち、3A/dmmより大きい電流密度で行うと、ブラインドビアホール1Bの内壁が無処理状態、つまり、導電膜の形成を行わなくても、信号用配線パターン2Aと電源・グランド用配線パターン3AにわたってCuめっきを成長させることができる。更にまた、貫通穴17の直径を20μm以上にする理由は、これ以上でないとCuめっき液の流れを良好にする効果が得られないからである。
【0032】
図5は、本発明の第2の実施の形態に係る2層配線TABテープを示す。この2層配線TABテープは、ブラインドビアホール1Bの底を構成する信号用配線パターン2Aに貫通穴17が形成され、信号用配線パターン2Aと電源・グランド用配線パターン3Aがブラインドビアホール1Bに電気Cuめっきによって成長させられたCuめっき層15によって接続されている。ポリイミドテープ1にはデバイスホールがなく、信号用配線パターン2A上にバンプ6を介してICチップが搭載される。このような2層配線TABテープでは、第1の実施の形態と同様な効果を得ることができる他、デバイスホールがないため、構成の簡素化を図ることができる。
【0033】
なお、以上の実施の形態では、接着剤を使用しないでポリイミドテープにCu箔を設けたCu貼り材を用いたが、接着剤ありのものを用いても良い。
【0034】
【実施例1】
厚さ50μmのポリイミドテープの一面に厚さ18μmのCu箔が設けられた2層CCL材のポリイミドテープの他面に、厚さ25μmのCu箔を設けて、厚さ18μmのCu箔のインナーリード側と入力リード側のブラインドビアホール形成位置に直径30μmの穴をそれぞれ64個ずつ、また、デバイスホール形成位置に6mm角の穴をフォトアプリケーションとエッチングによってそれぞれ形成した。次に、厚さ25μmのCu箔のインナーリード側と入力リード側のブラインドビアホールの底になる位置に直径20μmの穴をフォトアプリケーションとエッチングによってにそれぞれ64個形成した。更に、厚さ18μmのCu箔をマスクとしてレーザ加工を行い、ポリイミドテープのインナーリード側と入力リード側に直径30μmのブラインドビアホールをそれぞれ64個、また、中央に6mm角のデバイスホールをそれぞれ形成した。そして、ブラインドビアホールの周囲直径130μmを残してソルダーレジストを厚さ15μmで塗布した。次に、厚さ25μmのCu箔を陰極として、光沢Cuを用いて積み上げていく方法で電流密度3A/dmmで電気Cuめっきを行い、ブラインドビアホール内に7μmのCuめっき層を成長させ、両Cu箔を導通させた。この後、厚さ25μmのCu箔から配線間ピッチが80μmのインナーリードと入力リードを有する信号配線層を、また、厚さ18μmのCu箔から角形の電源・グランド層をそれぞれフォトアプリケーションとエッチングによって作成した。最後に、信号配線層上の所定の領域にソルダーレジストを厚さ15μmで塗布した。
【0035】
ここで、2層配線の導通部の信頼性を評価するために、−55℃×30分と150℃×30分を1サイクルとした温度サイクル試験を1000サイクル実施して、導通抵抗の変化を200、500、1000サイクルごとに測定したところ、抵抗の増加もなく、2層配線の導通部、つまり、Cuめっき層の熱ストレスによる信頼性が得られていることが判った。また、85℃、湿度85%でDCバイアス50Vでのマイグレーション試験を1000時間実施したところ、2層配線の導通部、つまり、Cuめっき層の導通破壊もなく、2層配線層の絶縁破壊はないことが判った。
【0036】
【実施例2】
厚さ50μmのポリイミドテープの両面に厚さ18μmのCu箔がラミネートされた3層CCL材の一方のCu箔のインナーリード側と入力リード側のブラインドビアホール形成位置に直径50μmの穴をフォトアプリケーションとエッチングによってそれぞれ64個形成した。次に、他方のCu箔のインナーリード側と入力リード側のブラインドビアホールの底になる位置に直径30μmの穴をフォトアプリケーションとエッチングによってにそれぞれ64個形成した。更に、直径50μmの穴を有するCu箔層をマスクとしてレーザ加工を行い、ポリイミドテープのインナーリード側と入力リード側に直径50μmのブラインドビアホールをそれぞれ64個形成した。そして、直径30μmの穴を有するCu箔から配線間ピッチが80μmのインナーリードと入力リードを有する信号配線層を、また、直径50μmの穴を有するCu箔から角形の電源・グランド層をそれぞれフォトアプリケーションとエッチングによって作成した。次に、ブラインドビアホールの周囲直径130μmを残してソルダーレジストを厚さ15μmで塗布した。また、信号配線層上のフリップチップ接続するリード以外にソルダーレジストを厚さ15μmで塗布した。最後に光沢Cuめっきを用いて積み上げていく方法で電流密度3A/dmmで電気Cuめっきを行い、ブラインドビアホール内に7μmのCuめっき層を成長させ、2層配線を導通させた。
【0037】
ここで、2層配線の導通部の信頼性を評価するために、−55℃×30分と150℃×30分を1サイクルとした温度サイクル試験を1000サイクル実施して、導通抵抗の変化を200、500、1000サイクルごとに測定したところ、抵抗の増加もなく、2層配線の導通部、つまり、Cuめっき層の熱ストレスによる信頼性が得られていることが判った。また、85℃、湿度85%でDCバイアス50Vでのマイグレーション試験を1000時間実施したところ、2層配線の導通部、つまり、Cuめっき層の導通破壊もなく、2層配線層の絶縁破壊はないことが判った。
【0038】
【発明の効果】
以上説明したように、本発明の2層配線基板、及びその製造方法によると、絶縁性基板の表面及び裏面の配線パターンにビアホールに通じる貫通穴を形成し、絶縁性基板の表面及び裏面の配線パターンをビアホール内に成長したCuめっき層によって接続したため、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示す断面図。
【図2】第1の実施の形態におけるブラインドビアホールの断面図。
【図3】第1の実施の形態における製造工程を示す断面図。
【図4】第1の実施の形態における製造工程を示す断面図。
【図5】本発明の第2の実施の形態を示す断面図。
【図6】従来の2層配線TABテープを示す断面図。
【図7】従来の2層配線TABテープにおけるブラインドビアホールの断面図。
【図8】従来の2層配線基板の2層配線の導通構造を示す断面図。
【図9】従来の2層配線基板の2層配線の導通構造を示す断面図。
【図10】提案されている2層配線基板の2層配線の導通構造を示す断面図。
【符号の説明】
1 ポリイミドテープ
1A デバイスホール
1B ブラインドビアホール
2 Cu箔
2A 信号用配線パターン
3 Cu箔
3A 電源・グランド用配線パターン
3B Cu蒸着層
3C、3D 穴
4、4A、4B ソルダーレジスト
5 バンプ
6 ICチップ
7 絶縁性基板
8、9 配線パターン
10 カーボンブラック
11 Cuめっき層
12 MnO2 層
13 導電性ポリマー
14 陽極
15 Cuめっき層
16 気泡
17 貫通穴
Claims (7)
- 絶縁性基板の表面、及び裏面の配線パターンを、前記絶縁性基板に形成されたビアホールを介して接続した2層配線基板において、
前記表面の配線パターンと前記裏面の配線パターンは、前記ビアホールに通じる貫通穴を有し、前記表面の配線パターンを陰極とし、前記裏面の配線パターン側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気めっきを行って前記ビアホール内に成長させたCuめっき層によって接続されていることを特徴とする2層配線基板。 - 前記表面の配線パターンは、前記ビアホールをブラインド状に閉塞する信号配線層であり、
前記表面の配線パターンの前記貫通穴は、前記Cuめっき層の形成前に前記信号配線層に形成される構成の請求項1記載の2層配線基板。 - 前記Cuめっき層は、前記表面の配線パターンを電極の1つとして使用する電気めっきによって構成され、
前記絶縁性基板は、厚さ75μm以下のポリイミドテープによって構成され、
前記ビアホールは、30〜500μmの直径を有し、
前記表面の配線パターンと前記裏面の配線パターンは、25μm以下の厚さと100μm以下の配線間ピッチを有すると共に一方がデバイスホールに突出し、且つ、表面にソルダレジスト被覆層が施された構成を有する請求項1記載の2層配線基板。 - 前記Cuめっき層は、前記表面の配線パターンを電極の1つとして使用する電気めっきによって構成され、
前記絶縁性基板は、厚さ75μm以下のポリイミドテープによって構成され、
前記ビアホールは、30〜500μmの直径を有し、
前記表面の配線パターンと前記裏面の配線パターンは、25μm以下の厚さと100μm以下の配線間ピッチを有すると共に、デバイス搭載領域を除く領域の表面にソルダレジスト被覆層が施された構成を有する請求項1記載の2層配線基板。 - 前記Cuめっき層は、3A/dmmより大きい電流密度で行われる前記電気めっきによって成長させられた構成を有する請求項3、或いは3記載の2層配線基板。
- 絶縁性基板の表面及び裏面にCu箔を設け、一方の前記Cu箔の所定の位置に所定の直径の貫通穴を、他方の前記Cu箔の前記所定の位置に対応する位置に前記所定の直径より小なる直径の貫通穴をそれぞれ形成し、前記絶縁性基板の前記所定の位置に対応する位置に前記所定の直径のビアホールを形成し、前記Cu箔の一方を電気めっき用の陰極とし、前記Cu箔のもう一方の側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気Cuめっきを行って、前記ビアホール内にCuめっき層を成長させることにより前記表面及び裏面のCu箔を接続し、前記表面及び裏面のCu箔を所定のパターンに成形して、前記絶縁性基板の表面及び裏面に配線パターンを形成することを特徴とする2層配線基板の製造方法。
- 絶縁性基板の表面及び裏面にCu箔を設け、一方の前記Cu箔の所定の位置に所定の直径の貫通穴を、他方の前記Cu箔の前記所定の位置に対応する位置に前記所定の直径より小なる直径の貫通穴をそれぞれ形成し、前記絶縁性基板の前記所定の位置に対応する位置に前記所定の直径のビアホールを形成し、前記表面及び裏面のCu箔を所定のパターンに成形して、前記絶縁性基板の表面及び裏面に配線パターンを形成し、前記表面及び裏面の配線パターンの一方を電気めっき用の陰極とし、前記表面及び裏面の配線パターンのもう一方の側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気Cuめっきを行って、前記ビアホール内にCuめっき層を成長させることにより前記表面及び裏面の配線パターンを接続することを特徴とする2層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01276797A JP3709035B2 (ja) | 1997-01-27 | 1997-01-27 | 2層配線基板、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01276797A JP3709035B2 (ja) | 1997-01-27 | 1997-01-27 | 2層配線基板、及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005182691A Division JP4119907B2 (ja) | 2005-06-22 | 2005-06-22 | 2層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209593A JPH10209593A (ja) | 1998-08-07 |
JP3709035B2 true JP3709035B2 (ja) | 2005-10-19 |
Family
ID=11814560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01276797A Expired - Fee Related JP3709035B2 (ja) | 1997-01-27 | 1997-01-27 | 2層配線基板、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3709035B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4598940B2 (ja) * | 2000-10-30 | 2010-12-15 | イビデン株式会社 | プリント基板の製造方法 |
JP5360494B2 (ja) * | 2009-12-24 | 2013-12-04 | 新光電気工業株式会社 | 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法 |
-
1997
- 1997-01-27 JP JP01276797A patent/JP3709035B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10209593A (ja) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5566200B2 (ja) | 配線基板及びその製造方法 | |
JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
JP2008522397A (ja) | 電子モジュール及びその製造方法 | |
EP1748486A2 (en) | TAB tape carrier | |
US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
US20180332714A1 (en) | Printed circuit board and method of fabricating the same | |
JP6282425B2 (ja) | 配線基板の製造方法 | |
JP2004104048A (ja) | チップ型固体電解コンデンサ | |
JP4087080B2 (ja) | 配線基板の製造方法およびマルチップモジュールの製造方法 | |
US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
CN107770946A (zh) | 印刷布线板及其制造方法 | |
US20070126108A1 (en) | External connection structure for semiconductor package, and method for manufacturing the same | |
JP3709035B2 (ja) | 2層配線基板、及びその製造方法 | |
JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
JP3733644B2 (ja) | 2層配線基板及びその製造方法 | |
JP4119907B2 (ja) | 2層配線基板 | |
JP4190632B2 (ja) | プリント配線基板 | |
JPH1079568A (ja) | プリント配線板の製造方法 | |
JPH10125817A (ja) | 2層配線基板 | |
JP2001044317A (ja) | 半導体素子搭載用基板および半導体装置ならびにそれらの製造方法 | |
KR101162506B1 (ko) | 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법 | |
CN114900994B (zh) | 一种埋入线路式电路板及其制备方法 | |
JP5493020B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
JPH11102937A (ja) | 両面配線tab用テープ | |
KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 19970130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20010322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050805 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |