JPH0618193B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0618193B2 JPH0618193B2 JP17218687A JP17218687A JPH0618193B2 JP H0618193 B2 JPH0618193 B2 JP H0618193B2 JP 17218687 A JP17218687 A JP 17218687A JP 17218687 A JP17218687 A JP 17218687A JP H0618193 B2 JPH0618193 B2 JP H0618193B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- semiconductor device
- film
- antireflection
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特に金属配線の
形成方法に関する。
形成方法に関する。
従来、金属配線のパターン形成時、金属表面特に段部で
の光の反射によるパターン形状の異常を防ぐため、数10
0Åのシリコン被膜を金属表面に被着して露光し、パタ
ーン形成後、このシリコン被膜をプラズマエッチング等
で除去していた。
の光の反射によるパターン形状の異常を防ぐため、数10
0Åのシリコン被膜を金属表面に被着して露光し、パタ
ーン形成後、このシリコン被膜をプラズマエッチング等
で除去していた。
前述した従来の反射防止シリコンを用いた金属配線形成
法では、配線形成後、反射防止シリコンをＣＦ４プラズ
マ等を用いて除去する際、下地基板表面の絶縁物層例え
ばシリコン酸化膜を同時にエッチングして、配線の段差
を増大させたり、アロイ・スパイク防止用バリアメタル
例えばＴｉＷを同時にエッチングしたりする欠点があ
る。
法では、配線形成後、反射防止シリコンをＣＦ４プラズ
マ等を用いて除去する際、下地基板表面の絶縁物層例え
ばシリコン酸化膜を同時にエッチングして、配線の段差
を増大させたり、アロイ・スパイク防止用バリアメタル
例えばＴｉＷを同時にエッチングしたりする欠点があ
る。
また、反射防止用シリコン上にレジスト残渣等の汚れが
あった場合や、反射防止用シリコンの表面の一部が酸化
された場合、エッチングムラやシリコン残り等の異常が
発生する欠点もある。
あった場合や、反射防止用シリコンの表面の一部が酸化
された場合、エッチングムラやシリコン残り等の異常が
発生する欠点もある。
本発明の目的は、前記欠点が解決され、エッチングして
はならないところがエッチングされる心配がなく、エッ
チングムラや、シリコン残り等の事故が発生しないよう
にした半導体装置の製造方法を提供することにある。
はならないところがエッチングされる心配がなく、エッ
チングムラや、シリコン残り等の事故が発生しないよう
にした半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法の構成は、半導体基板の
一主表面上に金属配線を形成する工程において、除去せ
ずに、これを酸化シリコンに変化せしめる処理工程を有
していることを特徴とする。
一主表面上に金属配線を形成する工程において、除去せ
ずに、これを酸化シリコンに変化せしめる処理工程を有
していることを特徴とする。
次に本発明について図面を参照して詳細に説明する。
第１図(A)乃至第１図(C)は本発明の一実施例の半導体装
置の製造方法を工程順に示す断面図である。まず第１図
(A)において、シリコン基板１上にシリコン酸化膜２を
形成し、アルミニウム膜３を順に被着した後、反射防止
用シリコン膜４を500Åの厚さで被着し、フォトレジス
ト５でパターニングする。次に、反射防止用シリコン膜
４、及びアルミニウム膜３を選択エッチングし、フォト
レジスト５を除去する（第１図(B)）。この後、例え
ば、バレル型プラズマ灰化装置を用いて、８００ＷのＯ
２プラズマ中で、２時間処理を行なうと、反射防止用シ
リコン膜４は、シリコン酸化膜６に変化する（第１図
(C)）。この時、アルミニウム膜３の側面にも、数１０
Åのアルミナ膜が形成されるが、特に問題は無く、アル
ミニウム膜３を保護する後割を持つ。また、下地シリコ
ン基板１上の酸化膜２は、エッチングされること無く、
安定である。この後、層間絶縁膜、又は表面保護膜とし
て、ＣＶＤ二酸化シリコン（SiO2）等を成長しても、シ
リコン酸化膜６は、層間絶縁膜又は表面保護膜の一部と
しての役割を持つ。
置の製造方法を工程順に示す断面図である。まず第１図
(A)において、シリコン基板１上にシリコン酸化膜２を
形成し、アルミニウム膜３を順に被着した後、反射防止
用シリコン膜４を500Åの厚さで被着し、フォトレジス
ト５でパターニングする。次に、反射防止用シリコン膜
４、及びアルミニウム膜３を選択エッチングし、フォト
レジスト５を除去する（第１図(B)）。この後、例え
ば、バレル型プラズマ灰化装置を用いて、８００ＷのＯ
２プラズマ中で、２時間処理を行なうと、反射防止用シ
リコン膜４は、シリコン酸化膜６に変化する（第１図
(C)）。この時、アルミニウム膜３の側面にも、数１０
Åのアルミナ膜が形成されるが、特に問題は無く、アル
ミニウム膜３を保護する後割を持つ。また、下地シリコ
ン基板１上の酸化膜２は、エッチングされること無く、
安定である。この後、層間絶縁膜、又は表面保護膜とし
て、ＣＶＤ二酸化シリコン（SiO2）等を成長しても、シ
リコン酸化膜６は、層間絶縁膜又は表面保護膜の一部と
しての役割を持つ。
次に本発明の他の実施例の半導体装置の製造方法を説明
する。本実施例は、図面が前記一実施例の場合と同様で
ある。前記一実施例では、反射防止シリコン膜４を、Ｏ
２プラズマで２時間処理したが、本実施例は酸素（O2）
の代りに水蒸気（H2O）を含んだＯ２ガスを用いること
により、シリコンの酸化速度が速くなり、およそ４分の
１の時間の３０分程度で、反射防止シリコン膜４をシリ
コン酸化膜６に変化せしめることが可能となる。
する。本実施例は、図面が前記一実施例の場合と同様で
ある。前記一実施例では、反射防止シリコン膜４を、Ｏ
２プラズマで２時間処理したが、本実施例は酸素（O2）
の代りに水蒸気（H2O）を含んだＯ２ガスを用いること
により、シリコンの酸化速度が速くなり、およそ４分の
１の時間の３０分程度で、反射防止シリコン膜４をシリ
コン酸化膜６に変化せしめることが可能となる。
以上説明したように、本発明は、反射防止用シリコンを
除去せずに、シリコン酸化膜に変化せしめることによ
り、反射防止用シリコンを除去する際の前述した問題点
を排除し、製造プロセスを安定化できる効果がある。
除去せずに、シリコン酸化膜に変化せしめることによ
り、反射防止用シリコンを除去する際の前述した問題点
を排除し、製造プロセスを安定化できる効果がある。
第１図(A)乃至第１図(C)は本発明の一実施例の半導体装
置の製造方法を工程順に示す断面図である。 １……シリコン基板、２，６……シリコン酸化膜、３…
…アルミニウム膜、４……反射防止用シリコン膜、５…
…フォトレジスト。
置の製造方法を工程順に示す断面図である。 １……シリコン基板、２，６……シリコン酸化膜、３…
…アルミニウム膜、４……反射防止用シリコン膜、５…
…フォトレジスト。
Claims (1)
- 【請求項１】半導体基板の主表面上の金属配線上に反射
防止用シリコン膜が設けられた半導体装置の製造方法に
おいて、前記金属配線上に被着した反射防止用シリコン
膜を除去せずに、これを酸化シリコンに変化せしめる処
理工程を有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17218687A JPH0618193B2 (ja) | 1987-07-10 | 1987-07-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17218687A JPH0618193B2 (ja) | 1987-07-10 | 1987-07-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6415951A JPS6415951A (en) | 1989-01-19 |
| JPH0618193B2 true JPH0618193B2 (ja) | 1994-03-09 |
Family
ID=15937170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17218687A Expired - Lifetime JPH0618193B2 (ja) | 1987-07-10 | 1987-07-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618193B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0547227A4 (en) * | 1991-07-05 | 1994-08-10 | Kobe Steel Ltd | Optical surface inspection device for mill roll |
| DE4231312C2 (de) * | 1992-09-18 | 1996-10-02 | Siemens Ag | Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht |
-
1987
- 1987-07-10 JP JP17218687A patent/JPH0618193B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6415951A (en) | 1989-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372742B1 (ko) | 무기 반사방지막을 사용한 배선 형성 방법 | |
| US6211078B1 (en) | Method of improving resist adhesion for use in patterning conductive layers | |
| KR970007114B1 (ko) | 반도체 소자 제조 방법 | |
| US6043163A (en) | HCL in overetch with hard mask to improve metal line etching profile | |
| US6133145A (en) | Method to increase the etch rate selectivity between metal and photoresist via use of a plasma treatment | |
| JPH0618193B2 (ja) | 半導体装置の製造方法 | |
| US5962346A (en) | Fluorine-doped silicate glass hard mask to improve metal line etching profile | |
| JPH07230993A (ja) | 半導体装置の配線の形成方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| JP3371170B2 (ja) | 半導体装置の製造方法 | |
| JPH1064916A (ja) | 半導体素子の金属配線製造方法 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| US6417569B1 (en) | Fluorine-doped silicate glass hard mask to improve metal line etching profile | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| KR950014943B1 (ko) | 금속층 식각시 생성된 실리콘 잔류물 제거방법 | |
| KR100277935B1 (ko) | 반도체장치의 배선형성방법 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH09107030A (ja) | 半導体装置の製造方法 | |
| JPS6255701B2 (ja) | ||
| JP2001176816A (ja) | 半導体装置及び製造方法 | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| JPH04103130A (ja) | 半導体装置の製造方法 | |
| JPH05315322A (ja) | 配線層のテーパエッチング方法 | |
| JPH0536684A (ja) | 半導体装置の製造方法 | |
| JPH06125010A (ja) | 半導体装置の製造方法 |