JPH06181431A - ソリッドステートリレー - Google Patents
ソリッドステートリレーInfo
- Publication number
- JPH06181431A JPH06181431A JP43A JP33264292A JPH06181431A JP H06181431 A JPH06181431 A JP H06181431A JP 43 A JP43 A JP 43A JP 33264292 A JP33264292 A JP 33264292A JP H06181431 A JPH06181431 A JP H06181431A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- gate
- diode array
- state relay
- photovoltaic diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】スイッチング時のスナップアクション動作及び
低入力容量の高周波ＭＯＳＦＥＴの駆動を可能にするこ
とにある。 【構成】サイリスタ５がＭＯＳＦＥＴ９のゲート電荷を
放電させるにあたり、サイリスタ５のＮ極ゲート１２Ａ
とＰ極ゲート１２Ｂの各々にフォトトランジスタ６，７
を接続している。また、サイリスタ５のＮ極ゲート１２
ＡとＰ極ゲート１２Ｂ間にリーク素子８を設ける。これ
らフォトトランジスタ６，７およびリーク素子８によ
り、光起電力ダイオードアレイ４に起電力が発生した
際、リーク素子８でリークを生じさせ、感動電流の制御
を行うとともに、サイリスタ５の動作制御を光起電力ダ
イオードアレイ４とＭＯＳＦＥＴ９のゲートとの間の電
位差に関係なくオフ動作するので、ゲート・ソース間の
低容量の高周波用ＭＯＳＦＥＴ９を駆動できる。
低入力容量の高周波ＭＯＳＦＥＴの駆動を可能にするこ
とにある。 【構成】サイリスタ５がＭＯＳＦＥＴ９のゲート電荷を
放電させるにあたり、サイリスタ５のＮ極ゲート１２Ａ
とＰ極ゲート１２Ｂの各々にフォトトランジスタ６，７
を接続している。また、サイリスタ５のＮ極ゲート１２
ＡとＰ極ゲート１２Ｂ間にリーク素子８を設ける。これ
らフォトトランジスタ６，７およびリーク素子８によ
り、光起電力ダイオードアレイ４に起電力が発生した
際、リーク素子８でリークを生じさせ、感動電流の制御
を行うとともに、サイリスタ５の動作制御を光起電力ダ
イオードアレイ４とＭＯＳＦＥＴ９のゲートとの間の電
位差に関係なくオフ動作するので、ゲート・ソース間の
低容量の高周波用ＭＯＳＦＥＴ９を駆動できる。
Description
【０００１】
【産業上の利用分野】本発明は発光ダイオードや光起電
力ダイオードアレイによる光結合を用いたソリッドステ
ートリレーに関する。
力ダイオードアレイによる光結合を用いたソリッドステ
ートリレーに関する。
【０００２】
【従来の技術】従来のソリッドステートリレーは、出力
段ＭＯＳトランジスタを駆動するにあたり、各種の回路
が用いられている。
段ＭＯＳトランジスタを駆動するにあたり、各種の回路
が用いられている。
【０００３】図７は従来の一例を示すソリッドステート
リレーの回路図である。図７に示すように、かかるソリ
ッドステートリレーは入力端子１，２間に接続された発
光ダイオード３と、これに光結合された光起電力ダイオ
ードアレイ４と、この光起電力ダイオードアレイ４に並
列接続された抵抗１８及びｎチャンネルのエンハンスメ
ント型電界効果トランジスタ（ＭＯＳＦＥＴ）９とを有
し、ドレイン電極およびソース電極に出力端子１０，１
１を接続して構成されている。かかるソリッドステート
リレーにおいて、入力端子１，２間に入力電流が流れる
と、光起電力ダイオードアレイ４の両端に光起電圧が発
生する。この発生した電圧をＭＯＳＦＥＴ９のゲート・
基板間に印加することにより、ＭＯＳＦＥＴ９のソース
・ドレイン電極に接続された出力端子１０，１１間がオ
フ状態からオン状態に変化する。すなわち、このソリッ
ドステートリレーは機械的な可動部分（スイッチ）を持
たずに、電気機械的なリレーと同じ作用をすることにな
る。ここで、抵抗１８はＭＯＳＦＥＴ９のゲート・基板
間の静電容量に蓄積された電荷を放電させる働きを有す
る。もし、この抵抗１８が存在しないと、上記の回路例
で入力端子１，２が切れたときに、出力端子１０，１１
間をオフ状態に戻すことができなくなる。
リレーの回路図である。図７に示すように、かかるソリ
ッドステートリレーは入力端子１，２間に接続された発
光ダイオード３と、これに光結合された光起電力ダイオ
ードアレイ４と、この光起電力ダイオードアレイ４に並
列接続された抵抗１８及びｎチャンネルのエンハンスメ
ント型電界効果トランジスタ（ＭＯＳＦＥＴ）９とを有
し、ドレイン電極およびソース電極に出力端子１０，１
１を接続して構成されている。かかるソリッドステート
リレーにおいて、入力端子１，２間に入力電流が流れる
と、光起電力ダイオードアレイ４の両端に光起電圧が発
生する。この発生した電圧をＭＯＳＦＥＴ９のゲート・
基板間に印加することにより、ＭＯＳＦＥＴ９のソース
・ドレイン電極に接続された出力端子１０，１１間がオ
フ状態からオン状態に変化する。すなわち、このソリッ
ドステートリレーは機械的な可動部分（スイッチ）を持
たずに、電気機械的なリレーと同じ作用をすることにな
る。ここで、抵抗１８はＭＯＳＦＥＴ９のゲート・基板
間の静電容量に蓄積された電荷を放電させる働きを有す
る。もし、この抵抗１８が存在しないと、上記の回路例
で入力端子１，２が切れたときに、出力端子１０，１１
間をオフ状態に戻すことができなくなる。
【０００４】図８は従来の他の例を示すソリッドステー
トリレーの回路図である。図８に示すように、このリレ
ー回路は図７における回路のオン・オフ動作速度を改良
したものであり、発光ダイオード３，光起電力ダイオー
ドアレイ４，ＭＯＳＦＥＴ９を有する他に、前述した抵
抗１８に代えてダイオード１９，ＰＮＰトランジスタ２
０および抵抗２１を備えている。
トリレーの回路図である。図８に示すように、このリレ
ー回路は図７における回路のオン・オフ動作速度を改良
したものであり、発光ダイオード３，光起電力ダイオー
ドアレイ４，ＭＯＳＦＥＴ９を有する他に、前述した抵
抗１８に代えてダイオード１９，ＰＮＰトランジスタ２
０および抵抗２１を備えている。
【０００５】このリレー回路において、入力端子１，２
間に入力電流が流れると、発光ダイオード３より光信号
を発生するので、光起電力ダイオードアレイ４の両端に
起電力が発生する。この光起電力に基づく電流はダイオ
ード１９を介してＭＯＳＦＥＴ９のゲートに流れ、ゲー
ト・基板間を充電する。また、この充電電流により、ダ
イオード１９は順方向の電圧降下を生じるので、ＰＮＰ
トランジスタ２０のベース・エミッタ間は逆バイアスに
なる。従って、トランジスタ２０はオフ状態を保つ。一
方、抵抗２１は非常に高いインピーダンス、例えば５Ｍ
Ωを有する。この抵抗２１で定まる高入力インピーダン
ス回路へ光起電力ダイオードアレイ４の光電流が与えら
れるので、非常に高速の応答が実現される。
間に入力電流が流れると、発光ダイオード３より光信号
を発生するので、光起電力ダイオードアレイ４の両端に
起電力が発生する。この光起電力に基づく電流はダイオ
ード１９を介してＭＯＳＦＥＴ９のゲートに流れ、ゲー
ト・基板間を充電する。また、この充電電流により、ダ
イオード１９は順方向の電圧降下を生じるので、ＰＮＰ
トランジスタ２０のベース・エミッタ間は逆バイアスに
なる。従って、トランジスタ２０はオフ状態を保つ。一
方、抵抗２１は非常に高いインピーダンス、例えば５Ｍ
Ωを有する。この抵抗２１で定まる高入力インピーダン
ス回路へ光起電力ダイオードアレイ４の光電流が与えら
れるので、非常に高速の応答が実現される。
【０００６】次に、入力電流が遮断されると、光起電力
ダイオードアレイ４の出力電圧がゲート電圧より低い値
（約０．６Ｖ）まで低下したとき、トランジスタ２０が
オン状態となる。これにより、ＭＯＳＦＥＴ９のゲート
・基板間の電荷がかなり急速に放電されるので、ＭＯＳ
ＦＥＴ９は急速にオフ状態となる。
ダイオードアレイ４の出力電圧がゲート電圧より低い値
（約０．６Ｖ）まで低下したとき、トランジスタ２０が
オン状態となる。これにより、ＭＯＳＦＥＴ９のゲート
・基板間の電荷がかなり急速に放電されるので、ＭＯＳ
ＦＥＴ９は急速にオフ状態となる。
【０００７】図９は従来の別の例を示すソリッドステー
トリレーの回路図である。図９に示すように、このリレ
ー回路は前述した図８の高抵抗２１によるチップ面積の
無駄を除くために、能動素子のみで構成した例である。
すなわち、サイリスタ５とダイオード２２，２３を設
け、サイリスタ５のスイッチング特性を利用してＭＯＳ
ＦＥＴ９を制御する。
トリレーの回路図である。図９に示すように、このリレ
ー回路は前述した図８の高抵抗２１によるチップ面積の
無駄を除くために、能動素子のみで構成した例である。
すなわち、サイリスタ５とダイオード２２，２３を設
け、サイリスタ５のスイッチング特性を利用してＭＯＳ
ＦＥＴ９を制御する。
【０００８】まず、入力端子１，２間に入力電流が流れ
ると、前述した例と同様に、光起電力ダイオードアレイ
４の両端に起電力が発生する。これにより、充電電流が
ダイオード２２を流れるので、順方向の電圧降下が生じ
る。このため、サイリスタ５のＮ極ゲート１２Ａが逆バ
イアスされるため、サイリスタ５はオフ状態を保つ。こ
のように、光起電力ダイオードアレイ４からの電流がダ
イオード２２，２３のアノード側からカソード側に流れ
るため、サイリスタ５のＮ極ゲート１２ＡおよびＰ極ゲ
ート１２Ｂのいずれも強く逆バイアスされる。従って、
外部からのノイズに対しても十分安定しているので、誤
動作してサイリスタ５がオンすることはない。この状態
で光起電力ダイオードアレイ４に発生した電圧により、
ダイオード２２，２３を介してＭＯＳＦＥＴ９のゲート
・基板間に充電電流が流れるため、ＭＯＳＦＥＴ９の電
流通電電極であるドレイン，ソース電極に接続された出
力端子１０，１１間がオフ状態からオン状態になる。
ると、前述した例と同様に、光起電力ダイオードアレイ
４の両端に起電力が発生する。これにより、充電電流が
ダイオード２２を流れるので、順方向の電圧降下が生じ
る。このため、サイリスタ５のＮ極ゲート１２Ａが逆バ
イアスされるため、サイリスタ５はオフ状態を保つ。こ
のように、光起電力ダイオードアレイ４からの電流がダ
イオード２２，２３のアノード側からカソード側に流れ
るため、サイリスタ５のＮ極ゲート１２ＡおよびＰ極ゲ
ート１２Ｂのいずれも強く逆バイアスされる。従って、
外部からのノイズに対しても十分安定しているので、誤
動作してサイリスタ５がオンすることはない。この状態
で光起電力ダイオードアレイ４に発生した電圧により、
ダイオード２２，２３を介してＭＯＳＦＥＴ９のゲート
・基板間に充電電流が流れるため、ＭＯＳＦＥＴ９の電
流通電電極であるドレイン，ソース電極に接続された出
力端子１０，１１間がオフ状態からオン状態になる。
【０００９】次に、入力電流が遮断されると、光起電力
ダイオードアレイ４の電圧が低下し始めるため、ダイオ
ード２２，２３は逆バイアスされるので、非導通状態と
なる。一方、ＭＯＳＦＥＴ９のゲート電圧は変らないた
め、光起電力ダイオードアレイ４との電位差は減少す
る。この電位差が約１．２Ｖになった時点で、サイリス
タ５のＮ極ゲート１２ＡおよびＰ極ゲート１２Ｂが順方
向にバイアスされ、サイリスタ５がオンする。このた
め、ＭＯＳＦＥＴ９の電流通電電極に接続された出力端
子１０，１１間がオン状態からオフ状態になる。
ダイオードアレイ４の電圧が低下し始めるため、ダイオ
ード２２，２３は逆バイアスされるので、非導通状態と
なる。一方、ＭＯＳＦＥＴ９のゲート電圧は変らないた
め、光起電力ダイオードアレイ４との電位差は減少す
る。この電位差が約１．２Ｖになった時点で、サイリス
タ５のＮ極ゲート１２ＡおよびＰ極ゲート１２Ｂが順方
向にバイアスされ、サイリスタ５がオンする。このた
め、ＭＯＳＦＥＴ９の電流通電電極に接続された出力端
子１０，１１間がオン状態からオフ状態になる。
【００１０】図１０は従来のまた別の例を示すソリッド
ステートリレーの回路図である。図１０に示すように、
このリレー回路は前述した図９の回路におけるダイオー
ド２２，２３をＮＰＮフォトトランジスタ２４，２５に
置き変えた回路であり、ダイオード２２のアノードをフ
ォトトランジスタ２４のコレクタに、カソードをエミッ
タに置き変えて接続してある。これらのフォトトランジ
スタ２４，２５のベースには、光起電力ダイオードアレ
イ４と同様に、発光ダイオード３の光が照射される構造
である。またこの回路の動作は図９と同様に動作するの
で、説明を省略する。尚、かかる回路例としては、例え
ば特開昭６３−２４２２号公報に記載されている。
ステートリレーの回路図である。図１０に示すように、
このリレー回路は前述した図９の回路におけるダイオー
ド２２，２３をＮＰＮフォトトランジスタ２４，２５に
置き変えた回路であり、ダイオード２２のアノードをフ
ォトトランジスタ２４のコレクタに、カソードをエミッ
タに置き変えて接続してある。これらのフォトトランジ
スタ２４，２５のベースには、光起電力ダイオードアレ
イ４と同様に、発光ダイオード３の光が照射される構造
である。またこの回路の動作は図９と同様に動作するの
で、説明を省略する。尚、かかる回路例としては、例え
ば特開昭６３−２４２２号公報に記載されている。
【００１１】
【発明が解決しようとする課題】上述した従来のソリッ
ドステートリレーは、ある程度の改良がなされたことに
より実用化されているが、以下に述べるようなさまざま
な欠点がある。
ドステートリレーは、ある程度の改良がなされたことに
より実用化されているが、以下に述べるようなさまざま
な欠点がある。
【００１２】まず、図７や図８に示す回路は図９や図１
０のリレー回路により、かなり動作特性が改善されてい
る。しかしながら、図９や図１０に示す構成例におい
て、入力端子間に電流を流してオン状態にするとき、光
起電力ダイオードアレイで発生した起電力による電荷が
ダイオードを通って出力用ＭＯＳＦＥＴのゲートに直ち
に印加されるので、リレー動作をさせるために要する最
低の入力電流（感動電流：Ｉｏｎ）が極めて敏感とな
る。すなわち、数μＡの電流で出力用ＭＯＳＦＥＴがオ
ン状態になってしまう。かかるソリッドステートリレー
では、リレーにおける出力側のオン・オフのスナップア
クション動作が得られず、ノイズに対しても敏感となる
ので、誤動作を起こしやすいという欠点がある。
０のリレー回路により、かなり動作特性が改善されてい
る。しかしながら、図９や図１０に示す構成例におい
て、入力端子間に電流を流してオン状態にするとき、光
起電力ダイオードアレイで発生した起電力による電荷が
ダイオードを通って出力用ＭＯＳＦＥＴのゲートに直ち
に印加されるので、リレー動作をさせるために要する最
低の入力電流（感動電流：Ｉｏｎ）が極めて敏感とな
る。すなわち、数μＡの電流で出力用ＭＯＳＦＥＴがオ
ン状態になってしまう。かかるソリッドステートリレー
では、リレーにおける出力側のオン・オフのスナップア
クション動作が得られず、ノイズに対しても敏感となる
ので、誤動作を起こしやすいという欠点がある。
【００１３】次に、図９や図１０のソリッドステートリ
レーにおける放電回路は、光起電力ダイオードアレイの
アノード・カソード間電圧Ｖ1 とサイリスタのアノード
・カソード間電圧Ｖ2 とがＶ2 ＞Ｖ1 の関係になった時
に動作する。しかしながら、発光ダイオードが消灯して
光起電力ダイオードアレイのＶ1 電圧が下がり始めたと
き、高周波用ＭＯＳＦＥＴは入力容量が小さい（Ｃiss
＝１０ｐＦ程度）ため、Ｖ2 ＞Ｖ1 の条件が成立しな
い。すなわち、放電回路は動作しないまま、徐々にＭＯ
ＳＦＥＴがオフする。従って、ＭＯＳＦＥＴのスイッチ
ング動作速度が大幅に遅くなるという欠点がある本発明
の第１の目的は、かかる感動電流値を容易に設定するこ
とができ、オン・オフのスナップアクション動作を実現
するとともに誤動作を防止することのできるソリッドス
テートリレーを提供することにある。
レーにおける放電回路は、光起電力ダイオードアレイの
アノード・カソード間電圧Ｖ1 とサイリスタのアノード
・カソード間電圧Ｖ2 とがＶ2 ＞Ｖ1 の関係になった時
に動作する。しかしながら、発光ダイオードが消灯して
光起電力ダイオードアレイのＶ1 電圧が下がり始めたと
き、高周波用ＭＯＳＦＥＴは入力容量が小さい（Ｃiss
＝１０ｐＦ程度）ため、Ｖ2 ＞Ｖ1 の条件が成立しな
い。すなわち、放電回路は動作しないまま、徐々にＭＯ
ＳＦＥＴがオフする。従って、ＭＯＳＦＥＴのスイッチ
ング動作速度が大幅に遅くなるという欠点がある本発明
の第１の目的は、かかる感動電流値を容易に設定するこ
とができ、オン・オフのスナップアクション動作を実現
するとともに誤動作を防止することのできるソリッドス
テートリレーを提供することにある。
【００１４】また、本発明の第２の目的は、低入力容量
のＭＯＳＦＥＴを用いることができ、スイッチング速度
の速いソリッドステートリレーを提供することにある。
のＭＯＳＦＥＴを用いることができ、スイッチング速度
の速いソリッドステートリレーを提供することにある。
【００１５】
【課題を解決するための手段】本発明のソリッドステー
トリレーは、入力端子間に接続された半導体発光素子
と、前記半導体発光素子からの光により起電力を発生す
る光起電力ダイオードアレイと、前記光起電力ダイオー
ドアレイの両端にアノード電極およびカソード電極を対
応して並列接続するとともにＮ極ゲートおよびＰ極ゲー
トを備えたサイリスタと、前記光起電力ダイオードアレ
イから発生する電圧をゲートに印加することにより導通
状態になる電界効果型トランジスタと、前記サイリスタ
の前記Ｎ極ゲートおよび前記光起電力ダイオードアレイ
の前記アノード電極間に接続した第１のフォトトランジ
スタと、前記サイリスタの前記Ｐ極ゲートおよび前記光
起電力ダイオードアレイの前記カソード電極間に接続し
た第２のフォトトランジスタと、前記サイリスタの前記
Ｎ極ゲートおよび前記Ｐ極ゲート間に接続したリーク素
子とを有して構成される。
トリレーは、入力端子間に接続された半導体発光素子
と、前記半導体発光素子からの光により起電力を発生す
る光起電力ダイオードアレイと、前記光起電力ダイオー
ドアレイの両端にアノード電極およびカソード電極を対
応して並列接続するとともにＮ極ゲートおよびＰ極ゲー
トを備えたサイリスタと、前記光起電力ダイオードアレ
イから発生する電圧をゲートに印加することにより導通
状態になる電界効果型トランジスタと、前記サイリスタ
の前記Ｎ極ゲートおよび前記光起電力ダイオードアレイ
の前記アノード電極間に接続した第１のフォトトランジ
スタと、前記サイリスタの前記Ｐ極ゲートおよび前記光
起電力ダイオードアレイの前記カソード電極間に接続し
た第２のフォトトランジスタと、前記サイリスタの前記
Ｎ極ゲートおよび前記Ｐ極ゲート間に接続したリーク素
子とを有して構成される。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１７】図１は本発明の一実施例を示すソリッドス
テートリレーの回路図である。図１に示すように、本実
施例は発光ダイオード３，光起電力ダイオードアレイ
４，サイリスタ５，エンハンスメント型ＭＯＳＦＥＴ９
を従来例（図９）と同様に備える他に、サイリスタ５の
Ｎ極ゲート１２Ａ，Ｐ極ゲート１２Ｂに接続されたフォ
トトランジスタ６，７と、これらのゲート間に接続され
たリーク素子８とを有している。尚、従来例（図９）の
ダイオード２２，２３は不要になる。
テートリレーの回路図である。図１に示すように、本実
施例は発光ダイオード３，光起電力ダイオードアレイ
４，サイリスタ５，エンハンスメント型ＭＯＳＦＥＴ９
を従来例（図９）と同様に備える他に、サイリスタ５の
Ｎ極ゲート１２Ａ，Ｐ極ゲート１２Ｂに接続されたフォ
トトランジスタ６，７と、これらのゲート間に接続され
たリーク素子８とを有している。尚、従来例（図９）の
ダイオード２２，２３は不要になる。
【００１８】かかるリレー回路において、入力端子１，
２間に印加された電圧により発光ダイオード３が点灯す
ると、この発生した光により光起電力ダイオードアレイ
４に起電力が発生する。そして、サイリスタ５の両端に
光起電力ダイオードアレイ４の両端が接続されており、
また光起電力ダイオードアレイ４のアノードとサイリス
タ５のアノードとの接続点にＮＰＮフォトトランジスタ
６のコレクタが接続され且つ光起電力ダイオードアレイ
４のカソードとサイリスタ５のカソードとの接続点にＮ
ＰＮフォトトランジスタ７のエミッタが接続されてい
る。しかも、サイリスタ５のＮ極ゲート１２ＡにＮＰＮ
フォトトランジスタ６のエミッタが接続され、サイリス
タ５のＰ極ゲート１２ＢにＮＰＮフォトトランジスタ７
のコレクタが接続される。更に、サイリスタ５のＮ極ゲ
ート１２ＡとＰ極ゲート１２Ｂの間にリーク素子８が接
続されている。そして、サイリスタ５のアノードおよび
カソードがそれぞれｎチャンネルのエンハンスメント型
ＭＯＳＦＥＴ９のゲート電極ａ及びソース電極ｂに接続
されている。従って、ＭＯＳＦＥＴ９がオンすると、ド
レイン電極ｃとソース電極ｂに接続された出力端子１
０，１１を介して負荷回路が閉じられる。
２間に印加された電圧により発光ダイオード３が点灯す
ると、この発生した光により光起電力ダイオードアレイ
４に起電力が発生する。そして、サイリスタ５の両端に
光起電力ダイオードアレイ４の両端が接続されており、
また光起電力ダイオードアレイ４のアノードとサイリス
タ５のアノードとの接続点にＮＰＮフォトトランジスタ
６のコレクタが接続され且つ光起電力ダイオードアレイ
４のカソードとサイリスタ５のカソードとの接続点にＮ
ＰＮフォトトランジスタ７のエミッタが接続されてい
る。しかも、サイリスタ５のＮ極ゲート１２ＡにＮＰＮ
フォトトランジスタ６のエミッタが接続され、サイリス
タ５のＰ極ゲート１２ＢにＮＰＮフォトトランジスタ７
のコレクタが接続される。更に、サイリスタ５のＮ極ゲ
ート１２ＡとＰ極ゲート１２Ｂの間にリーク素子８が接
続されている。そして、サイリスタ５のアノードおよび
カソードがそれぞれｎチャンネルのエンハンスメント型
ＭＯＳＦＥＴ９のゲート電極ａ及びソース電極ｂに接続
されている。従って、ＭＯＳＦＥＴ９がオンすると、ド
レイン電極ｃとソース電極ｂに接続された出力端子１
０，１１を介して負荷回路が閉じられる。
【００１９】図２は図１におけるＭＯＳＦＥＴの電圧特
性図である。図２に示すように、ここではＭＯＳＦＥＴ
９のゲート電圧とドレイン電圧特性を示し、まず時刻ｔ
0 において入力端子１，２間の発光ダイオード３に信号
電圧が入力されると、この時同時にＮＰＮフォトダイオ
ード６，７も発光ダイオード３からの光によりオン状態
になり、サイリスタ５のＮ極ゲート１２ＡおよびＰ極ゲ
ート１２Ｂがそれぞれサイリスタ５のアノードおよびカ
ソードとショート状態となるので、サイリスタ５がオフ
状態に保たれる。この状態で光起電力ダイオードアレイ
４に発生した電圧により、ＭＯＳＦＥＴ９のゲート電極
ａに充電電流が流れ始める。
性図である。図２に示すように、ここではＭＯＳＦＥＴ
９のゲート電圧とドレイン電圧特性を示し、まず時刻ｔ
0 において入力端子１，２間の発光ダイオード３に信号
電圧が入力されると、この時同時にＮＰＮフォトダイオ
ード６，７も発光ダイオード３からの光によりオン状態
になり、サイリスタ５のＮ極ゲート１２ＡおよびＰ極ゲ
ート１２Ｂがそれぞれサイリスタ５のアノードおよびカ
ソードとショート状態となるので、サイリスタ５がオフ
状態に保たれる。この状態で光起電力ダイオードアレイ
４に発生した電圧により、ＭＯＳＦＥＴ９のゲート電極
ａに充電電流が流れ始める。
【００２０】次に、時刻ｔ1 において、特性１３Ａに示
すように、ＭＯＳＦＥＴ９のゲート電圧ＶG がしきい値
ＶTHに達すると、ＭＯＳＦＥＴ９がオンする。以後はミ
ラー効果によりゲート電圧ＶG はほぼ一定電圧に保持さ
れ、特性１３Ｂに示すように、ＭＯＳＦＥＴ９のドレイ
ン電圧ＶD は低下し始める。
すように、ＭＯＳＦＥＴ９のゲート電圧ＶG がしきい値
ＶTHに達すると、ＭＯＳＦＥＴ９がオンする。以後はミ
ラー効果によりゲート電圧ＶG はほぼ一定電圧に保持さ
れ、特性１３Ｂに示すように、ＭＯＳＦＥＴ９のドレイ
ン電圧ＶD は低下し始める。
【００２１】続いて、時刻ｔ2 においてドレイン電圧Ｖ
D がオン電圧まで低下すると、再びゲート電圧ＶG が上
昇を開始する。この入力時の動作においては、サイリス
タ５のＮ極ゲート１２ＡとＰ極ゲート１２Ｂ間に接続さ
れたリーフ素子８により光起電力ダイオードアレイ４か
らの光電流を分岐させることにより、入力電流（感動電
流：Ｉon）を制御することができるので、スナップアク
ション動作が可能となる。
D がオン電圧まで低下すると、再びゲート電圧ＶG が上
昇を開始する。この入力時の動作においては、サイリス
タ５のＮ極ゲート１２ＡとＰ極ゲート１２Ｂ間に接続さ
れたリーフ素子８により光起電力ダイオードアレイ４か
らの光電流を分岐させることにより、入力電流（感動電
流：Ｉon）を制御することができるので、スナップアク
ション動作が可能となる。
【００２２】次に、発光ダイオード３が時刻ｔ3 でオフ
すると、ＮＰＮフォトトランジスタ６，７はオフ状態と
なるので、サイリスタ５のＮ極ゲート１２ＡおよびＰ極
ゲート１２Ｂは高インピーダンス状態になり、光起電力
ダイオードアレイ４及びサイリスタ５のアノード，カソ
ードとは電気的に遮断され、サイリスタ５の感度が非常
に高くなっている。この状態において、サイリスタ５の
アノード，カソード間に印加されているＭＯＳＦＥＴ９
のゲート電圧ＶG 及び光起電力ダイオードアレイ４の残
存電圧により、サイリスタ５にリーク電流が流れるの
で、サイリスタ５がオンしてＭＯＳＦＥＴ９のゲート容
量に保持している電荷を放電し、ゲート電圧ＶG が降下
し始める。
すると、ＮＰＮフォトトランジスタ６，７はオフ状態と
なるので、サイリスタ５のＮ極ゲート１２ＡおよびＰ極
ゲート１２Ｂは高インピーダンス状態になり、光起電力
ダイオードアレイ４及びサイリスタ５のアノード，カソ
ードとは電気的に遮断され、サイリスタ５の感度が非常
に高くなっている。この状態において、サイリスタ５の
アノード，カソード間に印加されているＭＯＳＦＥＴ９
のゲート電圧ＶG 及び光起電力ダイオードアレイ４の残
存電圧により、サイリスタ５にリーク電流が流れるの
で、サイリスタ５がオンしてＭＯＳＦＥＴ９のゲート容
量に保持している電荷を放電し、ゲート電圧ＶG が降下
し始める。
【００２３】次に、時刻ｔ4 でゲート電圧ＶG がしきい
値ＶTHに達すると、ＭＯＳＦＥＴ９はオフし始め、上述
したようにミラー効果によりドレイン電圧がＶD ＝ＶDD
となるまで、ゲート電圧ＶG は同一の値を維持する。そ
の後はゲート電圧ＶG が低下し、ＭＯＳＦＥＴ９をオフ
させ、時刻ｔ5 に達する。
値ＶTHに達すると、ＭＯＳＦＥＴ９はオフし始め、上述
したようにミラー効果によりドレイン電圧がＶD ＝ＶDD
となるまで、ゲート電圧ＶG は同一の値を維持する。そ
の後はゲート電圧ＶG が低下し、ＭＯＳＦＥＴ９をオフ
させ、時刻ｔ5 に達する。
【００２４】かかるＭＯＳＦＥＴ９のオフ時の動作の中
で、サイリスタ５のＮ極ゲート１２ＡおよびＰ極ゲート
１２Ｂ間に接続されたリーク素子８はサイリスタ５のリ
ークを増加させ、サイリスタ５をオンし易くさせる機能
を有する。また、図１に示すソリッドステートリレーで
構成する回路は、前述した従来例の図９に示すソリッド
ステートリレーで構成する回路と比較して、サイリスタ
５の動作は光起電力ダイオードアレイ４とＭＯＳＦＥＴ
９のゲートとの間の電位差に関係なくオフ動作するの
で、高周波用ＭＯＳＦＥＴの入力容量の小さいものを駆
動することが可能である。
で、サイリスタ５のＮ極ゲート１２ＡおよびＰ極ゲート
１２Ｂ間に接続されたリーク素子８はサイリスタ５のリ
ークを増加させ、サイリスタ５をオンし易くさせる機能
を有する。また、図１に示すソリッドステートリレーで
構成する回路は、前述した従来例の図９に示すソリッド
ステートリレーで構成する回路と比較して、サイリスタ
５の動作は光起電力ダイオードアレイ４とＭＯＳＦＥＴ
９のゲートとの間の電位差に関係なくオフ動作するの
で、高周波用ＭＯＳＦＥＴの入力容量の小さいものを駆
動することが可能である。
【００２５】図３は図１におけるソリッドステートリレ
ーのスイッチング特性図である。図３に示すように、こ
こでは、入力端子からの入力電流に対する出力端子の負
荷電流を示す。その場合、実線で示す特性１４Ａが本実
施例の特性であり、点線で示す特性１４Ｂがリーク素子
８を挿入しないときの特性である。このように、本実施
例によれば、ノイズのような入力に対しては、リーク素
子８があるため、負荷電流として表われない。
ーのスイッチング特性図である。図３に示すように、こ
こでは、入力端子からの入力電流に対する出力端子の負
荷電流を示す。その場合、実線で示す特性１４Ａが本実
施例の特性であり、点線で示す特性１４Ｂがリーク素子
８を挿入しないときの特性である。このように、本実施
例によれば、ノイズのような入力に対しては、リーク素
子８があるため、負荷電流として表われない。
【００２６】図４は本発明の第２の実施例を示すソリッ
ドステートリレーの回路図である。図４に示すように、
本実施例は前述した第１の実施例におけるリーク素子８
にダイオード１５を用いた例である。この場合、サイリ
スタ５のＮ極ゲート１２Ａにダイオード１５のカソード
電極を接続し且つサイリスタ５のＰ極ゲート１２Ｂにダ
イオード１５のアノード電極を接続する。その他の発光
ダイオード３乃至フォトトランジスタ７およびＭＯＳＦ
ＥＴ９は前述した第１の実施例とまったく同様である。
ドステートリレーの回路図である。図４に示すように、
本実施例は前述した第１の実施例におけるリーク素子８
にダイオード１５を用いた例である。この場合、サイリ
スタ５のＮ極ゲート１２Ａにダイオード１５のカソード
電極を接続し且つサイリスタ５のＰ極ゲート１２Ｂにダ
イオード１５のアノード電極を接続する。その他の発光
ダイオード３乃至フォトトランジスタ７およびＭＯＳＦ
ＥＴ９は前述した第１の実施例とまったく同様である。
【００２７】図５は本発明の第３の実施例を示すソリッ
ドステートリレーの回路図である。図５に示すように、
本実施例は前述した第１の実施例におけるリーク素子８
に数ΜΩ相当の抵抗１６を用いた例である。本実施例は
サイリスタ５のＮ極ゲート１２ＡとＰ極ゲート１２Ｂと
の間に高抵抗を接続した回路構成であり、第１の実施例
と同様の特性が得られる。
ドステートリレーの回路図である。図５に示すように、
本実施例は前述した第１の実施例におけるリーク素子８
に数ΜΩ相当の抵抗１６を用いた例である。本実施例は
サイリスタ５のＮ極ゲート１２ＡとＰ極ゲート１２Ｂと
の間に高抵抗を接続した回路構成であり、第１の実施例
と同様の特性が得られる。
【００２８】図６は本発明の第４の実施例を示すソリッ
ドステートリレーの回路図である。図６に示すように、
本実施例は前述した第１の実施例におけるリーク素子８
にＮＰＮフォトトランジスタ６，７と同様のＮＰＮフォ
トトランジスタ１７を用いた例である。この場合はサイ
リスタ５のＮ極ゲート１２Ａにフォトトランジスタ１７
のエミッタ電極が接続され且つサイリスタ５のＰ極ゲー
ト１２Ｂにコレクタ電極が接続されたＮＰＮフォトトラ
ンジスタ１７を用いた回路構成である。特に、本実施例
ではフォトトランジスタ１７と光起電力ダイオードアレ
イ４を同一の発光ダイオード３では駆動しないものを用
いる。
ドステートリレーの回路図である。図６に示すように、
本実施例は前述した第１の実施例におけるリーク素子８
にＮＰＮフォトトランジスタ６，７と同様のＮＰＮフォ
トトランジスタ１７を用いた例である。この場合はサイ
リスタ５のＮ極ゲート１２Ａにフォトトランジスタ１７
のエミッタ電極が接続され且つサイリスタ５のＰ極ゲー
ト１２Ｂにコレクタ電極が接続されたＮＰＮフォトトラ
ンジスタ１７を用いた回路構成である。特に、本実施例
ではフォトトランジスタ１７と光起電力ダイオードアレ
イ４を同一の発光ダイオード３では駆動しないものを用
いる。
【００２９】
【発明の効果】以上説明したように、本発明のソリッド
シテートリレーは、出力用ＭＯＳＦＥＴのゲート電極の
放電回路に用いるサイリスタの駆動にフォトトランジス
タを用い、しかも入力電流感度を制御するリーク素子を
Ｎ極ゲートおよびＰ極ゲート間に備えることにより、感
動電流値を容易に設定することができ、出力側のオン・
オフのスナップアクション動作が得られる上、入力端子
側のノイズに強くなるので、誤動作を防止することがで
きるという効果がある。
シテートリレーは、出力用ＭＯＳＦＥＴのゲート電極の
放電回路に用いるサイリスタの駆動にフォトトランジス
タを用い、しかも入力電流感度を制御するリーク素子を
Ｎ極ゲートおよびＰ極ゲート間に備えることにより、感
動電流値を容易に設定することができ、出力側のオン・
オフのスナップアクション動作が得られる上、入力端子
側のノイズに強くなるので、誤動作を防止することがで
きるという効果がある。
【００３０】また、本発明はサイリスタの動作制御を光
起電力ダイオードアレイとＭＯＳＦＥＴのゲート間の電
位差に関係なくオフ動作するので、ゲート・ソース間の
低容量の高周波用ＭＯＳＦＥＴを用いることができ、ス
イッチング速度を速めることができるという効果があ
る。
起電力ダイオードアレイとＭＯＳＦＥＴのゲート間の電
位差に関係なくオフ動作するので、ゲート・ソース間の
低容量の高周波用ＭＯＳＦＥＴを用いることができ、ス
イッチング速度を速めることができるという効果があ
る。
【図１】本発明の第１の実施例を示すソリッドステート
リレーの回路図である。
リレーの回路図である。
【図２】図１におけるＭＯＳＦＥＴの電圧特性図であ
る。
る。
【図３】図１におけるソリッドステートリレーのスイッ
チング特性図である。
チング特性図である。
【図４】本発明の第２の実施例を示すソリッドステート
リレーの回路図である
リレーの回路図である
【図５】本発明の第３の実施例を示すソリッドステート
リレーの回路図である。
リレーの回路図である。
【図６】本発明の第４の実施例を示すソリッドステート
リレーの回路図である。
リレーの回路図である。
【図７】従来の一例を示すソリッドステートリレーの回
路図である。
路図である。
【図８】従来の他の例を示すソリッドステートリレーの
回路図である。
回路図である。
【図９】従来の別の例を示すソリッドステートリレーの
回路図である。
回路図である。
【図１０】従来のまた別の例を示すソリッドステートリ
レーの回路図である。
レーの回路図である。
１，２ 入力端子 ３ 発光ダイオード ４ 光起電力ダイオードアレイ ５ サイリスタ ６，７，１７ フォトトランジスタ ８ リーク素子 ９ エンハンシメント型ＭＯＳＦＥＴ １０，１１ 出力端子 １２Ａ Ｎ極ゲート １２Ｂ Ｐ極ゲート １５ ダイオード １６ 抵抗 ａ ゲート電極 ｂ ソース電極 ｃ ドレイン電極
Claims (5)
- 【請求項１】 入力端子間に接続された半導体発光素子
と、前記半導体発光素子からの光により起電力を発生す
る光起電力ダイオードアレイと、前記光起電力ダイオー
ドアレイの両端にアノード電極およびカソード電極を対
応して並列接続するとともにＮ極ゲートおよびＰ極ゲー
トを備えたサイリスタと、前記光起電力ダイオードアレ
イから発生する電圧をゲートに印加することにより導通
状態になる電界効果型トランジスタと、前記サイリスタ
の前記Ｎ極ゲートおよび前記光起電力ダイオードアレイ
の前記アノード電極間に接続した第１のフォトトランジ
スタと、前記サイリスタの前記Ｐ極ゲートおよび前記光
起電力ダイオードアレイの前記カソード電極間に接続し
た第２のフォトトランジスタと、前記サイリスタの前記
Ｎ極ゲートおよび前記Ｐ極ゲート間に接続したリーク素
子とを有することを特徴とするソリッドステートリレ
ー。 - 【請求項２】 前記第１のフォトトランジスタはエミッ
タ電極が前記サイリスタの前記Ｎ極ゲートに接続され且
つコレクタ電極が前記光起電力ダイオードアレイの前記
アノード電極に接続された第１のＮＰＮフォトトランジ
スタを用い、前記第２のフォトトランジスタはコレクタ
電極が前記サイリスタの前記Ｐ極ゲートに接続され且つ
エミッタ電極が前記光起電力ダイオードアレイの前記カ
ソード電極に接続された第２のＮＰＮフォトトランジス
タを用い、前記第１，第２のＮＰＮフォトトランジスタ
と前記光起電力ダイオードアレイを前記半導体発光素子
により駆動する請求項１記載のソリッドステートリレ
ー。 - 【請求項３】 前記リーク素子はダイオードを用い、そ
のカソード電極を前記サイリスタの前記Ｎ極ゲートに接
続し且つそのアノード電極を前記サイリスタの前記Ｐ極
ゲートに接続する請求項１記載のソリッドステートリレ
ー。 - 【請求項４】 前記リーク素子は抵抗素子を用いる請求
項１記載のソリッドステートリレー。 - 【請求項５】 前記リーク素子は第３のＮＰＮフォトト
ランジスタを用い、エミッタ電極を前記サイリスタの前
記Ｎ極ゲートに接続し且つコレクタ電極を前記サイリス
タの前記Ｐ極ゲートに接続する請求項１記載のソリッド
ステートリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4332642A JPH07107975B2 (ja) | 1992-12-14 | 1992-12-14 | ソリッドステートリレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4332642A JPH07107975B2 (ja) | 1992-12-14 | 1992-12-14 | ソリッドステートリレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06181431A true JPH06181431A (ja) | 1994-06-28 |
| JPH07107975B2 JPH07107975B2 (ja) | 1995-11-15 |
Family
ID=18257242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4332642A Expired - Fee Related JPH07107975B2 (ja) | 1992-12-14 | 1992-12-14 | ソリッドステートリレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107975B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734207A (en) * | 1994-05-06 | 1998-03-31 | Miklinjul Corporation | Voltage polarity memory system and fuse-switch assembly usable therewith |
| CN102394614A (zh) * | 2011-10-28 | 2012-03-28 | 电子科技大学 | 固体继电器 |
| CN113644902A (zh) * | 2021-06-30 | 2021-11-12 | 华润微集成电路(无锡)有限公司 | 一种光mos固体继电器 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10012007T1 (de) | 1998-05-01 | 2012-01-26 | Gen-Probe Inc. | Automatisches Diagnoseanalysegerät und Verfahren |
| US9046507B2 (en) | 2010-07-29 | 2015-06-02 | Gen-Probe Incorporated | Method, system and apparatus for incorporating capacitive proximity sensing in an automated fluid transfer procedure |
-
1992
- 1992-12-14 JP JP4332642A patent/JPH07107975B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734207A (en) * | 1994-05-06 | 1998-03-31 | Miklinjul Corporation | Voltage polarity memory system and fuse-switch assembly usable therewith |
| US5936495A (en) * | 1994-05-06 | 1999-08-10 | Miklinjul Corporation | Fuse switch |
| CN102394614A (zh) * | 2011-10-28 | 2012-03-28 | 电子科技大学 | 固体继电器 |
| CN113644902A (zh) * | 2021-06-30 | 2021-11-12 | 华润微集成电路(无锡)有限公司 | 一种光mos固体继电器 |
| WO2023273203A1 (zh) * | 2021-06-30 | 2023-01-05 | 华润微集成电路(无锡)有限公司 | 一种光mos固体继电器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07107975B2 (ja) | 1995-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3121338B2 (ja) | 固体継電器 | |
| JP2555887B2 (ja) | トランスファー型ソリッドステートリレー | |
| JPH06181431A (ja) | ソリッドステートリレー | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| JP2743874B2 (ja) | ソリッドステートリレー | |
| JPH10308529A (ja) | 半導体リレー | |
| JP2694808B2 (ja) | ソリッドステートリレー | |
| JP2932782B2 (ja) | 半導体リレー回路 | |
| JP2919108B2 (ja) | 光結合型リレー回路 | |
| JP3451810B2 (ja) | 光結合型半導体リレー | |
| JPH05167412A (ja) | 半導体リレー回路 | |
| JP3086905B2 (ja) | 光結合型半導体リレー | |
| JPH0477015A (ja) | 光結合型リレー回路 | |
| JP2731655B2 (ja) | 光結合型リレー回路 | |
| JPS63208317A (ja) | 半導体リレ−回路 | |
| JPH0998079A (ja) | 半導体リレー | |
| JP2740426B2 (ja) | 半導体リレー | |
| JPH11136113A (ja) | 半導体リレー | |
| JP2002026710A (ja) | スイッチ回路、リレー回路及びその駆動方法 | |
| JPH0629814A (ja) | 半導体リレー回路 | |
| JPH04324711A (ja) | 半導体リレー回路 | |
| JPH05315927A (ja) | 半導体リレー回路 | |
| JPH08298447A (ja) | 半導体リレー | |
| JPH06164354A (ja) | 半導体リレー | |
| JPH09153782A (ja) | 半導体リレー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960514 |
|
| LAPS | Cancellation because of no payment of annual fees |