JP2003058417A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JP2003058417A
JP2003058417A JP2001250504A JP2001250504A JP2003058417A JP 2003058417 A JP2003058417 A JP 2003058417A JP 2001250504 A JP2001250504 A JP 2001250504A JP 2001250504 A JP2001250504 A JP 2001250504A JP 2003058417 A JP2003058417 A JP 2003058417A
Authority
JP
Japan
Prior art keywords
physical
data
address
physical block
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001250504A
Other languages
English (en)
Inventor
Juichi Shiyouraiden
重一 小来田
Kazuya Iwata
和也 岩田
Akio Takeuchi
昭夫 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001250504A priority Critical patent/JP2003058417A/ja
Priority to PCT/JP2002/008306 priority patent/WO2003017108A1/ja
Publication of JP2003058417A publication Critical patent/JP2003058417A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】 【課題】 適切なタイミングに物理的消去を実施するこ
とができ、高速かつ効率的な消去の制御ができる不揮発
性記憶装置を提供する。また、1個の物理ブロックが、
無効なデータが書き込まれた部分論理ブロックと有効な
データが書き込まれた部分論理ブロックとを有する場合
においても、無効なデータが蓄積して空き容量がなくな
ることを回避できる不揮発性記憶装置を提供する。 【解決手段】 消去処理を論理的消去と物理的消去に分
離し、無効なデータが書き込まれている物理ブロック又
は部分論理ブロックのテーブルを持つ。これにより、物
理的消去を論理的消去と同時に行わなくても、他の処理
に合わせた適切なタイミングにおいて何時でも物理的消
去を実施することができる。また、有効な部分論理ブロ
ックのみを他の物理ブロック内にコピーし、その物理ブ
ロックを消去することにより、記憶媒体を無駄にするこ
となくデータを記憶することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、データの書き換え
が可能な記憶装置に関する。
【0002】
【従来の技術】音楽データや映像データを取り扱う携帯
機器の記憶装置として、データの書き換えが可能で、携
帯性が高く、電池等によるバックアップが不要であるフ
ラッシュメモリ等の不揮発性メモリを備えた記憶装置が
使われるようになってきた。フラッシュメモリ等の不揮
発性記憶媒体は、データの書き込み時(メモリセルに0
又は1のデータを書き込む。)と、消去時(例えば消去
領域のメモリセルのデータを全て1にする。)とでは、
全く異なる方法で駆動・制御される。又、フラッシュメ
モリ等の不揮発性記憶媒体においては、データの書き込
み単位とデータの消去単位が異なる。
【0003】図13を用いて、従来の不揮発性記憶媒体
を有する記憶装置を説明する。図13は従来の不揮発性
記憶媒体を有する記憶装置の構成を示す。図13におい
て、131は不揮発性記憶装置、138はデータ入出力
装置である。不揮発性記憶装置131は、不揮発性記憶
媒体132、制御部133を有する。さらに制御部13
3は、論理アドレス/物理アドレス変換テーブル13
4、エントリテーブル(第1のテーブル)136、入出力
制御部137を有する。
【0004】不揮発性記憶装置131は、不揮発性記憶
媒体132に新たなデータを書き込む時、エントリテー
ブル136を参照して消去済みの物理ブロックを検出
し、その物理ブロックに新たなデータを書き込む。次
に、不揮発性記憶装置131は、新たなデータの論理的
なアドレスと、新たなデータを書き込んだ物理ブロック
の物理アドレス(不揮発性記憶媒体132の物理的な位
置を特定するアドレス)とを対応付けて、論理アドレス
/物理アドレス変換テーブル134に書き込む。もし書
き込み時に消去済みの物理ブロックを検出することが出
来なければ、不揮発性記憶媒体132を先頭番地の物理
ブロックから順次チェックして、無効なデータが書き込
まれた物理ブロックを検出する。消去部(図示していな
い)は、無効なデータが書き込まれた物理ブロックを消
去する。その後、不揮発性記憶装置131は、当該消去
済みの物理ブロックに新たなデータを書き込む。次に、
不揮発性記憶装置131は、新たなデータの論理的なア
ドレスと、新たなデータを書き込んだ物理ブロックの物
理アドレスとを対応付けて、論理アドレス/物理アドレ
ス変換テーブル134に書き込む。
【0005】一旦、フラッシュメモリに内に書き込まれ
たデータを書き換え又は読み出しのために書き込まれた
データにアクセスするには、フラッシュメモリ内におけ
る該当データの物理アドレスが特定される必要がある。
そこで、フラッシュメモリ内に書き込まれたデータの論
理アドレスを、フラッシュメモリ内の物理アドレスに変
換するテーブルがRAM上に設けられている。
【0006】
【発明が解決しようとする課題】しかし、外部のデータ
入出力装置108からデータ書き込み要求があってから
無効なデータを有する物理ブロックを消去し、その後新
たなデータを書き込む従来の記憶装置は、消去済みの物
理ブロックがなくなると書き込み速度が遅くなるという
問題を有していた。記憶装置が、データの書き込み単位
(例えば物理ブロックを分割した領域(「部分論理ブロッ
ク」と呼ぶ。))とデータの消去単位(物理ブロック)とが
異なるフラッシュメモリを有する場合がある。そのよう
なフラッシュメモリにおいては、1個の物理ブロックの
中に有効なデータが書き込まれている部分論理ブロック
と、無効なデータが書き込まれている部分論理ブロック
とが含まれる場合がある。そのような物理ブロックを消
去して、その物理ブロックに新たなデータを書き込むこ
とは出来ない。そのような物理ブロックが不揮発性記憶
媒体内に増加すると、不揮発性記憶媒体の使用効率が低
下する。そのような物理ブロックが増加して消去済みの
物理ブロックがなくなれば、実質的に不使用の記録領域
が残っているにもかかわらず、新たなデータを記録する
ことが出来なくなる。
【0007】本発明は、上記従来の問題点を解決するも
ので、複数論理ブロックが単一物理ブロックに対応する
記憶制御、もしくは、複数論理ブロックが複数物理ブロ
ックに対応する記憶制御を実施する記憶システム等にお
いて、論理的消去と物理的消去を分離し、無効なデータ
が書き込まれている物理ブロック又は部分論理ブロック
のテーブルを持つことにより、消去の制御を高速かつ効
率的に実施する記憶装置を提供することを目的とする。
【0008】また、近年では携帯機器で取り扱う情報量
が増大する傾向にあり、これに対処するために、記憶装
置にある不揮発性メモリを増加させることで、記憶装置
の記憶容量の増大を図っている。しかし、前記記憶容量
の増大は前記テーブルの容量の増大につながり、そのた
めRAMの容量の増大が条件となりコストアップの大き
な要因となっていた。本発明は、上記従来の問題点を解
決するもので、不揮発性メモリ上にもテーブルを持つこ
とにより記憶装置の記憶容量が増大してもRAMの容量
を増大する必要のない記憶装置を提供することを目的と
する。
【0009】
【課題を解決するための手段】上記課題を解決するた
め、本発明は下記の構成を有する。請求項1に記載の発
明は、不揮発性記憶媒体と、第1のテーブル作成部と、
第2のテーブル作成部と、論理アドレス/物理アドレス
変換テーブル作成部と、消去部と、を有し、前記不揮発
性記憶媒体は複数の物理ブロックを有し、前記物理ブロ
ックは、データを格納するためのデータ領域と、その物
理ブロックにデータが書き込まれているか否かを示す第
1のデータと、その物理ブロックに書き込まれているデ
ータが無効なデータであるか否かを示す第2のデータと
を有し、前記第1のテーブル作成部は、前記物理ブロッ
クのアドレスと前記第1のデータとの関係を示す第1の
テーブルを作成し、前記第2のテーブル作成部は、前記
物理ブロックのアドレスと前記第2のデータとの関係を
示す第2のテーブルを作成し、前記論理アドレス/物理
アドレス変換テーブル作成部は、前記第1のテーブルに
基づいて論理アドレスに新たな物理アドレスを割り当て
て、論理アドレス/物理アドレス変換テーブルを生成
し、前記消去部は、前記第2のテーブルに基づいて、無
効なデータが書き込まれた物理ブロックのデータを消去
する、ことを特徴とする記憶装置である。
【0010】請求項2に記載の発明は、不揮発性記憶媒
体と、第1のテーブル作成部と、第2のテーブル作成部
と、論理アドレス/物理アドレス変換テーブル作成部
と、消去部と、を有し、前記不揮発性記憶媒体は複数の
物理ブロックを有し、前記物理ブロックは、データを格
納するためのデータ領域と、その物理ブロックにデータ
が書き込まれているか否かを示す第1のデータを有し、
前記物理ブロックを分割した領域は、その領域に書き込
まれているデータ又はその領域に関連づけられた前記領
域のそれぞれに書き込まれているデータが無効なデータ
であるか否かを示す第2のデータを有し、前記第1のテ
ーブル作成部は、前記物理ブロックのアドレスと前記第
1のデータとの関係を示す第1のテーブルを作成し、前
記第2のテーブル作成部は、前記領域のアドレスと前記
第2のデータとの関係を示す第2のテーブルを作成し、
前記論理アドレス/物理アドレス変換テーブル作成部
は、前記第1のテーブルに基づいて論理アドレスに新た
な物理アドレスを割り当てて、論理アドレス/物理アド
レス変換テーブルを生成し、前記消去部は、前記第2の
テーブルに基づいて、無効なデータが書き込まれた物理
ブロックのデータを消去する、ことを特徴とする記憶装
置である。
【0011】請求項3に記載の発明は、前記論理アドレ
ス/物理アドレス変換テーブルは、第1の論理アドレス
/物理アドレス変換テーブルと、第2の論理アドレス/
物理アドレス変換テーブルとを含み、少なくとも1つの
前記物理ブロックは、複数の論理アドレスと物理アドレ
スとの関係を示す第2の論理アドレス/物理アドレス変
換テーブルを更に有し、前記第1の論理アドレス/物理
アドレス変換テーブルは、前記第2の論理アドレス/物
理アドレス変換テーブルと、前記第2の論理アドレス/
物理アドレス変換テーブルが格納されている物理ブロッ
クのアドレスとの関係を示し、前記物理ブロックに書き
込まれたデータが無効になった場合は、前記論理アドレ
ス/物理アドレス変換テーブル作成部は、対応する前記
第2の論理アドレス/物理アドレス変換テーブルを、新
たな物理ブロックに書き換え、前記第1の論理アドレス
/物理アドレス変換テーブルを書き換える、ことを特徴
とする請求項1又は請求項2に記載の記憶装置である。
【0012】請求項4に記載の発明は、不揮発性記憶媒
体と、データ書き込み部と、消去部と、を有し、前記不
揮発性記憶媒体は複数の物理ブロック群を有し、前記物
理ブロック群は複数の物理ブロックを有し、前記物理ブ
ロックは、前記物理ブロックを分割した複数の領域を有
し、前記データ書き込み部は、それぞれ異なる物理ブロ
ック群に属する複数の前記領域の集合である論理ブロッ
クを単位としてデータを書き込み、且つ前記論理ブロッ
クを構成する複数の前記領域の集合を示すリンクテーブ
ルを生成し、前記消去部は、前記論理ブロックに含まれ
るひとつの前記領域にデータが無効であることを書き込
むことにより前記リンクテーブルで関連付けられた全て
の前記領域に書き込まれたデータを無効化し、前記物理
ブロックに含まれる全ての前記領域が無効化された後、
その物理ブロックを消去する、ことを特徴とする記憶装
置である。
【0013】本発明により、不揮発性記憶媒体全体でど
の物理ブロックが消去済みであり、どの物理ブロック又
は部分論理ブロックに無効なデータが書き込まれている
かを、不揮発性記憶媒体全体として管理する記憶装置を
実現できる。機会があれば何時でも消去部は無効なデー
タが書き込まれている物理ブロックを消去することがで
きる。このため、消去要求に対し、高速、かつ、効率的
な制御が可能となる。1個の物理ブロックが、無効なデ
ータが書き込まれた部分論理ブロックと有効なデータが
書き込まれた部分論理ブロックとを有する場合に、有効
な部分論理ブロックのみを他の物理ブロック内にコピー
し、その物理ブロックを消去することができる。
【0014】
【発明の実施の形態】以下、本発明の実施をするための
最良の形態を具体的に示した実施例について、図面とと
もに記載する。
【0015】《実施例1》図1〜12を用いて、実施例
1の不揮発性記憶媒体を有する記憶装置を説明する。図
1は、本発明の実施例1の不揮発性記憶媒体を有する記
憶装置の構成を示す。本発明の実施例1の記憶装置が、
従来例(図13)と異なるところは論理アドレス/物理ア
ドレス変換テーブル134の替わりに間接アドレス変換
テーブル(第1の論理アドレス/物理アドレス変換テー
ブル)4を有し、データ有効性テーブル(第2のテーブ
ル)5を追加したことである。それ以外は同一の構成を
有する。図1において、1は不揮発性記憶装置、8はデ
ータ入出力装置である。不揮発性記憶装置1は、不揮発
性記憶媒体2、制御部3を有する。さらに制御部3は、
間接アドレス変換テーブル(第1の論理アドレス/物理
アドレス変換テーブル)4、データ有効性テーブル(第2
のテーブル)5、エントリテーブル(第1のテーブル)
6、入出力制御部7を有する。
【0016】不揮発性記憶装置1は、不揮発性記憶媒体
2に新たなデータを書き込む時、エントリテーブル6を
参照して消去済みの物理ブロックを検出し、その物理ブ
ロックに新たなデータを書き込む。次に、不揮発性記憶
装置1は、新たなデータの論理的なアドレスと、新たな
データを書き込んだ物理ブロックの物理アドレス(不揮
発性記憶媒体2の物理的な位置を特定するアドレス)と
を対応付けて、間接アドレス変換テーブル(第1の論理
アドレス/物理アドレス変換テーブル)4と不揮発性記
憶媒体内に有する直接アドレス変換テーブル(第2の論
理アドレス/物理アドレス変換テーブル)に書き込む。
不揮発性記憶媒体2のデータを消去する場合については
図10〜12で後述する。
【0017】図2は、本発明の実施例1の不揮発性記憶
装置1の不揮発性記憶媒体2の構成を示す。図2におい
て、1−1、1−2、…1−2048、2−1、…8−
2048はそれぞれ1個の物理ブロックを表す。物理ブ
ロック1−1、…1−2048をまとめて第1の物理ブ
ロック群と言う。第2の物理ブロック群から第8の物理
ブロック群も同様である。1個の不揮発性記憶媒体2
(記憶素子)はそれぞれ2048(=211)個の物理ブロ
ックを有する8個の物理ブロック群から成り、合計16
384(=214)個の物理ブロックを有する。
【0018】また、8個のブロック群のそれぞれから1
個の物理ブロックを選択し1個の物理ブロックセットを
構成する。例えば図のように、1−1、2−2、3−
3、4−3、5−2、6−2048、7−1、8−3を
第1の物理ブロックセットと呼ぶ。不揮発性記憶媒体2
はデータを書き込むのに時間がかかる。このため、制御
部3は入力した8個のデータをまとめて物理ブロックセ
ットに1度に書き込む。8個の物理ブロック(1個の物
理ブロックセット)に同時にデータを書き込むことによ
りデータのビット幅が8倍になり、不揮発性記憶装置1
の実行的な書き込み速度を8倍にすることができる。し
かし、同一の物理ブロック群の複数の物理ブロックには
同時に書き込みはできない。
【0019】図3は、本発明の実施例1の不揮発性記憶
装置1の不揮発性記憶媒体2の第1の物理ブロックセッ
トの構成を示す。図3において、物理ブロック1−1
は、8個の部分論理ブロック1−1A、1−1B、1−
1C、…1−1Hから成る。物理ブロックセット内に含
まれる全ての物理ブロックから部分論理ブロックを1個
ずつ順番に選択し、1個の論理ブロックを構成する。例
えば図のように、1−1A、2−2A、3−3A、4−
3A、5−2A、6−2048A、7−1A、8−3A
を第1の論理ブロックと呼ぶ。1個の物理ブロック、論
理ブロックは32ページであり、1個の部分論理ブロッ
クは4ページである。
【0020】図4は、本発明の実施例1の不揮発性記憶
装置1の不揮発性記憶媒体2の物理ブロックの冗長領域
の詳細を示す。部分論理ブロックはデータを記録するデ
ータ領域の他に、冗長領域を有する。第1の物理ブロッ
ク群のそれぞれの部分論理ブロックは冗長領域に有効性
フラグを有する。第1の物理ブロック群の幾つかの部分
論理ブロックは冗長領域にリンクテーブルを有し、又は
直接アドレス変換テーブル(第2の論理アドレス/物理
アドレス変換テーブル)を有し、又はリンクテーブル及
び直接アドレス変換テーブルを有する。
【0021】直接アドレス変換テーブルは、第1の物理
ブロック群に含まれる8つの部分論理ブロックについて
の論理アドレスから物理アドレス(部分論理ブロックの
物理的なアドレス)への変換テーブルである。リンクテ
ーブルは、論理ブロックを構成している第2〜第8の物
理ブロック群に含まれる7つの部分論理ブロック(第1
の物理ブロック群に含まれ、そのリンクテーブルを有す
る部分論理ブロックを除く)の物理アドレス(部分論理ブ
ロックの物理的なアドレス)テーブルである。有効性フ
ラグは、直接アドレス変換テーブルの有効無効を示すフ
ラグである。第2〜8の物理ブロック群の部分論理ブロ
ックの幾つかは冗長領域に直接アドレス変換テーブルを
有する。
【0022】各物理ブロックの先頭の部分論理ブロック
は、その部分論理ブロックが含まれる物理ブロックが消
去済みか否かを判定できる第1のデータを有する。第1
のデータは、例えば8ビットのデータであってFFHで
あればその物理ブロックは消去済みであり、FFH以外
の値であればその物理ブロックは消去済みでない。第1
のデータは、その物理ブロックが消去済みであるか否か
の判定をする以外の用途を有していても良い。書き込み
は物理ブロックセットを単位として行い、消去は物理ブ
ロックを単位として行う。書き込んだデータが有効であ
るか否かは論理ブロック単位で決定できる。
【0023】図5は、本発明の実施例1の不揮発性記憶
装置1のデータ有効性テーブル5の構成を示す。不揮発
性記憶装置1の第2のテーブル作成部(図示していない)
は、電源投入時にデータ有効性テーブル5をRAM上に
生成し、その後必要に応じてテーブルのデータを変更す
る。図5において、データ有効性テーブル5は、それぞ
れのビットが部分論理ブロックに対応したビットマップ
の構成をとる。それぞれのビットは、該当する部分論理
ブロックの書き込みデータの有効性を示す。各ビット
は、0が「書き込みデータ無効」、1が「書き込みデー
タ有効」を示す。
【0024】図6は、本発明の実施例1の不揮発性記憶
装置1のエントリテーブル6の構成を示す。不揮発性記
憶装置1の第1のテーブル作成部(図示していない)は、
電源投入時にエントリテーブル6をRAM上に生成し、
その後必要に応じてテーブルのデータを変更する。図6
において、エントリテーブル6は、それぞれのビットが
物理ブロックに対応したビットマップの構成をとる。そ
れぞれのビットは、該当する物理ブロックの状態を示
す。各ビットは、0が「使用中、又は不良ブロック」、
1が「消去済」を示す。
【0025】図7は、本発明の実施例1の不揮発性記憶
装置1の起動時のフローチャートである。図7におい
て、ステップ701で第1のテーブル作成部は、第1の
データに基づいてエントリテーブル6をRAM上に生成
する。ステップ702で第2のテーブル作成部は、有効
性フラグ及び直接アドレス変換テーブルに基づいてデー
タ有効性テーブル5をRAM上に生成する。1個の部分
論理ブロックを読むことにより、その論理ブロックの直
接アドレス変換テーブルで関連付けられた8個の論理ブ
ロックのデータ有効性テーブル5の値を決定することが
できる。ステップ703で論理アドレスに基づいて間接
アドレス変換テーブル4をRAM上に生成しこのフロー
チャートを終了する。
【0026】図8は、本発明の実施例1の不揮発性記憶
装置1の読み出し時のフローチャートである。図8にお
いて、ステップ801で読み出し要求が外部から入力さ
れる。ステップ802で間接アドレス変換テーブル4に
基づいて直接アドレス変換テーブルを特定する。ステッ
プ803で直接アドレス変換テーブルに基づいて物理ア
ドレスを特定する。ステップ804で物理アドレスより
データを読み出しこのフローチャートを終了する。
【0027】図9は、本発明の実施例1の不揮発性記憶
装置1の書き込み時のフローチャートである。図9にお
いて、新規にデータが書き込まれるときステップ901
で書き込み要求が外部から入力される。ステップ902
で新規物理ブロックの取得が必要か否か判断する。必要
な場合は、ステップ903に進みエントリテーブル6に
基づいて消去済みの物理ブロックを特定する。ステップ
904で第1のテーブル作成部は、エントリテーブル6
上のその物理ブロックの値を0「使用中、又は不良ブロ
ック」に更新する。ステップ902で必要でない場合
は、ステップ903、904をスキップする。
【0028】ステップ905でその論理ブロックに含ま
れる第1の物理ブロック群の部分論理ブロックのリンク
テーブルを生成する。ステップ906でその論理ブロッ
クに含まれる第1の物理ブロック群の部分論理ブロック
の有効性フラグを有効に設定する。ステップ907で直
接アドレス変換テーブルを生成する。ステップ908で
その物理ブロックに新規なデータを書き込む。その物理
ブロックの先頭の部分論理ブロックの第1のデータは書
き込まれていることを示す値に設定される。ステップ9
09で第2のテーブル作成部は、データ有効性テーブル
5上のその論理ブロックに含まれる部分論理ブロックの
値を1「書き込みデータ有効」に更新する。ステップ9
10で間接アドレス変換テーブル4を更新しこのフロー
チャートを終了する。
【0029】図10は、本発明の実施例1の不揮発性記
憶装置1の消去時のフローチャートである。図10にお
いて、ステップ1001で消去要求が外部から入力され
る。ステップ1002でその論理ブロックに含まれる第
1の物理ブロック群の部分論理ブロックの有効性フラグ
を無効に設定する。ステップ1003で直接アドレス変
換テーブルを更新する。ステップ1004で第2のテー
ブル作成部は、データ有効性テーブル5上の消去対象の
論理ブロックの値を0「書き込みデータ無効」に更新す
る。ステップ1005で間接アドレス変換テーブル4を
更新する。ステップ1001〜1005は論理的消去で
ある。
【0030】次にステップ1006で消去部は、その物
理ブロックのすべてのデータを消去する。例えばデータ
は全て1になる。その物理ブロックの第1のデータは消
去済みであることを示す値に設定される。ステップ10
07で第1のテーブル作成部は、エントリテーブル6上
のその物理ブロックの値を1「消去済」に更新する。ス
テップ1006、1007で物理的消去を行いこのフロ
ーチャートを終了する。なお物理的消去は、論理的消去
の直後に実施する必要はなく、保留にしておき別の事象
により実施しても良い。
【0031】それぞれ別個の物理ブロックに含まれる複
数の部分論理ブロックを有する論理ブロックを論理的に
消去する場合、その論理ブロックのデータ有効性フラグ
を無効に設定し、直接アドレス変換テーブルを更新す
る。その論理ブロックを直接アドレス変換テーブルから
除外し、その論理ブロックに代わる新たな論理ブロック
があれば、新たな論理ブロックを直接アドレス変換テー
ブルに追加する。一般に更新された直接アドレス変換テ
ーブルは、更新前のテーブルが書かれていた部分論理ブ
ロックと物理位置が異なる部分論理ブロックに書かれる
故、間接アドレス変換テーブルも更新され、データ有効
性テーブルも更新される。有効性フラグと直接アドレス
変換テーブルの書き換えのみで当該直接アドレス変換テ
ーブルに関連付けられた全ての論理ブロックを無効化す
ることができる。
【0032】図11は、本発明の実施例1の不揮発性記
憶装置1のエントリテーブル6とデータ有効性テーブル
5のデータの組み合わせを示す。図11において、物理
的消去を行う場合、エントリテーブルとデータ有効性テ
ーブルを検索することで物理的消去を行う物理ブロック
を選択する。データ有効性テーブル5のそれぞれのビッ
トは部分論理ブロックに対応しており、エントリテーブ
ル6のそれぞれのビットは物理ブロックに対応してい
る。このため、エントリテーブル1ビットは、データ有
効性テーブルの連続する8ビットに対応している。
【0033】エントリテーブルが0「使用中、又は不良
ブロック」で、対応するデータ有効性テーブルの8ビッ
トがすべて0「書き込みデータ無効」のとき、この物理
ブロックを物理的に消去できる。エントリテーブルが0
「使用中、又は不良ブロック」で、対応するデータ有効
性テーブルの8ビットの内6個が0「書き込みデータ無
効」で2個が1「書き込みデータ有効」のとき、この物
理ブロックを物理的に消去できない。エントリテーブル
が0「使用中、又は不良ブロック」で、対応するデータ
有効性テーブルの8ビットの内2個が0「書き込みデー
タ無効」で6個が1「書き込みデータ有効」のとき、こ
の物理ブロックを物理的に消去できない。エントリテー
ブルが0「使用中、又は不良ブロック」で、対応するデ
ータ有効性テーブルの8ビットがすべて1「書き込みデ
ータ有効」のとき、この物理ブロックを物理的に消去で
きない。
【0034】エントリテーブルが1「消去済」であれば
この物理ブロックは消去済みである。このように、物理
的消去を行う場合、エントリテーブルが0「使用中、又
は不良ブロック」で、対応するデータ有効性テーブルの
8ビットがすべて0「書き込みデータ無効」の物理ブロ
ックを検索することで物理的消去を行う物理ブロックを
選択する。
【0035】物理ブロックが有効なデータを有する部分
論理ブロックと無効なデータを有する部分論理ブロック
とを有する場合、有効なデータを他の物理ブロックにコ
ピーすることにより、その物理ブロックを消去すること
ができる。物理ブロックが有する8個の部分論理ブロッ
クの中で、有効なデータを有する部分論理ブロックの数
が少なく無効なデータを有する部分論理ブロックの数が
多ければ、コピーに必要な他の物理ブロックの数が少な
くて済み、且つ短時間でコピーを完了してその物理ブロ
ックを消去することができる。図12を用いて、物理ブ
ロックが有効なデータを有する部分論理ブロックと無効
なデータを有する部分論理ブロックとを有する場合の効
率的な物理ブロック消去を行うための処理について説明
する。図12は、本発明の実施例1の不揮発性記憶装置
1の効率化処理のフローチャートである。
【0036】図12において、ステップ1201でkに
初期値1を設定する。ステップ1202でiに初期値1
を設定する。ステップ1203で物理ブロック番号jに
初期値1を設定する。ステップ1204で第j番目の物
理ブロック内の8個の部分論理ブロックのデータ有効性
テーブルの値が1「書き込みデータ有効」の数の和mを
求める。ステップ1205でmとkが等しいか否か判断
する。mとkが等しい場合、ステップ1206に進みj
の値(L(i)=j)を記憶する。ステップ1207でiに
1を加算する。ステップ1205でmとkが等しくない
場合は、ステップ1206、1207をスキップする。
ステップ1208で物理ブロック番号jに1を加算す
る。ステップ1209で物理ブロック番号jが最後の物
理ブロック番号より大きいか否か判断する。最後の物理
ブロックになるまで、つまりjが最後の物理ブロック番
号以下の場合は、ステップ1204に戻り処理を繰り返
す。
【0037】全物理ブロックの処理が一通り終了した場
合、つまりjが最後の物理ブロック番号より大きい場合
は、ステップ1210に進む。ステップ1210で第L
(i)番目の物理ブロックの有効なデータをまとめて他の
物理ブロックに書き込む。ステップ1211で第L(i)
番目の物理ブロックを物理的に消去する。ステップ12
12で消去を継続するか否か判断する。継続する場合
は、ステップ1213に進む。継続しない場合は、この
フローチャートを終了する。ステップ1213でkに1
を加算する。ステップ1214でkが5以上か否か判断
する。kが5より小さい場合は、ステップ1202に戻
り処理を繰り返す。kが5以上の場合は、このフロチャ
ートを終了する。本実施例では8個の部分論理ブロック
の内有効な部分論理ブロックが半分以下の場合効率化処
理を行うことにしているが、この値は任意に変更でき
る。実施例の記憶装置では、他の物理ブロックにコピー
すべき有効なデータが少ない物理ブロックから順番に消
去する。これにより、効率的な消去が実現できる。
【0038】
【発明の効果】本発明によれば、消去処理を論理的消去
と物理的消去に分離し、論理的消去のみを先に行い、他
の処理に合わせた適切なタイミングで物理的消去を実施
する記憶装置を実現できるという有利な効果が得られ
る。本発明によれば、第2のテーブルを利用して高速か
つ効率的な消去を実行する記憶装置を実現できるという
有利な効果が得られる。本発明によれば、無効なデータ
が蓄積して空き領域がなくなることを回避できるという
効果が得られる。
【0039】本発明によれば、第2の論理アドレス/物
理アドレス変換テーブルを不揮発性記憶媒体に記録する
ことにより、第1の論理アドレス/物理アドレス変換テ
ーブルの情報量を少なくし、論理アドレス/物理アドレ
ス変換テーブルを記憶するために必要なRAMの容量を
小さくすることができる。本発明によれば、小さな容量
のRAMで論理アドレスを物理アドレスに変換する記憶
装置を実現できるという有利は効果が得られる。本発明
によれば、有効性フラグと直接アドレス変換テーブルを
利用して効率的な論理ブロックの無効化を実行する記憶
装置を実現できるという有利な効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施例1の不揮発性記憶媒体を有する
記憶装置の構成図
【図2】本発明の実施例1の記憶装置の不揮発性記憶媒
体の構成図
【図3】本発明の実施例1の記憶装置の不揮発性記憶媒
体の第1の物理ブロックセットの構成図
【図4】本発明の実施例1の記憶装置の不揮発性記憶媒
体の物理ブロックの冗長領域の詳細図
【図5】本発明の実施例1の記憶装置のデータ有効性テ
ーブルの構成図
【図6】本発明の実施例1の記憶装置のエントリテーブ
ルの構成図
【図7】本発明の実施例1の記憶装置の起動時のフロー
チャート
【図8】本発明の実施例1の記憶装置の読み出し時のフ
ローチャート
【図9】本発明の実施例1の記憶装置の書き込み時のフ
ローチャート
【図10】本発明の実施例1の記憶装置の消去時のフロ
ーチャート
【図11】本発明の実施例1の記憶装置のエントリテー
ブルとデータ有効性テーブルのデータの組み合わせを示
す図
【図12】本発明の実施例1の記憶装置の効率化処理の
フローチャート
【図13】従来の不揮発性記憶媒体を有する記憶装置の
構成図
【符号の説明】
1、131 不揮発性記憶装置 2、132 不揮発性記憶媒体 3、133 制御部 4 間接アドレス変換テーブル(第1の論理ア
ドレス/物理アドレス変換テーブル) 5 データ有効性テーブル(第2のテーブル) 6、136 エントリテーブル(第1のテーブル) 7、137 入出力制御部 8、138 データ入出力装置 134 論理アドレス/物理アドレス変換テーブル
フロントページの続き (72)発明者 竹内 昭夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5B025 AD08 AE00 AE05 5B060 AA06 AA13 AA14 AB25 AC11

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 不揮発性記憶媒体と、第1のテーブル作
    成部と、第2のテーブル作成部と、論理アドレス/物理
    アドレス変換テーブル作成部と、消去部と、を有し、 前記不揮発性記憶媒体は複数の物理ブロックを有し、 前記物理ブロックは、データを格納するためのデータ領
    域と、その物理ブロックにデータが書き込まれているか
    否かを示す第1のデータと、その物理ブロックに書き込
    まれているデータが無効なデータであるか否かを示す第
    2のデータとを有し、 前記第1のテーブル作成部は、前記物理ブロックのアド
    レスと前記第1のデータとの関係を示す第1のテーブル
    を作成し、 前記第2のテーブル作成部は、前記物理ブロックのアド
    レスと前記第2のデータとの関係を示す第2のテーブル
    を作成し、 前記論理アドレス/物理アドレス変換テーブル作成部
    は、前記第1のテーブルに基づいて論理アドレスに新た
    な物理アドレスを割り当てて、論理アドレス/物理アド
    レス変換テーブルを生成し、 前記消去部は、前記第2のテーブルに基づいて、無効な
    データが書き込まれた物理ブロックのデータを消去す
    る、 ことを特徴とする記憶装置。
  2. 【請求項2】 不揮発性記憶媒体と、第1のテーブル作
    成部と、第2のテーブル作成部と、論理アドレス/物理
    アドレス変換テーブル作成部と、消去部と、を有し、 前記不揮発性記憶媒体は複数の物理ブロックを有し、 前記物理ブロックは、データを格納するためのデータ領
    域と、その物理ブロックにデータが書き込まれているか
    否かを示す第1のデータを有し、前記物理ブロックを分
    割した領域は、その領域に書き込まれているデータ又は
    その領域に関連づけられた前記領域のそれぞれに書き込
    まれているデータが無効なデータであるか否かを示す第
    2のデータを有し、 前記第1のテーブル作成部は、前記物理ブロックのアド
    レスと前記第1のデータとの関係を示す第1のテーブル
    を作成し、 前記第2のテーブル作成部は、前記領域のアドレスと前
    記第2のデータとの関係を示す第2のテーブルを作成
    し、 前記論理アドレス/物理アドレス変換テーブル作成部
    は、前記第1のテーブルに基づいて論理アドレスに新た
    な物理アドレスを割り当てて、論理アドレス/物理アド
    レス変換テーブルを生成し、 前記消去部は、前記第2のテーブルに基づいて、無効な
    データが書き込まれた物理ブロックのデータを消去す
    る、 ことを特徴とする記憶装置。
  3. 【請求項3】 前記論理アドレス/物理アドレス変換テ
    ーブルは、第1の論理アドレス/物理アドレス変換テー
    ブルと、第2の論理アドレス/物理アドレス変換テーブ
    ルとを含み、 少なくとも1つの前記物理ブロックは、複数の論理アド
    レスと物理アドレスとの関係を示す第2の論理アドレス
    /物理アドレス変換テーブルを更に有し、 前記第1の論理アドレス/物理アドレス変換テーブル
    は、前記第2の論理アドレス/物理アドレス変換テーブ
    ルと、前記第2の論理アドレス/物理アドレス変換テー
    ブルが格納されている物理ブロックのアドレスとの関係
    を示し、 前記物理ブロックに書き込まれたデータが無効になった
    場合は、前記論理アドレス/物理アドレス変換テーブル
    作成部は、対応する前記第2の論理アドレス/物理アド
    レス変換テーブルを、新たな物理ブロックに書き換え、
    前記第1の論理アドレス/物理アドレス変換テーブルを
    書き換える、 ことを特徴とする請求項1又は請求項2に記載の記憶装
    置。
  4. 【請求項4】 不揮発性記憶媒体と、データ書き込み部
    と、消去部と、を有し、 前記不揮発性記憶媒体は複数の物理ブロック群を有し、 前記物理ブロック群は複数の物理ブロックを有し、 前記物理ブロックは、前記物理ブロックを分割した複数
    の領域を有し、 前記データ書き込み部は、それぞれ異なる物理ブロック
    群に属する複数の前記領域の集合である論理ブロックを
    単位としてデータを書き込み、且つ前記論理ブロックを
    構成する複数の前記領域の集合を示すリンクテーブルを
    生成し、 前記消去部は、前記論理ブロックに含まれるひとつの前
    記領域にデータが無効であることを書き込むことにより
    前記リンクテーブルで関連付けられた全ての前記領域に
    書き込まれたデータを無効化し、前記物理ブロックに含
    まれる全ての前記領域が無効化された後、その物理ブロ
    ックを消去する、 ことを特徴とする記憶装置。
JP2001250504A 2001-08-21 2001-08-21 記憶装置 Pending JP2003058417A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001250504A JP2003058417A (ja) 2001-08-21 2001-08-21 記憶装置
PCT/JP2002/008306 WO2003017108A1 (en) 2001-08-21 2002-08-15 Storage device having non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001250504A JP2003058417A (ja) 2001-08-21 2001-08-21 記憶装置

Publications (1)

Publication Number Publication Date
JP2003058417A true JP2003058417A (ja) 2003-02-28

Family

ID=19079306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001250504A Pending JP2003058417A (ja) 2001-08-21 2001-08-21 記憶装置

Country Status (2)

Country Link
JP (1) JP2003058417A (ja)
WO (1) WO2003017108A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029311A1 (ja) * 2003-09-18 2005-03-31 Matsushita Electric Industrial Co., Ltd. 半導体メモリカード、半導体メモリ制御装置及び半導体メモリ制御方法
JP2005092678A (ja) * 2003-09-19 2005-04-07 Matsushita Electric Ind Co Ltd 半導体メモリカード及び不揮発性メモリのデータ消去処理方法
JP2007184005A (ja) * 2003-12-30 2007-07-19 Samsung Electronics Co Ltd フラッシュメモリのアドレスマッピング方法、マッピング情報管理方法及びこれらの方法を用いたフラッシュメモリ
JP2007520842A (ja) * 2003-12-30 2007-07-26 サンディスク コーポレイション マルチブロック単位へのブロックの適応決定論的グループ化
KR100749298B1 (ko) * 2003-08-06 2007-08-14 마쯔시다덴기산교 가부시키가이샤 반도체 메모리 카드, 액세스 장치 및 액세스 방법
JP2007280330A (ja) * 2006-04-12 2007-10-25 Matsushita Electric Ind Co Ltd 不揮発性記憶装置および不揮発性記憶システム
JP2009252255A (ja) * 2008-04-01 2009-10-29 Renesas Technology Corp 不揮発性半導体記憶装置
US7653777B2 (en) 2004-01-19 2010-01-26 Trek Technology (Singapore) Pte Ltd. Portable data storage device using a memory address mapping table
US7793054B2 (en) 2004-06-02 2010-09-07 Funai Electric Co., Ltd. DVD player and electronic device
JP2011159044A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 不揮発性メモリのコントローラ及び不揮発性メモリの制御方法
JP2012194993A (ja) * 2005-06-06 2012-10-11 Sony Corp 記憶装置
US9367444B2 (en) 2012-03-16 2016-06-14 Kabushiki Kaisha Toshiba Non-volatile memory device, control method for information processing device, and information processing device
JP2021507400A (ja) * 2017-12-21 2021-02-22 マイクロン テクノロジー,インク. Nand論理対物理テーブル領域追跡

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2251323B (en) * 1990-12-31 1994-10-12 Intel Corp Disk emulation for a non-volatile semiconductor memory
JP2938732B2 (ja) * 1993-11-10 1999-08-25 松下電送システム株式会社 メモリ管理装置とこれを用いたファクシミリ装置
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
JPH0997207A (ja) * 1995-09-28 1997-04-08 Canon Inc フラッシュrom管理方法及び装置及びコンピュータ制御装置
JPH11203191A (ja) * 1997-11-13 1999-07-30 Seiko Epson Corp 不揮発性記憶装置、不揮発性記憶装置の制御方法、および、不揮発性記憶装置を制御するプログラムを記録した情報記録媒体
JP2000057038A (ja) * 1998-08-05 2000-02-25 Sony Corp 記録装置および記録方法、並びに再生装置および再生方法、並びに記録媒体
JP3797649B2 (ja) * 1999-05-31 2006-07-19 シャープ株式会社 不揮発性半導体記憶装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749298B1 (ko) * 2003-08-06 2007-08-14 마쯔시다덴기산교 가부시키가이샤 반도체 메모리 카드, 액세스 장치 및 액세스 방법
WO2005029311A1 (ja) * 2003-09-18 2005-03-31 Matsushita Electric Industrial Co., Ltd. 半導体メモリカード、半導体メモリ制御装置及び半導体メモリ制御方法
JPWO2005029311A1 (ja) * 2003-09-18 2006-11-30 松下電器産業株式会社 半導体メモリカード、半導体メモリ制御装置及び半導体メモリ制御方法
US7654466B2 (en) 2003-09-18 2010-02-02 Panasonic Corporation Semiconductor memory card, semiconductor memory control apparatus, and semiconductor memory control method
JP2005092678A (ja) * 2003-09-19 2005-04-07 Matsushita Electric Ind Co Ltd 半導体メモリカード及び不揮発性メモリのデータ消去処理方法
JP2007184005A (ja) * 2003-12-30 2007-07-19 Samsung Electronics Co Ltd フラッシュメモリのアドレスマッピング方法、マッピング情報管理方法及びこれらの方法を用いたフラッシュメモリ
JP2007520842A (ja) * 2003-12-30 2007-07-26 サンディスク コーポレイション マルチブロック単位へのブロックの適応決定論的グループ化
US8117381B2 (en) 2003-12-30 2012-02-14 Sandisk Technologies Inc. Adaptive deterministic grouping of blocks into multi-block units
US7970985B2 (en) 2003-12-30 2011-06-28 Sandisk Corporation Adaptive deterministic grouping of blocks into multi-block units
US7653777B2 (en) 2004-01-19 2010-01-26 Trek Technology (Singapore) Pte Ltd. Portable data storage device using a memory address mapping table
US7793054B2 (en) 2004-06-02 2010-09-07 Funai Electric Co., Ltd. DVD player and electronic device
JP2012194993A (ja) * 2005-06-06 2012-10-11 Sony Corp 記憶装置
JP2007280330A (ja) * 2006-04-12 2007-10-25 Matsushita Electric Ind Co Ltd 不揮発性記憶装置および不揮発性記憶システム
JP2009252255A (ja) * 2008-04-01 2009-10-29 Renesas Technology Corp 不揮発性半導体記憶装置
JP2011159044A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 不揮発性メモリのコントローラ及び不揮発性メモリの制御方法
US8171254B2 (en) 2010-01-29 2012-05-01 Kabushiki Kaisha Toshiba Memory controller and memory control method
US9367444B2 (en) 2012-03-16 2016-06-14 Kabushiki Kaisha Toshiba Non-volatile memory device, control method for information processing device, and information processing device
JP2021507400A (ja) * 2017-12-21 2021-02-22 マイクロン テクノロジー,インク. Nand論理対物理テーブル領域追跡
US11269545B2 (en) 2017-12-21 2022-03-08 Micron Technology, Inc. NAND logical-to-physical table region tracking
JP7080327B2 (ja) 2017-12-21 2022-06-03 マイクロン テクノロジー,インク. Nand論理対物理テーブル領域追跡
US11922053B2 (en) 2017-12-21 2024-03-05 Lodestar Licensing Group, Llc NAND logical-to-physical table region tracking

Also Published As

Publication number Publication date
WO2003017108A1 (en) 2003-02-27

Similar Documents

Publication Publication Date Title
JP4948793B2 (ja) バッドブロック管理部を含むフラッシュメモリシステム
JP3692313B2 (ja) 不揮発性メモリの制御方法
EP1739683B1 (en) Space management for managing high capacity nonvolatile memory
US6865658B2 (en) Nonvolatile data management system using data segments and link information
JP4787266B2 (ja) スクラッチパッドブロック
JP3485938B2 (ja) 不揮発性半導体メモリ装置
JP4834676B2 (ja) オンチップ不揮発性メモリ書き込みキャッシュを使用するシステムおよび方法
US20080120488A1 (en) Apparatus and method of managing nonvolatile memory
EP1729304A1 (en) Space management for managing high capacity nonvolatile memory
US8296503B2 (en) Data updating and recovering methods for a non-volatile memory array
US20070150645A1 (en) Method, system and apparatus for power loss recovery to enable fast erase time
WO2007000862A1 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
JP5166118B2 (ja) 半導体メモリの制御方法
JP2003058417A (ja) 記憶装置
KR100914646B1 (ko) 멀티-플레인 구조의 플래시 메모리 관리 방법
JP2003067244A (ja) 不揮発性記憶装置及びその制御方法
US20070005929A1 (en) Method, system, and article of manufacture for sector mapping in a flash device
KR100932801B1 (ko) 메모리 관리 방법, 메모리 장치 및 컴퓨터 판독 가능 저장매체
JP4661191B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
US20050204115A1 (en) Semiconductor memory device, memory controller and data recording method
JP2004326523A (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
JP4177292B2 (ja) メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP3934659B1 (ja) メモリコントローラ及びフラッシュメモリシステム
KR100982440B1 (ko) 단일 플래시 메모리의 데이터 관리시스템
JP2009217630A (ja) メモリシステム

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050524

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061129