JPH06180669A - キャッシュシステム - Google Patents

キャッシュシステム

Info

Publication number
JPH06180669A
JPH06180669A JP4332657A JP33265792A JPH06180669A JP H06180669 A JPH06180669 A JP H06180669A JP 4332657 A JP4332657 A JP 4332657A JP 33265792 A JP33265792 A JP 33265792A JP H06180669 A JPH06180669 A JP H06180669A
Authority
JP
Japan
Prior art keywords
cache
data
memory
main memory
host processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4332657A
Other languages
English (en)
Inventor
Yoshinori Tsuchida
良憲 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niigata Fuji Xerox Manufacturing Co Ltd
Original Assignee
Niigata Fuji Xerox Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niigata Fuji Xerox Manufacturing Co Ltd filed Critical Niigata Fuji Xerox Manufacturing Co Ltd
Priority to JP4332657A priority Critical patent/JPH06180669A/ja
Publication of JPH06180669A publication Critical patent/JPH06180669A/ja
Priority to US08/763,868 priority patent/US6098151A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【構成】 キャッシュミスヒットのとき、主メモリ上で
は不連続であるが表示画面上の画像においてはそのキャ
ッシュミスヒットとなったデータの周辺に位置するデー
タをキャッシュメモリに記憶させる。 【効果】 グラフィック処理やイメージ処理を行うとき
のキャッシュヒット率を向上させることが可能になり、
従って、コンピュータシステムのグラフィック処理やイ
メージ処理の処理速度を向上させることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、コンピュータシステム
に使用するキャッシュシステムに関し、特に、グラフィ
ック処理やイメージ処理を行うコンピュータシステムに
使用するキャッシュシステムに関する。
【０００２】
【従来の技術】図３は従来のキャッシュシステムの一例
を示すブロック図である。
【０００３】コンピュータシステムに使用する従来のキ
ャッシュシステムは、図３に示すように、主メモリ１６
の内容の一部を記憶するキャッシュメモリ１２と、キャ
ッシュメモリ１２に関するデータの流れを制御するキャ
ッシュコントローラ１５とを備えており、ホストプロセ
ッサ１１が主メモリ１６に対してデータの読出し要求を
出したとき、そのデータがキャッシュメモリ１２内に存
在するとき（これをキャッシュヒットと称する）は、キ
ャッシュコントローラ１５は、そのデータをキャッシュ
メモリ１２からホストプロセッサ１１に対して高速に転
送する。
【０００４】ホストプロセッサ１１から読出し要求を出
したデータがキャッシュメモリ１２内に存在しないとき
（これをキャッシュミスヒットと称する）は、キャッシ
ュコントローラ１５は、そのデータを主メモリ１６から
ホストプロセッサ１１に対して転送する。これと同時
に、キャッシュコントローラ１５は、キャッシュヒット
の確率を高くするため、要求されたデータを含む連続す
る数バイトのデータをキャッシュメモリ１２に転送す
る。
【０００５】例えば、ホストプロセッサ１１が主メモリ
１６に対してデータ５０２の読出し要求を出してそれが
キャッシュミスヒットのときは、キャッシュコントロー
ラ１５は、データ５０２を主メモリ１６からホストプロ
セッサ１１に対して転送すると同時に、データ５０２を
含むデータ５０１からデータ５１６までの１６バイトの
データをキャッシュメモリ１２に転送する。
【０００６】
【発明が解決しようとする課題】上述したように、従来
のキャッシュシステムにおいては、キャッシュミスヒッ
トのとき、キャッシュヒットの確率を高くするため、ミ
スヒットとなったデータを含む連続する数バイトのデー
タをキャッシュメモリに転送しているが、グラフィック
処理やイメージ処理を行うコンピュータシステムにおい
ては、表示画面上における周辺のデータ、すなわち、主
メモリ内において不連続な位置にあるデータが重要であ
るため、キャッシュミスヒットが多くなって処理速度が
遅くなるという問題点を有している。
【０００７】
【課題を解決するための手段】本発明のキャッシュシス
テムは、主メモリの内容の一部を記憶するキャッシュメ
モリと、前記キャッシュメモリに関するデータの流れを
制御するグラフィックスキャッシュコントローラとを備
え、ホストプロセッサから読出し要求があったデータが
前記キャッシュメモリ内に存在しないとき、前記グラフ
ィックスキャッシュコントローラによって前記データを
前記主メモリから前記キャッシュメモリに転送すると同
時に、前記データおよび前記主メモリ内に不連続に位置
しているが表示画面上において前記データの周辺の位置
に相当するデータを前記キャッシュメモリに転送するこ
とを含むものである。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【０００９】図１は本発明の一実施例を示すブロック
図、図２は、図１の実施例の主メモリに記憶したグラフ
ィックデータを表示画面上に表示したときの表示画像を
示す正面図である。
【００１０】図１において、キャッシュメモリ２は、主
メモリ６の内容の一部を記憶し、ホストプロセッサ１か
ら主メモリ６に対してデータの読出し要求があったと
き、そのデータがキャッシュメモリ２内に存在すると
き、そのデータをホストプロセッサ１に対して高速に転
送する高速メモリである。キャッシュメモリ２に関する
データの流れは、グラフィックスキャッシュコントロー
ラ３によって制御する。
【００１１】主メモリ６は、グラフィックデータとし
て、データ１０１〜１０３・２０１〜２０３・３０１〜
３０３を記憶している。これらのグラフィックデータ
は、図２に示すように、画像表示画面１０上に表示した
とき、斜線を表わすデータである。
【００１２】上述のように構成したキャッシュシステム
は、次のように動作する。
【００１３】すなわち、ホストプロセッサ１から主メモ
リ６に対してデータ２０２の読出し要求を行ったとき、
それがキャッシュヒットになった場合は、データ２０２
をキャッシュメモリ２からホストプロセッサ１に対して
高速に転送するが、キャッシュミスヒットになった場合
は、データ２０２を主メモリ６からホストプロセッサ１
に対して転送すると共に、画像表示画面１０上において
データ２０２の周辺のデータとなる９個のデータ１０１
〜１０３・２０１〜２０３・３０１〜３０３を主メモリ
６からキャッシュメモリ２に転送する。
【００１４】この後ホストプロセッサ１は、内部で演算
処理を行い、その結果をキャッシュメモリ２および主メ
モリ６に書込む。次にホストプロセッサ１は、データ１
０２の読出し要求を行うが、このときデータ１０２はキ
ャッシュメモリ２に存在しているためにキャッシュヒッ
トとなり、データ１０２は、キャッシュメモリ２からホ
ストプロセッサ１に対して高速に転送される。ホストプ
ロセッサ１は、データ１０２に関して演算処理を行い、
その結果をキャッシュメモリ２および主メモリ６に書込
む。このような処理を繰返えすことによって斜線の描画
処理を行う。
【００１５】
【発明の効果】以上説明したように、本発明のキャッシ
ュシステムは、キャッシュミスヒットのとき、主メモリ
上では不連続であるが表示画面上の画像においてはその
キャッシュミスヒットとなったデータの周辺に位置する
データをキャッシュメモリに記憶させることにより、グ
ラフィック処理やイメージ処理を行うときのキャッシュ
ヒット率を向上させることが可能になるという効果があ
り、従って、コンピュータシステムのグラフィック処理
やイメージ処理の処理速度を向上させることができると
いう効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の実施例の主メモリに記憶したグラフィッ
クデータを表示画面上に表示したときの表示画像を示す
正面図である。
【図３】従来のキャッシュシステムの一例を示すブロッ
ク図である。
【符号の説明】
１・１１ ホストプロセッサ ２・１２ キャッシュメモリ ３ グラフィックスキャッシュコントローラ ６・１６ 主メモリ １０ 画像表示画面 １５ キャッシュコントローラ １０１〜１０３・２０１〜２０３・３０１〜３０３・５
０１〜５１６ データ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 主メモリの内容の一部を記憶するキャッ
    シュメモリと、前記キャッシュメモリに関するデータの
    流れを制御するグラフィックスキャッシュコントローラ
    とを備え、ホストプロセッサから読出し要求があったデ
    ータが前記キャッシュメモリ内に存在しないとき、前記
    グラフィックスキャッシュコントローラによって前記デ
    ータを前記主メモリから前記キャッシュメモリに転送す
    ると同時に、前記データおよび前記主メモリ内に不連続
    に位置しているが表示画面上において前記データの周辺
    の位置に相当するデータを前記キャッシュメモリに転送
    することを含むことを特徴とするキャッシュシステム。
JP4332657A 1992-12-14 1992-12-14 キャッシュシステム Pending JPH06180669A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4332657A JPH06180669A (ja) 1992-12-14 1992-12-14 キャッシュシステム
US08/763,868 US6098151A (en) 1992-12-14 1996-12-11 Cache memory control system that caches requested data and adjacently displayed data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4332657A JPH06180669A (ja) 1992-12-14 1992-12-14 キャッシュシステム

Publications (1)

Publication Number Publication Date
JPH06180669A true JPH06180669A (ja) 1994-06-28

Family

ID=18257419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4332657A Pending JPH06180669A (ja) 1992-12-14 1992-12-14 キャッシュシステム

Country Status (2)

Country Link
US (1) US6098151A (ja)
JP (1) JPH06180669A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4813629A (en) * 1987-03-06 1989-03-21 Daiwa Seiko, Inc. Fishing reel having a waterproof drag mechanism
US4852826A (en) * 1986-12-28 1989-08-01 Shimano Industrial Company Limited Fishing reel having improved cover and seal structure drag mechanism
JP2008061151A (ja) * 2006-09-04 2008-03-13 Fujitsu Ltd 動画像処理装置及びプリフェッチ制御方法
US7447266B2 (en) 2004-07-27 2008-11-04 Fujitsu Limited Decoding device and decoding program for video image data

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050055528A1 (en) * 2002-12-12 2005-03-10 International Business Machines Corporation Data processing system having a physically addressed cache of disk memory
US20040117587A1 (en) * 2002-12-12 2004-06-17 International Business Machines Corp. Hardware managed virtual-to-physical address translation mechanism
US20040117583A1 (en) * 2002-12-12 2004-06-17 International Business Machines Corporation Apparatus for influencing process scheduling in a data processing system capable of utilizing a virtual memory processing scheme
US20040117589A1 (en) * 2002-12-12 2004-06-17 International Business Machines Corp. Interrupt mechanism for a data processing system having hardware managed paging of disk data
US7017024B2 (en) * 2002-12-12 2006-03-21 International Business Machines Corporation Data processing system having no system memory
US20040117588A1 (en) * 2002-12-12 2004-06-17 International Business Machines Corporation Access request for a data processing system having no system memory
US20130339620A1 (en) * 2012-06-15 2013-12-19 Futurewei Technololgies, Inc. Providing Cache Replacement Notice Using a Cache Miss Request

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445191A (en) * 1979-08-13 1984-04-24 Burroughs Corporation Data word handling enhancement in a page oriented named-data hierarchical memory system
US4731739A (en) * 1983-08-29 1988-03-15 Amdahl Corporation Eviction control apparatus
US4943908A (en) * 1987-12-02 1990-07-24 International Business Machines Corporation Multiple branch analyzer for prefetching cache lines
US5317716A (en) * 1988-08-16 1994-05-31 International Business Machines Corporation Multiple caches using state information indicating if cache line was previously modified and type of access rights granted to assign access rights to cache line
US5163142A (en) * 1988-10-28 1992-11-10 Hewlett-Packard Company Efficient cache write technique through deferred tag modification
US5130922A (en) * 1989-05-17 1992-07-14 International Business Machines Corporation Multiprocessor cache memory system using temporary access states and method for operating such a memory
US5233702A (en) * 1989-08-07 1993-08-03 International Business Machines Corporation Cache miss facility with stored sequences for data fetching
US5150472A (en) * 1989-10-20 1992-09-22 International Business Machines Corp. Cache management method and apparatus for shared, sequentially-accessed, data
US5394537A (en) * 1989-12-13 1995-02-28 Texas Instruments Incorporated Adaptive page placement memory management system
US5784711A (en) * 1990-05-18 1998-07-21 Philips Electronics North America Corporation Data cache prefetching under control of instruction cache
EP0496439B1 (en) * 1991-01-15 1998-01-21 Koninklijke Philips Electronics N.V. Computer system with multi-buffer data cache and method therefor
US5293609A (en) * 1991-04-19 1994-03-08 International Business Machines Corporation Hit-density-based replacement for data cache with prefetching
US5237694A (en) * 1991-05-30 1993-08-17 Advanced Micro Devices, Inc. Processing system and method including lock buffer for controlling exclusive critical problem accesses by each processor
JP2771374B2 (ja) * 1991-12-27 1998-07-02 茨城日本電気株式会社 プロセッサのページ越処理方式

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4852826A (en) * 1986-12-28 1989-08-01 Shimano Industrial Company Limited Fishing reel having improved cover and seal structure drag mechanism
US4813629A (en) * 1987-03-06 1989-03-21 Daiwa Seiko, Inc. Fishing reel having a waterproof drag mechanism
US7447266B2 (en) 2004-07-27 2008-11-04 Fujitsu Limited Decoding device and decoding program for video image data
JP2008061151A (ja) * 2006-09-04 2008-03-13 Fujitsu Ltd 動画像処理装置及びプリフェッチ制御方法

Also Published As

Publication number Publication date
US6098151A (en) 2000-08-01

Similar Documents

Publication Publication Date Title
US6124868A (en) Method and apparatus for multiple co-processor utilization of a ring buffer
JP3854668B2 (ja) プロセッサが拡張したシステム管理モードを実現するコンピュータシステム
JP4079208B2 (ja) グラフィックスシステム、自動グラフィックス動作方法およびグラフィックスプロセッサ
US6331854B1 (en) Method and apparatus for accelerating animation in a video graphics system
US5751979A (en) Video hardware for protected, multiprocessing systems
US20050030313A1 (en) Apparatus and method for distributed memory control in a graphics processing system
JPH0827707B2 (ja) Ｆｉｆｏバッファの制御装置及び制御方法並びにデータ転送を制御する装置
JPH06180669A (ja) キャッシュシステム
JP2548765B2 (ja) 表示装置
US6201547B1 (en) Method and apparatus for sequencing texture updates in a video graphics system
JP3683657B2 (ja) グラフィックス表示装置およびグラフィックスプロセッサ
JPH06149533A (ja) 表示領域外セグメントの描画処理を削減したセグメント高速描画方式
JPH04130551A (ja) キャッシュ制御方法
JP2773458B2 (ja) ベクトル制御装置
JPH0588838A (ja) マルチウインドウ表示装置
JP3429296B2 (ja) プリンタの制御方法
JPH05342336A (ja) 画像表示システム
JPH0520188A (ja) キヤツシユ制御装置
JPH02238490A (ja) 画像処理装置
JP2829051B2 (ja) 文字表示方式
JPH0612368A (ja) 高精細画像処理装置
US7840757B2 (en) Method and apparatus for providing high speed memory for a processing unit
JPH08292914A (ja) データ処理装置及びその方法
JPH0773010A (ja) 画像データ転送方式
JPH0659664A (ja) キャッシュイメージを用いたパターン描画処理方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980526