JPH06180460A - 半導体チップ接続用基板構造 - Google Patents
半導体チップ接続用基板構造Info
- Publication number
- JPH06180460A JPH06180460A JP43A JP33459492A JPH06180460A JP H06180460 A JPH06180460 A JP H06180460A JP 43 A JP43 A JP 43A JP 33459492 A JP33459492 A JP 33459492A JP H06180460 A JPH06180460 A JP H06180460A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- electrodes
- terminal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】液晶表示装置等のＣＯＧ実装において、ＩＣの
パッドにバンプを形成する事なく、また特殊な導電粒子
を用いる事なくＩＣのＡｌパッドとの接続信頼性を高め
る事を目的とした。 【構成】カラーフィルターの平坦化膜やカラーフィルタ
ー自身をフォト法で形成する際に、端子電極となる透明
導電膜１０６が形成される場所にバンプ１０５を形成
し、その上にＩＴＯ膜や金属膜を成膜し、パターニング
してなる半導体チップ接続用基板構造。
パッドにバンプを形成する事なく、また特殊な導電粒子
を用いる事なくＩＣのＡｌパッドとの接続信頼性を高め
る事を目的とした。 【構成】カラーフィルターの平坦化膜やカラーフィルタ
ー自身をフォト法で形成する際に、端子電極となる透明
導電膜１０６が形成される場所にバンプ１０５を形成
し、その上にＩＴＯ膜や金属膜を成膜し、パターニング
してなる半導体チップ接続用基板構造。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置などの電
子機器における半導体チップ接続用基板構造に関する。
子機器における半導体チップ接続用基板構造に関する。
【０００２】
【従来の技術】パーソナルコンピュータやワードプロセ
ッサなどの表示装置として用いられる液晶表示装置に対
する駆動用ＬＳＩ（大規模集積回路）チップの接続法に
は、異方性導電膜（ＡＣＦ）を介してガラス基板上の端
子電極と駆動用ＬＳＩを実装したＴＡＢの出力端子部と
を接続する方法が一般的に用いられている。この接続法
はＡＣＦ中に含まれる粒子の凝集やＴＡＢの銅箔のパタ
ーン精度から接続ピッチに限界がある事、また、ＴＡＢ
やＡＣＦなどの部品コストがかかるという課題を有して
いる。
ッサなどの表示装置として用いられる液晶表示装置に対
する駆動用ＬＳＩ（大規模集積回路）チップの接続法に
は、異方性導電膜（ＡＣＦ）を介してガラス基板上の端
子電極と駆動用ＬＳＩを実装したＴＡＢの出力端子部と
を接続する方法が一般的に用いられている。この接続法
はＡＣＦ中に含まれる粒子の凝集やＴＡＢの銅箔のパタ
ーン精度から接続ピッチに限界がある事、また、ＴＡＢ
やＡＣＦなどの部品コストがかかるという課題を有して
いる。
【０００３】そこで、接続の微細化及び低コスト化に対
応する技術として、液晶表示装置用のガラス基板の端子
電極と駆動用ＬＳＩを直接接続させるＣＯＧ方式が用い
られている。このＣＯＧ方式では、（１）駆動用ＬＳＩ
側に接続信頼性を上げるためのバンプを形成する場合
と、逆に（２）このバンプをガラス基板の端子電極上に
バンプ形成する場合と、（３）駆動用ＬＳＩとガラス基
板の端子電極上の両側にバンプ形成する場合がある。こ
の３方式の中で駆動用ＬＳＩにバンプ形成する（１），
（３）の方式は、ＬＳＩのコストを上げてしまう事から
液晶表示装置のガラス基板の端子電極上にバンプが形成
できる事が望ましい。このガラス基板の端子電極上にバ
ンプを形成する場合、従来は液晶表示装置組立後、金属
コートしたプラスチックボールを樹脂中に混合して印刷
法やフォト法により、端子電極上に選択的に形成する方
法が用いられていた。
応する技術として、液晶表示装置用のガラス基板の端子
電極と駆動用ＬＳＩを直接接続させるＣＯＧ方式が用い
られている。このＣＯＧ方式では、（１）駆動用ＬＳＩ
側に接続信頼性を上げるためのバンプを形成する場合
と、逆に（２）このバンプをガラス基板の端子電極上に
バンプ形成する場合と、（３）駆動用ＬＳＩとガラス基
板の端子電極上の両側にバンプ形成する場合がある。こ
の３方式の中で駆動用ＬＳＩにバンプ形成する（１），
（３）の方式は、ＬＳＩのコストを上げてしまう事から
液晶表示装置のガラス基板の端子電極上にバンプが形成
できる事が望ましい。このガラス基板の端子電極上にバ
ンプを形成する場合、従来は液晶表示装置組立後、金属
コートしたプラスチックボールを樹脂中に混合して印刷
法やフォト法により、端子電極上に選択的に形成する方
法が用いられていた。
【０００４】
【発明が解決しようとする課題】液晶表示装置における
ガラス基板の端子電極上へのバンプ形成に対し、従来用
いられていた金属コートしたプラスチックボールを樹脂
中に混入した構造は接続する端子電極と金属コートプラ
スチックボール及び駆動用ＬＳＩチップ端子部と金属コ
ートプラスチックボールとの間にバインダーとして使用
する樹脂が入り込むため、導通の信頼性が取れないとい
う欠点を有していた。
ガラス基板の端子電極上へのバンプ形成に対し、従来用
いられていた金属コートしたプラスチックボールを樹脂
中に混入した構造は接続する端子電極と金属コートプラ
スチックボール及び駆動用ＬＳＩチップ端子部と金属コ
ートプラスチックボールとの間にバインダーとして使用
する樹脂が入り込むため、導通の信頼性が取れないとい
う欠点を有していた。
【０００５】そこで、本発明は上記欠点を解決するため
に、基板上に端子電極が形成されるべき場所に予めバン
プ形状を形成し、その上に配線パターン電極形成と同時
に端子電極を形成する事により、端子電極とバンプを兼
ねる構造をとる事を特徴とし、その目的は基板の端子電
極と駆動用ＬＳＩの端子部をダイレクトにコンタクトさ
せる事により接続の信頼性を高める事である。
に、基板上に端子電極が形成されるべき場所に予めバン
プ形状を形成し、その上に配線パターン電極形成と同時
に端子電極を形成する事により、端子電極とバンプを兼
ねる構造をとる事を特徴とし、その目的は基板の端子電
極と駆動用ＬＳＩの端子部をダイレクトにコンタクトさ
せる事により接続の信頼性を高める事である。
【０００６】
【課題を解決するための手段】本発明の半導体チップ接
続用基板構造は、複数の電極より構成される半導体チッ
プの端子部を、基板表面に形成された端子電極上にフェ
イスダウンによってダイレクトボンディングする半導体
チップ接続用基板構造において、半導体との接続部の基
板上に予め突起部を形成した上に配線パターン電極と端
子電極を一括形成することにより、基板表面の端子電極
上にバンプを形成した事を特徴とする。
続用基板構造は、複数の電極より構成される半導体チッ
プの端子部を、基板表面に形成された端子電極上にフェ
イスダウンによってダイレクトボンディングする半導体
チップ接続用基板構造において、半導体との接続部の基
板上に予め突起部を形成した上に配線パターン電極と端
子電極を一括形成することにより、基板表面の端子電極
上にバンプを形成した事を特徴とする。
【０００７】
〔実施例１〕以下本発明の一実施例を図１から図４を用
いて説明する。図１（ａ）のガラス基板１０１上に、ネ
ガ型感光性レジスト１０２を塗布し、次に図１（ｂ）の
ようにフォトマスク１０３を用い、所定の場所にのみ紫
外光を照射させる事により、図１（ｃ）の１０５のよう
に現像工程経過後所定の場所にバンプを形成する。さら
に図１（ｄ）のようにその基板表面に透明導電膜１０６
を形成し、その透明導電膜をレジスト塗布、パターン露
光、現像、透明導電膜エッチング、レジスト剥離の一連
の工程よりなるフォトプロセスにより、パターン部と同
時に端子部にも電極を形成する。この様にして、図１
（ｅ）に示すように基板上の端子電極部にバンプ１０５
が形成される。図２（ａ）は、図１において形成された
バンプ１０５により駆動用ＬＳＩ２０１をＡｌのパッド
部２０２を介して基板１０１上に実装した際の断面図で
あり、半導体チップは紫外線硬化樹脂２０３により基板
に固定されている。図２（ｂ）は上記構造の平面図であ
り、バンプ１０５がＡｌパッド２０２と接続している様
子を表している。さらに、図３（ａ）は実際の液晶表示
装置上での実装構造を表しており、駆動用ＬＳＩの出力
側の接続（２０２と１０５）の他に入力側（３０２，３
０１）にも同様な構造をとり、透明導電膜１０６と同じ
ように端子電極３０３を形成し、ＦＰＣ（フレキシブル
プリント基板）３０４への接続にＡＣＦ（異方性導電
膜）３０５を用いた構造を示している。また、図３
（ｂ）はその接続の平面図を示している。
いて説明する。図１（ａ）のガラス基板１０１上に、ネ
ガ型感光性レジスト１０２を塗布し、次に図１（ｂ）の
ようにフォトマスク１０３を用い、所定の場所にのみ紫
外光を照射させる事により、図１（ｃ）の１０５のよう
に現像工程経過後所定の場所にバンプを形成する。さら
に図１（ｄ）のようにその基板表面に透明導電膜１０６
を形成し、その透明導電膜をレジスト塗布、パターン露
光、現像、透明導電膜エッチング、レジスト剥離の一連
の工程よりなるフォトプロセスにより、パターン部と同
時に端子部にも電極を形成する。この様にして、図１
（ｅ）に示すように基板上の端子電極部にバンプ１０５
が形成される。図２（ａ）は、図１において形成された
バンプ１０５により駆動用ＬＳＩ２０１をＡｌのパッド
部２０２を介して基板１０１上に実装した際の断面図で
あり、半導体チップは紫外線硬化樹脂２０３により基板
に固定されている。図２（ｂ）は上記構造の平面図であ
り、バンプ１０５がＡｌパッド２０２と接続している様
子を表している。さらに、図３（ａ）は実際の液晶表示
装置上での実装構造を表しており、駆動用ＬＳＩの出力
側の接続（２０２と１０５）の他に入力側（３０２，３
０１）にも同様な構造をとり、透明導電膜１０６と同じ
ように端子電極３０３を形成し、ＦＰＣ（フレキシブル
プリント基板）３０４への接続にＡＣＦ（異方性導電
膜）３０５を用いた構造を示している。また、図３
（ｂ）はその接続の平面図を示している。
【０００８】図４は、バンプ形成に用いるネガ型感光性
レジストがカラーフィルター層４０１の平坦化膜４０２
と兼ね、平坦化膜の上に形成される透明電極４０３とバ
ンプ１０５上に形成された透明導電膜１０６が兼ねられ
た構造を示すものであり、液晶表示装置のカラーフィル
ター形成と端子電極のバンプ形成が一括して形成された
構造を示している。この時、バンプ１０５の形成はカラ
ーフィルター層４０１の形成の際に同時に作られる事
も、また、カラーフィルター層４０１と平坦化層４０２
の両方の膜を形成する事もできる。図５は、液晶表示装
置の配線パターン電極の低抵抗化に用いられるＡｌやＡ
ｕ等の金属補助配線部５０１をバンプ形成用電極とし引
き廻した場合の構造であり、表示用電極部５０２と導通
接続部５０３を通じて電気的に接続されている。この場
合、ＦＰＣからＬＳＩの入力端子までの配線抵抗は透明
電極に用いられるＩＴＯ（インジウム・スズ酸化物）に
比べ、一桁以上の低抵抗化が計れ、図３（ａ）３０３の
ような入力部引き廻しに対し抵抗面での自由度を持たせ
る事ができる。
レジストがカラーフィルター層４０１の平坦化膜４０２
と兼ね、平坦化膜の上に形成される透明電極４０３とバ
ンプ１０５上に形成された透明導電膜１０６が兼ねられ
た構造を示すものであり、液晶表示装置のカラーフィル
ター形成と端子電極のバンプ形成が一括して形成された
構造を示している。この時、バンプ１０５の形成はカラ
ーフィルター層４０１の形成の際に同時に作られる事
も、また、カラーフィルター層４０１と平坦化層４０２
の両方の膜を形成する事もできる。図５は、液晶表示装
置の配線パターン電極の低抵抗化に用いられるＡｌやＡ
ｕ等の金属補助配線部５０１をバンプ形成用電極とし引
き廻した場合の構造であり、表示用電極部５０２と導通
接続部５０３を通じて電気的に接続されている。この場
合、ＦＰＣからＬＳＩの入力端子までの配線抵抗は透明
電極に用いられるＩＴＯ（インジウム・スズ酸化物）に
比べ、一桁以上の低抵抗化が計れ、図３（ａ）３０３の
ような入力部引き廻しに対し抵抗面での自由度を持たせ
る事ができる。
【０００９】バンプ１０５の材質はアクリル系ネガ型感
光性レジストか、アクリル・エポキシ系ネガ型感光性レ
ジストを用いたが、エポキシ，ポリイミド，ポリアミ
ド，ポリウレタンやそれらの混合物でも同様な効果が期
待できる。図２のバンプ１０５の高さに関しては、液晶
表示装置に応用する場合、後工程での基板の貼り合わせ
の際の液晶層厚の均一性を確保するために１０μｍ以下
が望ましく、また、Ａｌパッド部２０２との接続安定性
から０．１μｍ以上が望ましい。さらに、図４，図５の
ように平坦化膜やカラーフィルターとバンプ１０５を一
括形成する場合は、カラーフィルターの膜厚や平坦化膜
の膜厚ないしは、それを加えた層厚より薄い膜厚が望ま
しい。
光性レジストか、アクリル・エポキシ系ネガ型感光性レ
ジストを用いたが、エポキシ，ポリイミド，ポリアミ
ド，ポリウレタンやそれらの混合物でも同様な効果が期
待できる。図２のバンプ１０５の高さに関しては、液晶
表示装置に応用する場合、後工程での基板の貼り合わせ
の際の液晶層厚の均一性を確保するために１０μｍ以下
が望ましく、また、Ａｌパッド部２０２との接続安定性
から０．１μｍ以上が望ましい。さらに、図４，図５の
ように平坦化膜やカラーフィルターとバンプ１０５を一
括形成する場合は、カラーフィルターの膜厚や平坦化膜
の膜厚ないしは、それを加えた層厚より薄い膜厚が望ま
しい。
【００１０】
【発明の効果】以上述べたように、基板表面上にバンプ
を形成し直接ＬＳＩの端子部とコンタクトした事によ
り、信頼性の高い半導体チップ接続用基板構造が得られ
た。
を形成し直接ＬＳＩの端子部とコンタクトした事によ
り、信頼性の高い半導体チップ接続用基板構造が得られ
た。
【図１】本発明におけるバンプ形成法の説明図。
【図２】本発明におけるバンプとＬＳＩとの接続の様子
を示す図。
を示す図。
【図３】本発明を利用した液晶表示装置の実装例を示す
図。
図。
【図４】本発明を利用したカラーフィルター基板の断面
図。
図。
【図５】本発明を利用した金属補助配線付き基板の断面
図。
図。
１０１． ガラス基板 １０５． バンプ １０６． 透明導電膜 ２０１． 駆動用ＬＳＩ ２０２． パッド部 ２０３． 紫外線硬化樹脂
Claims (3)
- 【請求項１】複数の電極より構成される半導体チップの
端子部を、基板表面に形成された端子電極上にフェイス
ダウンによってダイレクトボンディングする半導体チッ
プ接続用基板構造において、半導体との接続部の基板上
に予め突起部を形成した上に配線パターン電極と端子電
極を一括形成することにより、基板表面の端子電極上に
バンプを形成した事を特徴とする半導体チップ接続用基
板構造。 - 【請求項２】前記基板上に有機膜ないし無機膜を形成す
ると同時に前記突起部が所定の位置に選択的に形成され
た事を特徴とする請求項１記載の半導体チップ接続用基
板構造。 - 【請求項３】前記基板が液晶表示装置に用いられる透明
基板であり、かつ、基板上の突起部の高さｄが、０．１
μｍ＜ｄ＜１０μｍの範囲である事を特徴とする請求項
１記載の半導体チップ接続用基板構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06180460A (ja) | 1992-12-15 | 1992-12-15 | 半導体チップ接続用基板構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06180460A (ja) | 1992-12-15 | 1992-12-15 | 半導体チップ接続用基板構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06180460A true JPH06180460A (ja) | 1994-06-28 |
Family
ID=18279143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06180460A (ja) | 1992-12-15 | 1992-12-15 | 半導体チップ接続用基板構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06180460A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787924B2 (en) * | 2001-02-13 | 2004-09-07 | Nec Corporation | Semiconductor device capable of preventing solder balls from being removed in reinforcing pad |
| EP1577699A2 (en) | 2004-03-17 | 2005-09-21 | Seiko Epson Corporation | Panel for electro-optical apparatus, method of manufacture thereof, electro-optical apparatus and electronic apparatus |
| EP1662300A1 (en) | 2004-11-24 | 2006-05-31 | Sanyo Electric Co., Ltd | Active matrix display device and method for manufacturing the same |
| US7599038B2 (en) | 2005-04-28 | 2009-10-06 | Epson Imaging Devices Corp. | Display apparatus and manufacturing method of display apparatus |
| US7639338B2 (en) | 2004-05-11 | 2009-12-29 | Nec Lcd Technologies, Ltd. | LCD device having external terminals |
| US8975905B2 (en) | 2012-04-10 | 2015-03-10 | Samsung Display Co., Ltd. | Display apparatus with reduced number of test lines for array test process and method of testing the same |
-
1992
- 1992-12-15 JP JP43A patent/JPH06180460A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787924B2 (en) * | 2001-02-13 | 2004-09-07 | Nec Corporation | Semiconductor device capable of preventing solder balls from being removed in reinforcing pad |
| EP1577699A2 (en) | 2004-03-17 | 2005-09-21 | Seiko Epson Corporation | Panel for electro-optical apparatus, method of manufacture thereof, electro-optical apparatus and electronic apparatus |
| EP1577699A3 (en) * | 2004-03-17 | 2006-04-26 | Seiko Epson Corporation | Panel for electro-optical apparatus, method of manufacture thereof, electro-optical apparatus and electronic apparatus |
| KR100699641B1 (ko) * | 2004-03-17 | 2007-03-23 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치용 패널 및 그 제조 방법, 전기 광학 장치및 전자기기 |
| US7482541B2 (en) | 2004-03-17 | 2009-01-27 | Seiko Epson Corporation | Panel for electro-optical apparatus, method of manufacture thereof, electro-optical apparatus and electronic apparatus |
| US7639338B2 (en) | 2004-05-11 | 2009-12-29 | Nec Lcd Technologies, Ltd. | LCD device having external terminals |
| EP1662300A1 (en) | 2004-11-24 | 2006-05-31 | Sanyo Electric Co., Ltd | Active matrix display device and method for manufacturing the same |
| US7599038B2 (en) | 2005-04-28 | 2009-10-06 | Epson Imaging Devices Corp. | Display apparatus and manufacturing method of display apparatus |
| US8975905B2 (en) | 2012-04-10 | 2015-03-10 | Samsung Display Co., Ltd. | Display apparatus with reduced number of test lines for array test process and method of testing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0493131B1 (en) | Method of connecting an integrated circuit chip to a substrate having wiring pattern formed thereon | |
| US6404476B1 (en) | Device having an improved connective structure between two electrodes | |
| KR100352566B1 (ko) | 액티브 매트릭스 액정 표시 장치 | |
| US6853092B2 (en) | Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device | |
| JP3826605B2 (ja) | 半導体装置の実装構造の製造方法、液晶装置、および電子機器 | |
| KR100642765B1 (ko) | 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법 | |
| US20080055291A1 (en) | Chip film package and display panel assembly having the same | |
| US20050127936A1 (en) | Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel | |
| JP2000260798A5 (ja) | ||
| JPH06180460A (ja) | 半導体チップ接続用基板構造 | |
| JP4151634B2 (ja) | 半導体装置とその製造方法、回路基板、電気光学装置および電子機器 | |
| US20110134618A1 (en) | Connection structure for chip-on-glass driver ic and connection method therefor | |
| US5525838A (en) | Semiconductor device with flow preventing member | |
| KR0149721B1 (ko) | 이방성 도전 접착제를 사용한 집적회로 실장 방법 | |
| US5860212A (en) | Method of coating a conductive substance on a transparent electrode formed on a substrate and method of mounting a semiconductor device or film substrate on the substrate | |
| JPH10199927A (ja) | 異方性導電膜付回路基体及び回路チップ並びにその製法 | |
| KR20010022036A (ko) | 반도체장치 및 그 제조방법 | |
| JP2004063628A (ja) | 導電パターン形成方法、導電パターン形成基板、電気光学装置、及び電子機器 | |
| JPH05297401A (ja) | 回路基板の接続方法 | |
| JP2000315855A (ja) | フェイスダウン実装基板及びフェイスダウン実装方法 | |
| JPS5852864A (ja) | 半導体集積回路装置 | |
| KR100536947B1 (ko) | 필름 캐리어 테이프 제조방법 | |
| JPH06232211A (ja) | Ｉｃチップの接続構造およびその接続方法 | |
| JPS6297340A (ja) | Ｉｃチツプの電気的接続方法 | |
| JPS62161187A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070921 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080921 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090921 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100921 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130921 |
|
| EXPY | Cancellation because of completion of term |