JPH06176686A

JPH06176686A - 電界放出陰極装置及びその製造方法

Info

Publication number: JPH06176686A
Application number: JP33059992A
Authority: JP
Inventors: Keiichi Betsui; 圭一別井; Shinya Fukuda; 晋也福田; Osamu Toyoda; 治豊田; Tadashi Nakatani; 忠司中谷; Tomoyuki Ishii; 智之石井; Nobuyoshi Kondo; 信義近藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-12-10
Filing date: 1992-12-10
Publication date: 1994-06-24

Abstract

(57)【要約】【目的】本発明は表示素子、マイクロ真空管に用いら
れる電界放出陰極装置に関し、製造容易であると共に、
低消費電力及び電界の安定放出を行うことを目的とす
る。【構成】電界放出を行う円錐形状のエミッタティップ
で構成されるエミッタアレイ４１と、エミッタ給電線５
０との間に、ソース領域４４ｂ、ゲート電極４５、ドレ
イン領域４４ａで形成されるＦＥＴトランジスタを介在
させる。そして、ゲート電極４５に第１の制御線４７よ
り電圧印加してエミッタアレイ４１より電界放出を行わ
せる構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示素子、マイクロ真
空管に用いられる電界放出陰極装置に関する。

【０００２】近年、マイクロ真空管は半導体素子と比較
し、電子の移動度が大きく、高温動作、放射線障害に強
い。これらの特徴を生かし、マイクロウェーブ素子、超
高速演算素子、放射線（宇宙、原子炉等）・高温環境用
素子等に応用が期待されている。

【０００３】

【従来の技術】図１４に、従来の電界放出陰極装置の第
１の構成図を示す。図１４（Ａ），（Ｂ）は、いわゆる
縦型の電界放出陰極素子であり、カソード電極１１上に
絶縁膜１２が形成され、該絶縁膜１２上にゲート電極
（引き出し電極）１３が形成される。

【０００４】この絶縁膜１２及びゲート電極１３にはホ
ール１４が形成され、ホール１４内に円錐状のエミッタ
ティップ１５が形成される。また、エミッタティップ１
５の上方にはアノード電極１６が位置される構成であ
る。

【０００５】そして、エミッタティップ１５とゲート電
極１３の間に電圧を印加することにより、エミッタティ
ップ１５の先端に大きな電界が加わり、アノード電極１
６に向って電界放出が起るものである。

【０００６】そこで、図１５に、図１４の一適用例の構
成図を示す。

【０００７】図１５（Ａ），（Ｂ）は、図１４の電界放
出をマトリクス駆動する場合を示したもので、基板１７
上に複数（図１５（Ｂ）では９個）のエミッタティップ
１５を群として、複数群（図１５（Ｂ）では９群）のマ
トリクス状に配設する。この場合、各ライン方向でゲー
ト電極１３に電圧を供給する各ゲート給電線１８と、該
ゲート給電線１８と直交するライン方向で、エミッタテ
ィップ１５（カソード電極１１）に電圧を供給する各エ
ミッタ給電線１８が、それぞれ立体的に交差されたもの
である。

【０００８】例えば、各給電線１８，１９には数百Ｖの
電圧を印加して、各エミッタティップ１５の先端より電
界を放出させるものである。従って、各給電線１８，１
９は、数百Ｖにおける電流に対して耐えうる幅、膜厚で
設定される。

【０００９】ここで、図１６に、図１４の製造工程図を
示す。まず、カソード電極とするシリコン（Ｓｉ）等の
導電性基板１１上に絶縁膜１２を形成し、絶縁膜１２上
にゲート電極となる金属膜１３を成膜する。そして、金
属膜１３及び絶縁膜１２に、円形の小さなホール１４を
通常のフォトプロセスで形成する（図１６（Ａ））。な
お、図１５に示すように、絶縁基板１７上にカソード電
極となる金属層１１を形成した後に絶縁膜１２等を形成
してもよい。

【００１０】ホール１４の形成後、金属膜１３上にアル
ミナ等の犠牲層１３ａを基板に対して浅い角度で蒸着す
る（図１６（Ｂ））。これにより、ゲート口径は縮小す
ると共に、ゲート電極膜１３は犠牲層１３ａに覆われ
る。

【００１１】この後、モリブデン等のエミッタティップ
となる金属１５ａを、基板に対して垂直に蒸着する。す
なわち、ゲート口径は蒸着と共に小さくなることからホ
ール１４の内部に円錐形のエミッタティップが形成され
る（図１６（Ｃ））。

【００１２】そして、犠牲層１３ａをエッチングにより
不要の金属１５ａを除去し、最終的に金属膜１３を所定
形状にパターニングして図１５に示すような給電線１８
を形成するものである（図１６（Ｄ））。

【００１３】続いて、図１７に、従来の電界放出陰極装
置の第２の構成図を示す。図１７は、いわゆる横型の電
界放出素子であり、基板２１上にゲート電極（引き出し
電極）２２が形成されると共に、絶縁膜２３を介して尖
頭形状を有するエミッタ電極２４が形成されたもので、
電界放出の原理は図１４と同様である。

【００１４】ここで、図１８に、図１７の製造工程図を
示す。図１７において、まず基板２１上に絶縁膜２３、
エミッタ電極となる金属膜２４及び犠牲層２４ａを順次
形成し、金属膜２４及び犠牲層２４ａを図１７のエミッ
タ電極２４の形状にパターニングする（図１８
（Ａ））。

【００１５】続いて、絶縁膜２３を基板２１表面までエ
ッチングする（図１８（Ｂ））。このとき、エミッタ電
極２４の下部がサイドエッチングされる。そして、ゲー
ト電極となる金属膜２２ａを蒸着により成膜し（図１８
（Ｃ））、犠牲層２４ａをエッチングにより除去して不
要な金属膜２２ａが除かれてゲート電極２２が形成され
るものである（図１８（Ｄ））。

【００１６】次に、図１９に、従来の電界放出装置の第
３の構成図を示す。図１９（Ａ），（Ｂ）においてもい
わゆる横型の電界放出陰極素子であり、絶縁性基板３１
上の両端に電界放出を行うエミッタ電極３２ａ，３２ｂ
が形成され、該エミッタ電極３２ａ，３２ｂ間に絶縁膜
３３を介してゲート電極（引き出し電極）３４が形成さ
れたもので、電界放出は、各エミッタ電極３２ａ，３２
ｂのエッジより放出される。

【００１７】そこで、図２０に、図１９の製造工程図を
示す。図２０において、まず絶縁性基板３１上にエミッ
タ電極となる金属膜３２ｃを形成し、該金属膜３２ｃ上
にパターン形成のためのレジスト３５を塗布する（図２
０（Ａ））。そして、エッチングによりエミッタ電極３
２ａ，３２ｂを形成する（図２０（Ｂ））。

【００１８】その後、ホール３６を形成するようにレジ
スト３７を塗布し（図２０（Ｃ））、絶縁膜３３、ゲー
ト電極となる金属膜３４ａを順次成膜する（図２０
（Ｄ））。そして、レジスト３７をエッチングすること
により、図１９に示すように絶縁膜３３上にゲート電極
３４が形成されるものである（図２０（Ｅ））。

【００１９】

【発明が解決しようとする課題】しかし、図１４及び図
１５の縦型の構成では、例えばディスプレイを形成する
には数百Ｖの電圧を制御しなければならず、高電圧用の
制御装置が必要になると共に、各給電線が交差すること
から、この部分で静電結合を生じるという問題がある。

【００２０】また、製造においては、図１６に示すよう
に、エミッタティップを形成する際に、エッチングによ
り大量のモリブデン等の金属１５ａを除去しなければな
らず時間を要すると共に、プロセスが複雑になるという
問題がある。

【００２１】一方、図１７〜図２０の横型の構成では、
エッチングによりエミッタ電極を形成することから、エ
ッチング条件等の変動により先端形状が変化し易く再現
性に乏しいという問題がある。

【００２２】さらには、図１９及び図２０に示すよう
に、ゲート電極の下部に絶縁膜が形成されることから、
電界放出に際して絶縁膜に電荷が蓄積されるという問題
がある。

【００２３】そこで、本発明は上記課題に鑑みなされた
もので、製造容易であると共に、低消費電力及び電界の
安定放出を図る電界放出陰極装置を提供することを目的
とする。

【００２４】

【課題を解決するための手段】上記課題は、所定数の電
界放出部のエミッタアレイに第１及び第２の給電線より
電圧を印加して、該エミッタアレイより電界を放出させ
る電界放出陰極装置において、前記第１及び第２の給電
線の何れかと、前記エミッタアレイとの間に制御素子が
介在されると共に、該制御素子のゲートを駆動する第１
の制御線が形成されることにより解決される。

【００２５】また、基板上に形成され、ゲート引き出し
電圧を供給するゲート配線部と、該ゲート配線部上に絶
縁部材を介して形成される電界放出のためのエミッタ電
極部分を含み、電界放出電圧を供給するエミッタ配線部
と、該エミッタ配線部及び絶縁部材を貫通し、該ゲート
配線部に導通するゲート接続部を介して該エミッタ配線
部上方に形成される所定形状のゲート電極部と、を有す
る構成により解決される。

【００２６】

【作用】上述のように、第１及び第２の給電線の何れか
とエミッタアレイとの間に制御素子を介在させて、第１
の制御線により駆動する。これにより、回路設計が容易
であると共に、高電圧で制御する必要がなく低消費電力
とすることが可能となる。また、ゲート配線部上方にエ
ミッタ配線部を形成し、エミッタ配線部上方にゲート配
線部と導通するゲート電極部を形成する。これにより、
エッチング工程を削減することができ、製造容易にする
ことが可能であると共に、電界の安定放出を図ることが
可能となる。

【００２７】

【実施例】本発明の実施例を、実施例Ａ及び実施例Ｂに
大別して説明する。実施例Ａは主に電界放出の駆動に関
してのものであり、実施例Ｂは主に電界放出部分に関し
てのものである。

【００２８】実施例Ａ図１に、本発明の実施例Ａにおける第１実施例の構成図
を示す。図１（Ａ）は部分平面図であり、図１（Ｂ）は
そのＡ−Ａ断面図、図１（Ｃ）はＢ−Ｂ断面図である。

【００２９】図１（Ａ），（Ｂ）は、４つの電界放出部
である例えば円錐状のエミッタティップでエミッタアレ
イ４１を構成した場合である。図において、基板４２に
接地ライン４３と共に、ｎ型の半導体層４４が形成され
る。この半導体層４４上にエミッタアレイ４１が形成さ
れ、エミッタアレイ４１の周囲にＰ⁺のドレイン領域４
４ａが形成されると共に、所定の位置にＰ⁺のソース領
域４４ｂが形成される。

【００３０】また、半導体層４４上であって、ドレイン
領域４４ａとソース領域４４ｂ間にゲート電極４５が形
成されると共に、ソース領域４６ｂ上にエミッタ電極４
６が形成される。そして、ゲート電極４５と接続される
制御線４７が形成されると共に、その上に絶縁層４８が
形成される。絶縁層４８上にはエミッタアレイ４１の周
囲にゲート引き出し電極４９（引き出し電極給電線は図
示されず）が形成されると共に、スルーホール４８ａを
介してエミッタ電極４６と接続される第１の給電線であ
るエミッタ給電線５０が形成される。

【００３１】すなわち、エミッタアレイ４１のエミッタ
ティップとエミッタ給電線５０との間に、ソース領域４
４ｂ、ゲート電極４５、ドレイン領域４４ａで構成され
る制御素子である電界効果トランジスタを形成するもの
である。

【００３２】これにより、ゲート電極４５に制御電圧を
印加することで、エミッタアレイ４１から放出される電
子の量（電界）を制御する。従って、エミッタアレイ４
１からの電界放出を、高電圧を印加することなく低電圧
で制御することができる。このことは、回路設計の容易
化より製造容易であり、かつ配線の交差面積を減らすこ
とができ、消費電力を低減することができるものであ
る。

【００３３】次に、図２に、本発明の実施例Ａにおける
第２実施例の構成図を示す。図２（Ａ）は部分平面図、
図２（Ｂ）は図２（Ａ）のＣ−Ｃ断面図、図２（Ｃ）は
図２（Ａ）のＤ−Ｄ断面図である。

【００３４】図２（Ａ）〜（Ｃ）は、基本的には図１と
同様であり、図１のゲート電極４５を２つのゲート電極
４５ａ，４５ｂに分け、半導体層４４におけるゲート電
極４５ａ，４５ｂ間にＰ⁺のゲート領域４４ｃを形成し
たものである。そして、ゲート電極４５ａに制御線４７
（第１の制御線４７とする）より制御電圧を印加し、ゲ
ート電極４５ｂに第１の制御線４７を直交する第２の制
御線４７ａより制御電圧を印加するものである。

【００３５】すなわち、エミッタアレイ４１をマトリク
ス状に配置した場合に、例えば水平ライン方向を第１の
制御線４７でゲート電極４５ａに制御電圧を印加し、垂
直ライン方向を第２の制御線４７ａでゲート電極４５ｂ
に制御電圧を印加して所望のエミッタアレイ４１より電
界を放出させるものである。

【００３６】次に、図３に、本発明の実施例Ａにおける
第３実施例の構成図を示す。図３は、図１で駆動される
エミッタアレイ４１を、例えばディスプレイの一画素と
した場合にマトリクス配置すると共に、水平ラインにお
ける隣接するエミッタアレイ４１のソース領域４４ｂを
互いに向き合わせて給電を行うエミッタ給電線５０を共
通化したものである。この場合、垂直ライン方向ごとに
ゲート引き出し電極４９（図示せず）に電圧を供給する
第２の給電線である引き出し電極給電線５１が形成され
る。

【００３７】すなわち、任意のエミッタアレイ４１を駆
動して任意の画素を点灯させる場合、当該画素のゲート
電極４５に制御線３７よりチャンネルが形成されるだけ
の電圧を印加すると共に、当該画素に接続されている引
き出し電極給電線５１に電圧を印加することによりマト
リクス駆動するものである。この場合、エミッタ給電線
５０は常時電圧が給電されている状態である。

【００３８】なお、引き出し電極給電線５１を共通にす
ることも可能であるが、この場合にはエミッタ給電線５
０を共通にせずに垂直ラインごとに設ける必要がある。

【００３９】次に、図４に、本発明の実施例Ａにおける
第４実施例の構成図を示す。図４は、第３実施例におけ
る向き合うソース領域４４ｂのエミッタ電極４６を共通
にしたもので、垂直ラインのエミッタ給電線５０より常
時電圧が印加される。

【００４０】すなわち、任意のエミッタアレイ４１を駆
動して任意の画素を点灯させる場合、当該画素のゲート
電極４５に制御線３７よりチャンネルが形成されるだけ
の電圧を印加すると共に、当該画素に接続されている引
き出し電極給電線５１に電圧を印加することによりマト
リクス駆動を行うものである。

【００４１】このように、エミッタ電極４６を共通にす
ることにより、パターンが単純になり、製造における歩
留りが向上するものである。

【００４２】次に、図５に、本発明の実施例Ａにおける
第５実施例の構成図を示す。図５は、図２の第２実施例
で第１及び第２の制御線４７，４７ａにより制御される
エミッタアレイ４１を、上述と同様に例えばディスプレ
イの一画素とした場合にマトリクス配置すると共に、水
平ラインで隣接するエミッタアレイ４１のソース領域４
４ｂを互いに向き合わせて、給電を行うエミッタ給電線
５０を共通化したものである。そして、垂直ライン方向
で隣接するエミッタアレイ４１のゲート引き出し電極４
９（図示せず）に引き出し給電線５１が共通にして形成
されるものである。

【００４３】この場合、エミッタ給電線５０と引き出し
電極給電線５１には常時電圧を印加しておき、任意の画
素に対応する第１及び第２の制御線４７，４７ａよりチ
ャンネルが形成されるだけの電圧を印加してマトリクス
駆動を行うものである。

【００４４】次に、図６に、本発明の実施例Ａにおける
第６実施例の構成図を示す。図６は、図５の第５実施例
におけるソース領域４４ｂ及びエミッタ電極４６を共通
化したもので、駆動方法は図５と同様である。

【００４５】このように、ソース領域４４ｂ及びエミッ
タ電極４６を共通化することにより、パターンが単純に
なり、歩留りを向上させることができるものである。

【００４６】以上のように実施例Ａによれば、高電圧制
御回路を減少させ、又は不要とすることにより、回路設
計が容易となって製造容易とすることができると共に、
配線の交差面積を減少させることができ、消費電力を低
減することができるものである。

【００４７】実施例Ｂ図７に、本発明の実施例Ｂにおける一実施例の構成図を
示す。図７（Ａ）は斜視図であり、図７（Ｂ）は断面図
である。

【００４８】図７（Ａ），（Ｂ）において、基板６１上
に、ゲート配線６２（実施例Ａの引き出し給電線に相
当）が形成されると共に、ゲート配線６２を含んで絶縁
膜６３が形成される。また、絶縁膜６３上にエミッタ配
線６４が形成される。

【００４９】ゲート配線６２上の絶縁膜６３及びエミッ
タ配線６４には、ホール６５が形成され、ホール６５周
辺のエミッタ配線６４をエミッタ電極として尖頭部６４
ａ，６４ｂが所定数（図では２つ）形成される。このホ
ール６５内のゲート配線６２上には、ゲート接続部６６
を介してゲート電極（引き出し電極）６７が形成され
る。このゲート電極６７は、エミッタ配線６４の尖頭部
６４ａ，６４ｂに対応するＶ字状の切欠き６７ａ，６７
ｂが形成される。

【００５０】そして、ゲート配線６２とエミッタ配線６
４に電圧を印加することにより、エミッタ配線６４の尖
頭部６４ａ，６４ｂ及びその周辺のエッジ部分より電界
が放出されるものである。

【００５１】ここで、図８〜図１０に、図７のゲート電
極の他のパターン形状を説明するための図を示す。

【００５２】図８におけるゲート電極６７は、Ｖ字状の
４つの切欠き６７ａ〜６７ｄが形成されたもので、これ
に対応してエミッタ電極６４に４つの尖頭部６４ａ〜６
４ｄが形成されたものである。なお、ゲート電極６７の
中央にスルーホール６８を形成し、ゲート接続部として
もよい。

【００５３】また、図９（Ａ）〜（Ｃ）は、ゲート電極
６７はスリット状の２つの切欠き６７ｅ，６７ｆが対向
して形成されたものである。

【００５４】そのうち、図９（Ａ）おけるエミッタ電極
６４の尖頭部６４ｅ₁，６４ｆ₁が、図に示すように底
面６９ａから直線頂部６９ｂまで傾斜が形成される。こ
の直線頂部（先端を含む）６９ｂにより電界が放出され
る。これは、直線頂部（６９ｂ）とすることで電界放出
点を増加させて電界放出の安定性が図れるものである。

【００５５】また、図９（Ｂ）は、図９（Ａ）のエミッ
タ電極６４の直線頂部６９ｂに段差６９ｃを設け、直線
頂部６９ｂ上に尖頭部分を増加させて、電界放出をより
安定させるものである。

【００５６】同様に、図９（Ｃ）は、ゲート電極６７の
スリット状の切欠き部６７ｅ，６７ｆの幅を随所で異な
らせ、これに対応させてエミッタ電極６４の尖頭部６４
ｅ₂，６４ｆ₂の底面６９ａの幅を異ならせて形成した
もので、底面６９ａ部分にも尖頭部分を形成して電界放
出をより安定させるものである。

【００５７】さらに、図１０（Ａ）は、ゲート電極６７
に３つのＶ字状の切欠き６７ａ〜６７ｃを形成し、これ
に対応させてエミッタ電極６４に尖頭部６４ａ〜６４ｃ
を形成したものである。このゲート電極６７及びエミッ
タ電極６４の４つを一群としてマトリクス状に配置した
場合が、図１０（Ｂ）に示される。この場合、水平方向
にゲート配線６２が共通に形成され、垂直方向にエミッ
タ配線６４が共通に形成されるものである。

【００５８】すなわち、水平方向と垂直方向の交差部分
でマトリクス駆動を容易に行うことができると共に、４
つを一群としていることから、例えば平面ディスプレイ
に応用した場合に、欠陥素子に対する冗長性を確保する
ことができるものである。

【００５９】次に、図１１に、本発明の実施例Ｂにおけ
る第１の製造工程図を示す。図１１において、まず、ガ
ラス基板６１（又はＳｉ基板上にＳｉＯ₂膜を形成した
基板）上に、ゲート配線膜７１を形成し（図１１
（Ａ））。ストライプ状に加工してゲート配線６２を形
成する（図１１（Ｂ））。この上に、ＳｉＯ₂等の絶縁
膜６３をプラズマＣＶＤ等より成膜し（図１１
（Ｃ））、この絶縁膜６３にスルーホール６５を形成し
てゲート電極６２部分を露出させる（図１１（Ｄ））。

【００６０】続いて、ゲート電極膜７２をスパッタ法等
により形成し（図１１（Ｅ））、レジスト（図示せず）
等を用いてエッチングにより所定パターン形状（図７〜
図１０）に形成する。そして、絶縁膜６３の一部をエッ
チングにより除去する（図１１（Ｆ））。

【００６１】また、エミッタ電極６４を構成する金属膜
７３を蒸着等により成膜する（図１１（Ｇ））。このと
き、ゲート電極６７の切欠き部６７ａ〜６７ｆ（図７〜
図１０参照）の近傍は、ゲート電極６７上に成膜される
エミッタ材料が張り出すことから、エミッタ電極６４は
徐々に幅が狭くなり、尖頭部６４ａ〜６４ｆが形成され
る。

【００６２】そこで、絶縁膜６３のサイドエッチングを
行い（図１１（Ｈ））、ゲート電極６７上の金属膜７３
を除去することにより図１１（Ｉ）、ゲート電極６７が
エミッタ電極６４より上方に位置された状態で形成され
る。すなわち、エミッタ電極６４より放出される電界が
上方に向かうこととなり、上方に位置されるアノード電
極（図示せず）に効率よく到達する。この方法によれ
ば、ゲート電極上の金属膜の面積が小さく、リフトオフ
が容易であるとともに、エミッタ配線パターンの膜厚を
大きくできるために、配線の低抵抗化が図れる。

【００６３】また、図１２に、本発明の実施例Ｂにおけ
る第２の製造工程図を示す。図１２において、まずガラ
ス基板６１上にゲート配線膜を形成、加工してゲート配
線膜６２を形成し（図１２（Ａ））、この上にゲート電
極のゲート接続部となる導電性膜７４とゲート電極とな
る金属膜７５を形成する（図１２（Ｂ））。

【００６４】続いて、導電性膜７４と金属膜７５とをエ
ッチングにより不要部分を除去し、ゲート電極６７及び
ゲート接続部６６を形成する（図１２（Ｃ））。そし
て、ゲート配線６２上に絶縁膜６３、エミッタ配線膜を
蒸着等により形成してゲート電極６７上のエミッタ膜を
除去し、エミッタ配線６４をパターン形成することによ
り製造される。

【００６５】この方法は、導電性膜７４を多くエッチン
グにより除去する必要があるが、図１１（Ｄ）に示すよ
うにスルーホールを形成することがなく、工程削減を図
ることができるものである。

【００６６】次に、図１３に、本発明の実施例Ｂにおけ
る他の実施例の構成図を示す。図１３（Ａ）〜（Ｃ）
は、導電性部分に抵抗部材を介在させて短絡による欠陥
素子を正常な素子より分離して動作を維持するものであ
る。

【００６７】図１３（Ａ）は、ゲート電極６７とゲート
配線６２を結ぶゲート接続部６６に抵抗部材７６を介在
させて、ゲート電極６７とエミッタ電極６４が短絡した
場合に、ゲート電極６７とエミッタ配線６４間との電圧
低下を防止するものである。図１３（Ｂ）は、エミッタ
配線６４に抵抗部材６７を介在させてエミッタ電極部分
を分離し、該エミッタ電極とゲート電極６７との短絡に
よる電圧低下を防止するものである。

【００６８】また、図１３（Ｃ）は、図１３（Ａ）にさ
らにエミッタ配線６４の一部分を薄膜状態（又は幅狭）
としてヒューズ７８を形成して短絡時に溶断させて電圧
低下を防止するものである。

【００６９】なお、図１３（Ａ）〜（Ｃ）における抵抗
部材７６，７７を、低抵抗と高抵抗の２重構造にして、
抵抗の必要な接続部分だけ低抵抗の膜を除去するように
してもよい。

【００７０】ところで、実施例Ｂにおける駆動は、従来
の駆動方法であってもよく、また、実施例Ａに示す制御
素子を用いて駆動するものでもよい。

【００７１】

【発明の効果】以上のように本発明によれば、第１及び
第２の給電線の何れかと電界放出部との間に制御素子を
介在させて、第１の制御線により駆動することにより、
回路設計が容易であると共に低消費電力とすることがで
き、また、ゲート配線上方にエミッタ配線を形成し、エ
ミッタ配線上方にゲート配線と導通するゲート電極を形
成することにより、製造容易にすることができると共に
電界の安定放出を行うことができるものである。

【図面の簡単な説明】

【図１】本発明の実施例Ａにおける第１実施例の構成図
である。

【図２】本発明の実施例Ａにおける第２実施例の構成図
である。

【図３】本発明の実施例Ａにおける第３実施例の構成図
である。

【図４】本発明の実施例Ａにおける第４実施例の構成図
である。

【図５】本発明の実施例Ａにおける第５実施例の構成図
である。

【図６】本発明の実施例Ａにおける第６実施例の構成図
である。

【図７】本発明の実施例Ｂにおける一実施例の構成図で
ある。

【図８】図７のゲート電極の他のパターン形状を説明す
るための図である。

【図９】図７のゲート電極の他のパターン形状を説明す
るための図である。

【図１０】図７のゲート電極の他のパターン形状を説明
するための図である。

【図１１】本発明の実施例Ｂにおける第１の製造工程図
である。

【図１２】本発明の実施例Ｂにおける第２の製造工程図
である。

【図１３】本発明の実施例Ｂにおける他の実施例の構成
図である。

【図１４】従来の電界放出陰極装置の第１の構成図であ
る。

【図１５】図１４の一適用例の構成図である。

【図１６】図１４の製造工程図である。

【図１７】従来の電界放出陰極装置の第２の構成図であ
る。

【図１８】図１７の製造工程図である。

【図１９】従来の電界放出陰極装置の第３の構成図であ
る。

【図２０】図１９の製造工程図である。

【符号の説明】

４１エミッタアレイ４２基板４３接地ライン４４半導体層４４ａドレイン領域４４ｂソース領域４４ｃゲート領域４５，４５ａ，４５ｂゲート電極４６エミッタ電極４７第１の制御線４７ａ第２の制御線４８絶縁層４９ゲート引き出し電極５０エミッタ給電線５１引き出し電極給電線６１基板６２ゲート配線６３絶縁膜６４エミッタ配線６４ａ，６４ｂ尖頭部６５ホール６６ゲート接続部６７ゲート電極６７ａ，６７ｂ切欠き部

───────────────────────────────────────────────────── フロントページの続き (72)発明者中谷忠司神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者石井智之神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者近藤信義神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】所定数の電界放出部のエミッタアレイ
（４１）に第１及び第２の給電線（５０，５１）より電
圧を印加して、該エミッタアレイ（４１）より電界を放
出させる電界放出陰極装置において、前記第１及び第２の給電線（５０，５１）の何れかと、
前記エミッタアレイ（４１）との間に制御素子（４４
ａ，４４ｂ，４５）が介在されると共に、該制御素子
（４４ａ，４４ｂ，４５）のゲート（４５）を駆動する
第１の制御線（４７）が形成されることを特徴とする電
界放出陰極装置。
【請求項２】前記制御素子（４４ａ，４４ｂ，４５）
のゲート（４５ａ，４５ｂ）を分割し、一方が前記第１
の制御線（４７）により駆動され、他方が該第１の制御
線（４７）と直交する第２の制御線（４７ａ）により駆
動されることを特徴とする請求項１記載の電界放出陰極
装置。
【請求項３】前記制御素子（４４ａ〜４４ｃ，４５）
が介在される前記電界放出部（４１）をマトリクス状に
配設し、前記第１及び第２の給電線（５０，５１）のう
ち少くとも何れか一方が、隣接する該制御素子（４４ａ
〜４４ｃ，４５，４５ａ，４５ｂ）に対して共通に形成
されることを特徴とする請求項１又は２記載の電界放出
陰極装置。
【請求項４】前記第１及び第２の給電線（５０，５
１）に対して、隣接する前記電界放出部（４１）に介在
される各前記制御素子（４４ａ〜４４ｃ，４５，４５
ａ，４５ｂ）の一部が共通に形成される請求項３記載の
電界放出陰極装置。
【請求項５】基板（６１）上に形成され、ゲート引き
出し電圧を供給するゲート配線部（６２）と、該ゲート配線部（６２）上に絶縁部材（６３）を介して
形成される電界放出のためのエミッタ電極部分を含み、
電界放出電圧を供給するエミッタ配線部（６４）と、該エミッタ配線部（６４）及び絶縁部材（６３）を貫通
し、該ゲート配線部（６２）に導通するゲート接続部
（６６）を介して該エミッタ配線部（６４）上方に形成
される所定形状のゲート電極部（６７）と、を有することを特徴とする電界放出陰極装置。
【請求項６】前記ゲート電極部（６７）は所定形状の
切欠き部（６７ａ〜６７ｆ）を有し、前記エミッタ配線
部（６４）の前記エミッタ電極部分に該切欠き部（６７
ａ〜６７ｆ）に対応する尖頭部（６４ａ〜６４ｆ）を有
することを特徴とする請求項５記載の電界放出陰極装
置。
【請求項７】前記ゲート接続部（６６）と前記エミッ
タ電極部分の周囲との少なくとも何れかに抵抗部材（７
６，７７）を介在させることを特徴とする請求項５又は
６記載の電界放出陰極装置。
【請求項８】前記エミッタ電極部分の周囲に介在され
る抵抗部材（７７）に代えて、溶断自在なフューズ部
（７８）を介在させることを特徴とする請求項７記載の
電界放出陰極装置。
【請求項９】基板（６１）上に所定パターンのゲート
配線部（６２）を形成して、絶縁膜（６３）を形成する
工程と、該ゲート配線部（６２）上の該絶縁膜（６３）にホール
（６５）を形成し、該ゲート配線部（６２）と導通する
ゲート電極部（６７）となる金属膜（７２）を形成する
工程と、該金属膜（７２）及び該絶縁膜（６３）の一部を除去し
て所定形状の該ゲート電極部（６７）をパターニングす
る工程と、該ゲート電極部（６７）及び絶縁膜（６３）上に、エミ
ッタ電極部分を含むエミッタ配線部（６４）となる金属
膜（７３）を形成する工程と、該ゲート電極部（６７）近傍の絶縁膜（６３）の一部を
除去し、該ゲート電極部（６７）上の金属膜（７３）を
除去して該エミッタ配線部（６４）を形成する工程と、を含むことを特徴とする電界放出陰極装置の製造方法。
【請求項１０】前記ゲート電極部（６７）の基部と前
記エミッタ電極部分の周囲との少なくとも何れかに抵抗
部材を介在させる工程を含むことを特徴とする請求項９
記載の電界放出陰極装置の製造方法。
【請求項１１】前記エミッタ電極部分の周囲に介在さ
れる抵抗部材に代えて、溶断自在なフューズ部を介在さ
せる工程を含むことを特徴とする請求項９記載の電界放
出陰極装置の製造方法。
【請求項１２】基板（６１）上に所定パターンのゲー
ト配線部（６２）を形成し、さらにゲート接続部（６
６）となる導体部材（７４）、ゲート電極部（６７）と
なる金属膜（７５）を順次形成する工程と、該導体部材（７４）及び金属膜（７５）の不要部分を除
去してゲート接続部（６６）及び所定形状のゲート電極
部（６７）を形成する工程と、該基板（６１）及び該ゲート配線部（６２）上の、該ゲ
ート接続部（６６）周辺を除く領域に絶縁膜（６３）を
形成し、該絶縁膜（６３）上に所定形状のエミッタ電極
部分を含むエミッタ配線部（６４）を形成する工程と、を含むことを特徴とする電界放出陰極装置の製造方法。