JPH061759B2 - レジストパタ−ンの形成方法 - Google Patents

レジストパタ−ンの形成方法

Info

Publication number
JPH061759B2
JPH061759B2 JP21167884A JP21167884A JPH061759B2 JP H061759 B2 JPH061759 B2 JP H061759B2 JP 21167884 A JP21167884 A JP 21167884A JP 21167884 A JP21167884 A JP 21167884A JP H061759 B2 JPH061759 B2 JP H061759B2
Authority
JP
Japan
Prior art keywords
resist film
cooling
resist
sensitivity
baking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21167884A
Other languages
English (en)
Other versions
JPS6189632A (ja
Inventor
文明 重光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP21167884A priority Critical patent/JPH061759B2/ja
Publication of JPS6189632A publication Critical patent/JPS6189632A/ja
Publication of JPH061759B2 publication Critical patent/JPH061759B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔産業上の技術分野〕 本発明は半導体装置の製造工程に係り、特にレジストパ
ターンの形成方法に関する。
〔発明の技術的背景とその問題点〕 超LSIをはじめとする半導体装置の集積度が高まるに
つれて、微細にしてかつ高精度のパターン形成技術が要
求されている。このため、許容される寸法精度は非常に
厳しいものとなり、最先端分野では6インチマスク或い
は5インチウェハ内で3σ≦0.1μm(但しσはウェ
ハの平均寸法値に対するばらつきを示す)の寸法精度が
要求され始めている。また、量産ラインで使用されるた
めにはマスク間或いはウェハ間での寸法変動を3σ≦
0.15μmに抑えることが必要であり、一方量産効果
を高めるためには高感度のレジストが必要とされると共
に、使用する露光装置(エネルギー照射装置)に適合し
た感度にすべくレジスト膜の感度制御が必要となってい
る。
ところで従来、レジストパターンを形成する場合には、
第5図のフローチャートに示すような方法が採用されて
いる。まず、被処理板(例えばマスク基板)上にレジス
トを回転塗布法や浸漬法により塗布する(ステップ10
0)。次いで、基板上のレジスト膜を所定の温度(T
b)でオーブン或いは熱板等の加熱手段で加熱してプリ
ベークを行なう(ステップ101)。次いで所定時間だ
けプリベークした後に、レジスト膜を塗布した被処理板
を常温、常圧中で20〜30分間程度自然放冷して室温
まで冷却する(ステップ102)。次いで、冷却後の基
板上のレジスト膜にそのレジストに応じた所定の露光量
で露光を行ない(ステップ103)、更に所定の現像処
理(ステップ104)およびリンス処理を施してレジス
トパターンを形成する。
しかしながら第5図に示した従来方法では、高感度のレ
ジストは解像性が劣るために所望の寸法精度を得ること
が難しく、逆に高解像性を有するレジストは低感度であ
るため量産ラインで必要とする高スループットが得られ
ないという問題があった。また、レジストの感度調整を
同一レジストで行うことが難しく、露光条件上もプロセ
ス上も制約された条件下でしかも使用できず、適切な条
件下でのレジストパターンを形成することができなかっ
た。また、プリベーク後の被処理板上のレジスト膜の感
度に差が生じ、高精度のレジストパターンの形成が困難
になるという欠点があった。
〔発明の目的〕
本発明は上記の如き従来技術の欠点を克服するためにな
されたもので、レジスト膜の感度の安定化を図ると共に
任意の感度条件を選択することを容易にし、もって高精
度のレジストパターンを再現性よく形成しうるようにし
たレジストパターンの形成方法を提供するものである。
〔発明の概要〕
上記の目的を達成するため本発明は、基板上にレジスト
膜を塗布形成してベーキングをする第1の工程と、所定
波長域の電磁波あるいは所定エネルギーの粒子線を前記
レジスト膜に選択的に照射して露光する第2の工程と、
ベーキングによって前記レジスト膜を転移温度以上に加
熱する第3の工程と、前記レジスト膜を放射熱伝達によ
り冷却し転移温度未満の温度まで所定の速度で冷却する
ように冷却速度を制御する第4の工程と、冷却後の前記
レジスト膜を現像処理する第5の工程とを備えるレジス
トパターンの形成方法を提供するものである。
本発明に係る上記の如きレジストパターンの形成方法
は、下記の3つの知見にもとづいてなされている。
第1の知見は、第5図に示す従来方法ではプリベーク後
にレジスト膜が被覆された被処理板を自然冷却するた
め、例えば被処理板を立置きした場合には、第6図に示
すような異なる温度の等温線T,T,T(T
>T)が被処理板で生じるということである。こ
こで、第6図は被処理板の冷却中におけるある時間の状
態を示しており、時間経過に伴って刻々と変化する。第
6図に図示する等温線をもつ被処理板上のレジスト膜を
露光、現像処理した後のレジストパターンの寸法分布を
精密に測定した結果、寸法分布と温度分布に強い相関関
係があることがわかった。
第2の知見は、上記の被処理板の自然冷却時において被
処理板を立置きにした場合の冷却速度は、第7図に示す
ような冷却曲線Aに従う速度で冷却される上部と、冷却
曲線Bに従う速度で冷却される下部とが被処理板上で生
じるということである。第7図に図示する曲線Aで冷却
された被処理板上のレジスト膜部分の感度について調べ
たところ、第8図に示す曲線A′のような感度特性を示
すことがわかった。同様に第7図に図示する曲線Bで冷
却された被処理板上のレジスト膜部分の感度は、第8図
に図示する曲線B′のような感度特性を示すことがわか
った。これにより冷却速度と感度特性の間には強い相関
関係があり、これらがパターン寸法の差異を生じさせる
原因であることがわかった。
第3の知見は、第5図に示す従来方法のプリベーク、自
然放冷を経たレジスト膜であっても、露光後、現像処理
前に該レジスト膜のガラス転移点温度Tgを越える温度
でベークを行なった後、冷却速度を変化させることによ
って感度が大幅に変化させることができるということで
ある。また、プリベークなどの際のレジスト膜に対する
熱履歴がどのようなものであっても、現像前に改めて上
記のようにTgを越える温度でベークした後、冷却速度
を変化させることによって感度を変化させうるというこ
とがわかった。
以上の事から、第5図に示す従来技術では冷却過程での
冷却速度を制御していないため、冷却条件により感度が
ふらつき、それが高精度のレジストパターンの形成を困
難にしている原因であることがわかった。
〔発明の実施例〕
以下、添付図面の第1図乃至第4図を参照して実施例に
もとづき本発明を詳細に説明する。第1図は本発明に係
るレジストパターンの形成方法を説明するフローチャー
トである。レジスト膜の塗布およびプリベークの工程は
第5図に示す従来の工程と同様である(ステップ10
0,101)。プリベークの後にはレジスト膜の冷却が
なされるが、この冷却過程は自然放冷その他のいかなる
方法によってもよく、その熱履歴は問われない(ステッ
プ201)。次いでレジスト膜の露光が行なわれるが、
この工程も第5図の従来工程と同様である(ステップ1
03)。
露光の後に本発明の第1の特徴である現像前ベークがな
される(ステップ202)。このベークに要する時間
は、レジスト膜のガラス転移温度Tgを越えるまでの時
間で十分である。例えばポジ型の電子線感応レジストポ
リ(メチルメタクリレート)、ポリ(フロロエチルαク
ロロアクリレート)の場合には、ベーク時間は5分で充
分であった。
この現像前ベークの後に本発明の第2の特徴である速度
制御された冷却がなされる(ステップ203)。この冷
却速度を制御しあるいは選択することによって、レジス
ト膜の感度を制御あるいは選択することができる。この
冷却工程の後には従来方法と同様にして現像処理(ステ
ップ104)リンス処理等がなされる。
次に添付図面の第2図および第3図を参照して、第1図
に示す本発明方法を実現する加熱冷却装置の一例を説明
する。
第2図は本発明の一実施例に係るレジストパターンの形
成工程に用いられる加熱冷却装置の概略図であり、第3
図は第2図に示す装置の要部拡大断面図である。底部を
除く壁体が断熱材料で形成されたチャンバ1の底部には
薄いガラス板2が設けられている。このチャンバ1内の
上壁には冷却媒体(例えば水)が流通する偏平状の中空
体3が水平に配設されており、この中空体3の両端は冷
却配管4a,4bを介して冷却流体リザーバ5に連結さ
れている。入側の冷却配管4aにはポンプ6が介装され
ている。また、中空体3aの下面には吸収率〜90%の
酸化アルミニウムからなる受熱板7が水平に設けられて
いる。更に、チャンバ1の左側壁にはバルブ8を介装
したリーク用配管9が連結されており、チャンバ1の右
側壁にはバルブ8を介装した吸引配管10が連結され
ている。この吸引配管10の他端は真空ポンプ11に連
結されている。チャンバ1底部のガラス板2には上下動
可能でガラス板2と密接乃至離間するホットプレート1
2が配設されている。
次に、第2図および第3図に示す加熱冷却装置を用いて
レジストパターンを形成する方法を具体的に説明する。
まず、ブランクマスク上にガラス転移温度(Tg)≒1
00℃のEBレジスト(ポリメチルメタクリレート)を
回転塗布して厚さ0.6μmのレジスト膜を形成する
(レジスト塗布)。その後、180℃で1時間程度オー
ブン等によりプリベークし、室温まで冷却する。なお、
露光工程の後には現像前ベーク、温度コントロール付冷
却工程が用意されているので、この冷却過程は前述のよ
うにいかなる方法によるものであってもよい。その後、
所定のパターンを電子線露光で描く。
次いで、第2図及び第3図に示す如くブランクマスク1
3を該マスクと同材質のカセット14に収容し、その状
態でカセット14をチャンバ1のガラス板上にレジスト
膜が上面側となるように水平にセットする。次いで、バ
ルブ8を閉じてバルブ8を開き、真空ポンプ11を
作動してチャンバ1内のガスを排気して真空度を10
−4torr程度とした後、ホットプレート12のヒータを
加熱してブランクマスク13上のレジスト膜を180℃
で5分間ベークする(現像前ベーク)。現像前ベーク終
了後、直ちにホットプレート12を下方に移動させてガ
ラス板2に対して離間させた後、ポンプ6を作動して冷
却流体リザーバ5内の水を冷却配管4a、中空体3、冷
却配管4bを通して循環させて、中空体3下面の受熱板
7を十分に冷却する。この時、チャンバ1内は高真空状
態に保たれているため、受熱板7による放射熱伝達のみ
でブランクマスク13上のレジスト膜が均一に所定の速
度で冷却される。ブランクマスク13上のレジスト膜の
表面温度がそのTgより低くなった時に、バルブ8
開いてリーク用配管9を通してNガスを10分間程度
供給した後、カセット14と共にブランクマスク13を
チャンバ1から取り出す。
次いで、MIBK現像液(液温25℃)で13分間現像
処理を行いIAAリンス液(液温25℃)での30秒間
のリンス処理を施してブランクマスク上にレジストパタ
ーンを形成する。なお上記の現像処理にあたっては、現
像前ベーク後の冷却工程で冷却速度によってコンロール
されたレジストパターンの感度に応じて現像条件(現像
液濃度・温度等)を選択するようにする。
このようにして上記の加熱冷却装置によりレジスト膜の
描画後に現像前ベーク、均一冷却を施した場合には、ブ
ランクマスクの面内での感度均一化により目的とする高
精度のレジストパターンを形成することができる。また
現像前ベークの後の冷却速度を制御することによって、
所望の感度のレジストパターンを得て、現像条件を感度
に合わせて適当に選ぶことにより現像時間を大幅に短縮
することができる。
なお上記の実施例において、受熱板として吸収率の異な
る材料を用いて放射熱伝達のみでブランクマスク上のレ
ジスト膜の均一冷却を行なうことによって、感度の安定
化と共に、レジスト膜の感度を8μc/cm2〜0.5μ
c/cm2の範囲で変化させることができる。
上記実施例では冷却流体リザーバ内の冷却媒体として水
を用いたが、この代りに他の冷却液体、或いは冷却した
窒素ガス、アルゴンガス又はフロンガス等を用いてもよ
い。
また、本発明方法は第2図及び第3図に図示する加熱冷
却装置を用いて現像前ベーク、速度制御付均一冷却を行
なう場合に限定されない。例えば第4図に示す如く、底
部に搬送ベルト15が配置された偏平型のチャンバ1′
内の上部に受熱板7を水平に配置し、チャンバ1′内に
カセット14と共にセットしたブランクマスク13表面
のレジスト膜と受熱板7との距離dが7mm以下と近接し
て配置できるような構造の加熱冷却装置を用いてもよ
い。
このような加熱冷却装置より、カセット14のブランク
マスク13のレジスト膜をホットプレート12による加
熱によって現像前ベークし、ホットプレート12を下方
に移動させた後、中空体3内に水を流通させて受熱板7
を冷却すれば、プリベークされたブランクマスク13上
レジスト膜は受熱板7に対して7mm以下と著しく近接し
て配置されているため、チャンバ内を高真空状態にした
のと同様、放射熱伝達のみでレジスト膜が冷却され、そ
の結果均一冷却がなされる。従って、第4図に図示する
装置では、チャンバ1′内を高真空にするための真空ポ
ンプを付設せずに均一冷却を行なうことができるという
利点がある。
〔発明の効果〕
上記の如く本発明では、レジスト膜を露光した後にベー
キングによってガラス転移温度以上まで加熱し、次いで
所定の速度で均一にレジスト膜を冷却してガラス転移温
度未満にした後に、レジスト膜の現像処理を行うように
したので、レジスト膜の感度の安定化を図ると共に任意
の感度条件を選択することを容易にし、もって高精度の
レジストパターンを再現性よく形成しうるようにしたレ
ジストパターンの形成方法を得ることができる。
また、本発明では、現像前ベーク後の冷却工程における
冷却速度を上げることによりレジストの増感効果を奏す
ることができるので、現像時間を大幅に短縮してスルー
プットの低下を抑えることができる。さらに本発明で
は、現像前のベークをすることによってそれ以前のレジ
スト膜の熱履歴を無視できないので、プリベーク後の冷
却、露光あるいは環境条件に起因するレジスト面内の感
度のばらつきを除去し、高精度のレジストパターンを形
成することができる。
【図面の簡単な説明】
第1図は本発明方法の工程を説明するフローチャート、
第2図は本発明の一実施例を実現するための加熱冷却装
置の一例の概略図、第3図は第2図に示す装置の要部を
拡大した断面図、第4図は本発明の一実施例を実現する
ための加熱冷却装置の他の例の要部の断面図、第5図は
従来方法の工程を説明するフローチャート、第6図はプ
リベーク後の被処理板を立置きにして自然放却した時の
温度等高線の説明図、第7図はプリベーク後の被処理板
を立置きにして自然放冷した時の冷却過程を示す特性
図、第8図は第7図に図示した異なる冷却過程のレジス
ト部分における露光量と膜厚残存率の関係を示す特性図
である。 1,1′…チャンバ、3…偏平状の中空体、5…冷却流
量リザーバ、7…受熱板、11…真空ポンプ、12…ホ
ットプレート、13…ブランクマスク、14…カセッ
ト、15…搬送ベルト。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】基板上にレジスト膜を塗布形成してベーキ
    ングをする第1の工程と、所定波長域の電磁波あるいは
    所定エネルギーの粒子線を前記レジスト膜に選択的に照
    射して露光する第2の工程と、ベーキングによって前記
    レジスト膜を転移温度以上に加熱する第3の工程と、前
    記レジスト膜を放射熱伝達により冷却し転移温度未満の
    温度まで所定の速度で冷却するように冷却速度を制御す
    る第4の工程と、冷却後の前記レジスト膜を現像処理す
    る第5の工程とを備えるレジストパターンの形成方法。
JP21167884A 1984-10-09 1984-10-09 レジストパタ−ンの形成方法 Expired - Lifetime JPH061759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21167884A JPH061759B2 (ja) 1984-10-09 1984-10-09 レジストパタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21167884A JPH061759B2 (ja) 1984-10-09 1984-10-09 レジストパタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS6189632A JPS6189632A (ja) 1986-05-07
JPH061759B2 true JPH061759B2 (ja) 1994-01-05

Family

ID=16609774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21167884A Expired - Lifetime JPH061759B2 (ja) 1984-10-09 1984-10-09 レジストパタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPH061759B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255360A (ja) * 1988-08-22 1990-02-23 Tokyo Electron Ltd レジスト処理装置
JPH02106758A (ja) * 1988-10-14 1990-04-18 Matsushita Electric Ind Co Ltd パターン形成方法
US6222161B1 (en) 1998-01-12 2001-04-24 Tokyo Electron Limited Heat treatment apparatus
JP2000056474A (ja) * 1998-08-05 2000-02-25 Tokyo Electron Ltd 基板処理方法
JP4121122B2 (ja) 2003-04-01 2008-07-23 東京エレクトロン株式会社 熱処理装置および熱処理装置内温度制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5546559A (en) * 1978-09-29 1980-04-01 Fujitsu Ltd Method of fabricating semiconductor device
JPS5614975A (en) * 1979-07-17 1981-02-13 Rhythm Watch Co Ltd Driving circuit of clock motor
JPS56100417A (en) * 1980-01-16 1981-08-12 Fujitsu Ltd Forming method for resist pattern
JPS58224078A (ja) * 1982-06-23 1983-12-26 Matsushita Electric Ind Co Ltd ア−ク溶接機
JPS58224079A (ja) * 1982-06-23 1983-12-26 Ishikawajima Harima Heavy Ind Co Ltd タンク内周壁メンプレン溶接装置
JPS5933585A (ja) * 1982-08-19 1984-02-23 Fujitsu Ltd タブレツト式入力方式
JPS59104127A (ja) * 1982-12-07 1984-06-15 Nippon Telegr & Teleph Corp <Ntt> 微細パタ−ン形成方法

Also Published As

Publication number Publication date
JPS6189632A (ja) 1986-05-07

Similar Documents

Publication Publication Date Title
KR860002082B1 (ko) 레지스트 패턴의 형성 방법 및 장치
US4840874A (en) Method of forming resist pattern
JPH061759B2 (ja) レジストパタ−ンの形成方法
JPH0546091B2 (ja)
US4897337A (en) Method and apparatus for forming resist pattern
JPH0586642B2 (ja)
JPS60176236A (ja) レジスト処理装置
JPH0237688B2 (ja)
EP0185366B1 (en) Method of forming resist pattern
JPH0480531B2 (ja)
JPS61156814A (ja) レジストベ−キング方法およびレジストベ−キング装置
JPS61180438A (ja) レジスト処理装置
JPS60117626A (ja) レジストパタ−ンの形成方法及びレジスト処理装置
JPH045258B2 (ja)
JPH0746676B2 (ja) レジストパターン形成方法
JPS61147527A (ja) レジストパタ−ンの形成方法
JPS60157225A (ja) レジストパタ−ン形成方法
JPS60263431A (ja) レジストパタ−ンの形成方法
JPS59132619A (ja) レジストパタ−ンの形成方法及びその装置
JPH0464171B2 (ja)
JPS60157223A (ja) レジストパタ−ンの形成方法及びレジスト処理装置
JPS60117625A (ja) レジストパタ−ンの形成方法及びレジスト処理装置
KR100599927B1 (ko) 포토마스크 제작용 레지스트 베이크 장치
JPS6042829A (ja) レジストパタ−ンの形成方法
JPH0465524B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term