JPH06175154A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH06175154A JPH06175154A JP32444392A JP32444392A JPH06175154A JP H06175154 A JPH06175154 A JP H06175154A JP 32444392 A JP32444392 A JP 32444392A JP 32444392 A JP32444392 A JP 32444392A JP H06175154 A JPH06175154 A JP H06175154A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- polycrystalline silicon
- liquid crystal
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 酸化シリコン膜を誘電体として、少なくとも
その下側電極をシリコン膜として容量が形成されたアク
ティブマトリックス方式液晶表示装置の絶縁膜の耐圧、
信頼性を向上させ、画面の表示品質を向上する。 【構成】 絶縁膜を熱酸化工程とＨＴＯ膜により形成す
る。熱酸化終了後、容量の誘電体膜のみを選択的にエッ
チング除去する。その後、ＨＴＯ膜の形成を行うことに
より、絶縁膜と容量の誘電体膜がともに形成され、容量
の誘電体膜を選択的に薄膜化する。 【効果】 絶縁膜の耐圧、信頼性が向上する。
その下側電極をシリコン膜として容量が形成されたアク
ティブマトリックス方式液晶表示装置の絶縁膜の耐圧、
信頼性を向上させ、画面の表示品質を向上する。 【構成】 絶縁膜を熱酸化工程とＨＴＯ膜により形成す
る。熱酸化終了後、容量の誘電体膜のみを選択的にエッ
チング除去する。その後、ＨＴＯ膜の形成を行うことに
より、絶縁膜と容量の誘電体膜がともに形成され、容量
の誘電体膜を選択的に薄膜化する。 【効果】 絶縁膜の耐圧、信頼性が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオカメラ用のビュ
ーファインダーやビデオプロジェクター用のライトバル
ブなどに用いられる非単結晶シリコンを用いたアクティ
ブマトリクス方式液晶表示装置の製造方法に関する。
ーファインダーやビデオプロジェクター用のライトバル
ブなどに用いられる非単結晶シリコンを用いたアクティ
ブマトリクス方式液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタを用いるアクティブマ
トリクス方式液晶表示装置は、画素ごとに所定の信号電
位を画素電極に印加することができるため鮮明な画面表
示が得られるが、市場の要求としてさらなる高精細化が
あり、各画素領域を微細化する傾向にある。微細化にと
もない液晶の持つ容量は減少するので画素付加容量を形
成して液晶の駆動電圧の保持特性の向上を図る必要があ
る。ところが、微細化が進むことにより画素付加容量の
占有面積が大きくなりすぎ、開口率（表示可能な画素領
域の割合）を低下させることが問題となってきた。画素
付加容量の誘電体膜は工程を簡便にするために薄膜トラ
ンジスタのゲート絶縁膜と同時に成膜されているため、
ゲート絶縁膜と同じ膜厚である。容量を増加させるため
には面積を増加させて対応をとらねばならない。液晶の
駆動電圧の保持特性を十分に得るために画素付加容量を
大面積化すると開口率が低くなり、画面が暗くなる。逆
に、開口率を十分に得るために画素付加容量を小さくす
ると液晶の駆動電圧の保持特性が低下して、画面のむら
や、ちらつきが発生する。
トリクス方式液晶表示装置は、画素ごとに所定の信号電
位を画素電極に印加することができるため鮮明な画面表
示が得られるが、市場の要求としてさらなる高精細化が
あり、各画素領域を微細化する傾向にある。微細化にと
もない液晶の持つ容量は減少するので画素付加容量を形
成して液晶の駆動電圧の保持特性の向上を図る必要があ
る。ところが、微細化が進むことにより画素付加容量の
占有面積が大きくなりすぎ、開口率（表示可能な画素領
域の割合）を低下させることが問題となってきた。画素
付加容量の誘電体膜は工程を簡便にするために薄膜トラ
ンジスタのゲート絶縁膜と同時に成膜されているため、
ゲート絶縁膜と同じ膜厚である。容量を増加させるため
には面積を増加させて対応をとらねばならない。液晶の
駆動電圧の保持特性を十分に得るために画素付加容量を
大面積化すると開口率が低くなり、画面が暗くなる。逆
に、開口率を十分に得るために画素付加容量を小さくす
ると液晶の駆動電圧の保持特性が低下して、画面のむら
や、ちらつきが発生する。
【０００３】そこで、エクステンディット・アブストラ
クツ・オブ・ザ・１９９１・インターナショナル・コン
ファレンス・オン・ソリッド・ステイト・デバイシズ・
アンド・マテリアルズ（Extended Abstracts of the 19
91 International Conference on Solid State Devices
and Materials, pp.641-643）にあるように、画素付加
容量の誘電体膜を選択的に薄膜化することにより、開口
率を低下させることなく液晶の駆動電圧の保持特性を向
上させることが提案されている。その製造方法を以下に
示すと、まず、パターニングされた多結晶シリコン膜上
に第１のＨＴＯ膜（高温ＣＶＤ酸化シリコン膜）を堆積
して、フォトリソグラフィを用いることにより画素付加
容量部のみを選択的にエッチングする。その後、第２の
ＨＴＯ膜を堆積する。以上により、薄膜トランジスタの
ゲート絶縁膜は第１と第２の２層のＨＴＯ膜により形成
され、画素付加容量の誘電体膜は第２のＨＴＯ膜のみに
より形成される。ゲート絶縁膜と誘電体膜の膜厚が別々
に制御されるので画素付加容量の低面積化が可能であ
る。
クツ・オブ・ザ・１９９１・インターナショナル・コン
ファレンス・オン・ソリッド・ステイト・デバイシズ・
アンド・マテリアルズ（Extended Abstracts of the 19
91 International Conference on Solid State Devices
and Materials, pp.641-643）にあるように、画素付加
容量の誘電体膜を選択的に薄膜化することにより、開口
率を低下させることなく液晶の駆動電圧の保持特性を向
上させることが提案されている。その製造方法を以下に
示すと、まず、パターニングされた多結晶シリコン膜上
に第１のＨＴＯ膜（高温ＣＶＤ酸化シリコン膜）を堆積
して、フォトリソグラフィを用いることにより画素付加
容量部のみを選択的にエッチングする。その後、第２の
ＨＴＯ膜を堆積する。以上により、薄膜トランジスタの
ゲート絶縁膜は第１と第２の２層のＨＴＯ膜により形成
され、画素付加容量の誘電体膜は第２のＨＴＯ膜のみに
より形成される。ゲート絶縁膜と誘電体膜の膜厚が別々
に制御されるので画素付加容量の低面積化が可能であ
る。
【０００４】同様な考えを、アクティブマトリクス方式
液晶表示装置において、ビデオ信号をソース線を介して
画素に書き込む場合、書き込みの安定化のため、ソース
線に容量（以下ソース線保持容量と称す）を形成する場
合に適用できるだろう。この場合、下層配線層とソース
線層との間の層間絶縁膜を誘電体膜とし、シリコン膜を
下電極、ソース線を上電極としてソース線保持容量を作
る。層間絶縁膜は下層のゲート線と上層のソース線の交
差部で上下導通を防ぐ役割を果たし、ある程度の耐圧が
必要となる。層間絶縁膜の膜厚は、この耐圧によりほと
んど決まり、３０００Å以上必要であり余り薄くできな
い。しかし、ソース線保持容量は層間絶縁膜を誘電体膜
とするため、誘電体膜も３０００Å以上の膜厚となり、
必要な容量を得るためには電極面積をかなり広くしなく
てはならない。上電極のソース線は幅を太くするなどし
て面積を広くすると隣どうしのソース線間でショートす
る恐れがあり、あまり面積を広くすることが望めない。
そこで、以下のような製造方法により、電極面積をあま
り広くしなくともソース線保持容量を大きくすることが
できる。まず、パターニングされた多結晶シリコン膜上
に第１のＨＴＯ膜（高温ＣＶＤ酸化シリコン膜）を堆積
して、フォトリソグラフィを用いることによりソース線
保持容量部のみを選択的にエッチングする。その後、第
２のＨＴＯ膜を堆積する。以上により、層間絶縁膜は第
１と第２の２層のＨＴＯ膜により形成され、ソース線保
持容量の誘電体膜は第２のＨＴＯ膜のみにより形成され
る。層間絶縁膜と誘電体膜の膜厚が別々に制御されるの
でソース線保持容量の低面積化が可能である。
液晶表示装置において、ビデオ信号をソース線を介して
画素に書き込む場合、書き込みの安定化のため、ソース
線に容量（以下ソース線保持容量と称す）を形成する場
合に適用できるだろう。この場合、下層配線層とソース
線層との間の層間絶縁膜を誘電体膜とし、シリコン膜を
下電極、ソース線を上電極としてソース線保持容量を作
る。層間絶縁膜は下層のゲート線と上層のソース線の交
差部で上下導通を防ぐ役割を果たし、ある程度の耐圧が
必要となる。層間絶縁膜の膜厚は、この耐圧によりほと
んど決まり、３０００Å以上必要であり余り薄くできな
い。しかし、ソース線保持容量は層間絶縁膜を誘電体膜
とするため、誘電体膜も３０００Å以上の膜厚となり、
必要な容量を得るためには電極面積をかなり広くしなく
てはならない。上電極のソース線は幅を太くするなどし
て面積を広くすると隣どうしのソース線間でショートす
る恐れがあり、あまり面積を広くすることが望めない。
そこで、以下のような製造方法により、電極面積をあま
り広くしなくともソース線保持容量を大きくすることが
できる。まず、パターニングされた多結晶シリコン膜上
に第１のＨＴＯ膜（高温ＣＶＤ酸化シリコン膜）を堆積
して、フォトリソグラフィを用いることによりソース線
保持容量部のみを選択的にエッチングする。その後、第
２のＨＴＯ膜を堆積する。以上により、層間絶縁膜は第
１と第２の２層のＨＴＯ膜により形成され、ソース線保
持容量の誘電体膜は第２のＨＴＯ膜のみにより形成され
る。層間絶縁膜と誘電体膜の膜厚が別々に制御されるの
でソース線保持容量の低面積化が可能である。
【０００５】
【発明が解決しようとする課題】しかし、上記の従来技
術では、絶縁膜と容量の誘電体膜の成膜にＣＶＤ法を用
いているためその成膜の特性上、以下のような課題があ
る。
術では、絶縁膜と容量の誘電体膜の成膜にＣＶＤ法を用
いているためその成膜の特性上、以下のような課題があ
る。
【０００６】ゲート絶縁膜や層間絶縁膜のように耐圧、
信頼性が重要である部分にＨＴＯのようなＣＶＤ膜を用
いた場合には、大気中に晒された多結晶シリコン膜とＣ
ＶＤ膜界面に界面準位を増やし、ピンホールや膜中の準
位やストレスにより耐圧、信頼性が劣化するという問題
がある。
信頼性が重要である部分にＨＴＯのようなＣＶＤ膜を用
いた場合には、大気中に晒された多結晶シリコン膜とＣ
ＶＤ膜界面に界面準位を増やし、ピンホールや膜中の準
位やストレスにより耐圧、信頼性が劣化するという問題
がある。
【０００７】
【課題を解決するための手段】そこで、本発明の液晶表
示装置の製造方法は、上記の課題を解決するものであっ
て、酸化シリコン膜を誘電体として、少なくともその下
側電極をシリコン膜として容量が形成されたアクティブ
マトリクス方式液晶表示装置の製造方法において、非単
結晶シリコン膜を堆積した後、所定のパターンにエッチ
ングする工程と、熱酸化により酸化膜を形成する工程
と、該酸化膜の一部を選択的にエッチング除去する工程
と、ＨＴＯ膜の形成を行う工程を有することを特徴とす
る。
示装置の製造方法は、上記の課題を解決するものであっ
て、酸化シリコン膜を誘電体として、少なくともその下
側電極をシリコン膜として容量が形成されたアクティブ
マトリクス方式液晶表示装置の製造方法において、非単
結晶シリコン膜を堆積した後、所定のパターンにエッチ
ングする工程と、熱酸化により酸化膜を形成する工程
と、該酸化膜の一部を選択的にエッチング除去する工程
と、ＨＴＯ膜の形成を行う工程を有することを特徴とす
る。
【０００８】
【作用】本発明では、ゲート絶縁膜のように耐圧、信頼
性が重要な部分は、熱酸化による酸化膜とＨＴＯ膜で形
成されるため、絶縁膜の膜厚は酸化膜、ＨＴＯ膜の２層
の膜厚を調整することで従来と同じにでき、かつ１層目
は熱酸化による酸化膜で形成されるため耐圧、信頼性が
高い。また画素付加容量のように、信頼性をやや軽視し
て容量の大きさが重要な部分の誘電体膜は、熱酸化によ
る酸化膜をエッチングしＨＴＯ膜のみで形成されるた
め、容量部の誘電体膜は絶縁膜部分よりも薄膜化ができ
電極面積を変えなくとも容量を大きくできる。
性が重要な部分は、熱酸化による酸化膜とＨＴＯ膜で形
成されるため、絶縁膜の膜厚は酸化膜、ＨＴＯ膜の２層
の膜厚を調整することで従来と同じにでき、かつ１層目
は熱酸化による酸化膜で形成されるため耐圧、信頼性が
高い。また画素付加容量のように、信頼性をやや軽視し
て容量の大きさが重要な部分の誘電体膜は、熱酸化によ
る酸化膜をエッチングしＨＴＯ膜のみで形成されるた
め、容量部の誘電体膜は絶縁膜部分よりも薄膜化ができ
電極面積を変えなくとも容量を大きくできる。
【０００９】
【実施例】次に、本発明の二実施例について、添付図面
を参照して説明する。
を参照して説明する。
【００１０】図２は、本発明の実施例１に係るアクティ
ブマトリクス基板の平面図であり、図１（ｄ）は図２の
Ａ−Ａ’断面図である。
ブマトリクス基板の平面図であり、図１（ｄ）は図２の
Ａ−Ａ’断面図である。
【００１１】図２に示すように、各画素は、ソース線２
６とゲート線２４とにより囲まれた画素領域に、薄膜ト
ランジスタと画素付加容量と画素電極２７とから構成さ
れている。図１（ｄ）に示すように、薄膜トランジスタ
は、ゲート絶縁膜３とチャネル領域とソース５とドレイ
ン６とゲート８とにより構成されている。画素付加容量
は、誘電体膜４と下電極７と上電極９とにより構成され
ている。ゲート絶縁膜３と比較して誘電体膜４を薄膜化
している。電荷蓄積容量は、電極の面積に比例し、誘電
体膜の膜厚に反比例する。例えば表示電圧の保持特性が
低く、画面のムラやちらつきが発生するため、保持特性
を向上させるために容量を２倍にする必要があるとす
る。工程の簡便化のためにゲート絶縁膜３と誘電体膜４
を同じ膜厚とする場合、電極面積を２倍にしなければな
らない。そのため、開口率が大幅に低下して画面が暗く
なる。しかし、本発明のように誘電体膜４を選択的に薄
膜化して膜厚を１／２にする場合、開口率を変化させる
ことなく、画面のムラやちらつくをなくし、表示品質を
向上させることができる。また、表示電圧の保持特性が
十分に大きい場合には、膜厚を１／２にすることによ
り、保持特性を一定に保ちながら電極面積を１／２にし
て、開口率を向上させ、画面を明るくすることができ
る。
６とゲート線２４とにより囲まれた画素領域に、薄膜ト
ランジスタと画素付加容量と画素電極２７とから構成さ
れている。図１（ｄ）に示すように、薄膜トランジスタ
は、ゲート絶縁膜３とチャネル領域とソース５とドレイ
ン６とゲート８とにより構成されている。画素付加容量
は、誘電体膜４と下電極７と上電極９とにより構成され
ている。ゲート絶縁膜３と比較して誘電体膜４を薄膜化
している。電荷蓄積容量は、電極の面積に比例し、誘電
体膜の膜厚に反比例する。例えば表示電圧の保持特性が
低く、画面のムラやちらつきが発生するため、保持特性
を向上させるために容量を２倍にする必要があるとす
る。工程の簡便化のためにゲート絶縁膜３と誘電体膜４
を同じ膜厚とする場合、電極面積を２倍にしなければな
らない。そのため、開口率が大幅に低下して画面が暗く
なる。しかし、本発明のように誘電体膜４を選択的に薄
膜化して膜厚を１／２にする場合、開口率を変化させる
ことなく、画面のムラやちらつくをなくし、表示品質を
向上させることができる。また、表示電圧の保持特性が
十分に大きい場合には、膜厚を１／２にすることによ
り、保持特性を一定に保ちながら電極面積を１／２にし
て、開口率を向上させ、画面を明るくすることができ
る。
【００１２】以下に、図１で工程にしたがって説明を加
える。まず、透明な絶縁基板として石英を用いる。減圧
ＣＶＤ装置またはプラズマＣＶＤ装置を用いて、真性の
多結晶シリコン膜または非晶質シリコン膜を５００〜２
０００Å堆積する。フォトリソグラフィを用いて、薄膜
トランジスタのチャネル領域およびソース５、ドレイン
６と画素付加容量の下電極７の形状にする。この後の熱
酸化工程およびＨＴＯ膜形成が本発明の特徴である。熱
酸化により、図１（ａ）のように、２００〜１５００Å
の酸化シリコン膜１を成膜する。９００〜１２００℃と
いう高温で処理するため、堆積していた多結晶シリコン
膜または非晶質シリコン膜は、０．１〜２μｍの粒径を
持つ多結晶シリコン膜２へと成長する。画素付加容量を
形成する領域の酸化シリコン膜１をフォトリソグラフィ
を用いて、図１（ｂ）のように除去する。この後、ＨＴ
Ｏ膜の形成を行うことにより、図１（ｃ）のように、３
００〜３０００Åのゲート絶縁膜３と１００〜２０００
Åの誘電体膜４を形成する。そこをレジストでマスクし
て、ｎ型の不純物としてリンをイオン注入により導入す
る。不純物がドープされた多結晶シリコンを１５００〜
８０００Å堆積して、薄膜トランジスタのゲート８、画
素付加容量の上電極９および図２のゲート線２４を形成
する。本発明は、ゲート線と上電極は同一であるが、上
電極ラインを別材料で形成してもよい。多結晶シリコン
の代わりに、ＭｏＳｉx やＷＳｉx 等の低抵抗材料を用
いるとゲート信号の遅延にともなう表示異常の低減に効
果がある。薄膜トランジスタは、真性の多結晶シリコン
であるチャネル領域を除いて、ｎ型の不純物としてリン
（ｐ型を形成する場合はボロン）を導入する。ここでリ
ンの導入は、ゲート８をマスクとするイオン注入を利用
することにより、ソース５およびドレイン６を自己整合
的に形成する。こうして薄膜トランジスタと画素付加容
量を形成した後、層間絶縁膜として３０００〜１５００
０ÅのＨＴＯ膜を堆積する。この層間絶縁膜の焼き締め
とリンなどの不純物の活性化のために８００〜１１００
℃の炉内での窒素雰囲気によるアニールを行う。コンタ
クトホールを開口後、ソース５にはアルミニウムなどの
低抵抗の金属膜からなるソース線１１を、ドレイン６に
はＩＴＯなどの透明電導膜からなる画素電極１２を形成
する。この上に、耐湿保護膜（図示せず）を成膜して本
発明の液晶表示装置の基板工程が終了する。
える。まず、透明な絶縁基板として石英を用いる。減圧
ＣＶＤ装置またはプラズマＣＶＤ装置を用いて、真性の
多結晶シリコン膜または非晶質シリコン膜を５００〜２
０００Å堆積する。フォトリソグラフィを用いて、薄膜
トランジスタのチャネル領域およびソース５、ドレイン
６と画素付加容量の下電極７の形状にする。この後の熱
酸化工程およびＨＴＯ膜形成が本発明の特徴である。熱
酸化により、図１（ａ）のように、２００〜１５００Å
の酸化シリコン膜１を成膜する。９００〜１２００℃と
いう高温で処理するため、堆積していた多結晶シリコン
膜または非晶質シリコン膜は、０．１〜２μｍの粒径を
持つ多結晶シリコン膜２へと成長する。画素付加容量を
形成する領域の酸化シリコン膜１をフォトリソグラフィ
を用いて、図１（ｂ）のように除去する。この後、ＨＴ
Ｏ膜の形成を行うことにより、図１（ｃ）のように、３
００〜３０００Åのゲート絶縁膜３と１００〜２０００
Åの誘電体膜４を形成する。そこをレジストでマスクし
て、ｎ型の不純物としてリンをイオン注入により導入す
る。不純物がドープされた多結晶シリコンを１５００〜
８０００Å堆積して、薄膜トランジスタのゲート８、画
素付加容量の上電極９および図２のゲート線２４を形成
する。本発明は、ゲート線と上電極は同一であるが、上
電極ラインを別材料で形成してもよい。多結晶シリコン
の代わりに、ＭｏＳｉx やＷＳｉx 等の低抵抗材料を用
いるとゲート信号の遅延にともなう表示異常の低減に効
果がある。薄膜トランジスタは、真性の多結晶シリコン
であるチャネル領域を除いて、ｎ型の不純物としてリン
（ｐ型を形成する場合はボロン）を導入する。ここでリ
ンの導入は、ゲート８をマスクとするイオン注入を利用
することにより、ソース５およびドレイン６を自己整合
的に形成する。こうして薄膜トランジスタと画素付加容
量を形成した後、層間絶縁膜として３０００〜１５００
０ÅのＨＴＯ膜を堆積する。この層間絶縁膜の焼き締め
とリンなどの不純物の活性化のために８００〜１１００
℃の炉内での窒素雰囲気によるアニールを行う。コンタ
クトホールを開口後、ソース５にはアルミニウムなどの
低抵抗の金属膜からなるソース線１１を、ドレイン６に
はＩＴＯなどの透明電導膜からなる画素電極１２を形成
する。この上に、耐湿保護膜（図示せず）を成膜して本
発明の液晶表示装置の基板工程が終了する。
【００１３】図５は、本発明の実施例２に係るアクティ
ブマトリクス基板の平面図であり、図３（ｄ）は図５の
Ｂ−Ｂ’断面図、図４は図５のＣ−Ｃ’断面図である。
図６は、一般に用いられるアクティブマトリクス基板の
等価回路図である。６１はソース線保持容量、６２はビ
デオ線、６３はソース線保持容量の下電極、６４はゲー
ト線、６５はソース線、６６はソース線駆動回路、６７
はゲート線駆動回路である。
ブマトリクス基板の平面図であり、図３（ｄ）は図５の
Ｂ−Ｂ’断面図、図４は図５のＣ−Ｃ’断面図である。
図６は、一般に用いられるアクティブマトリクス基板の
等価回路図である。６１はソース線保持容量、６２はビ
デオ線、６３はソース線保持容量の下電極、６４はゲー
ト線、６５はソース線、６６はソース線駆動回路、６７
はゲート線駆動回路である。
【００１４】ソース線保持容量は図３の下電極３１（５
２）と誘電体膜３４と上電極３６（５１）とで構成され
ている。画素内はゲート線３２（５４）とソース線３５
（５３）が層間絶縁膜３７により絶縁されている。層間
絶縁膜３７と比較して誘電体膜３４を薄膜化している。
上電極３６の面積を広くして容量を増やそうとすると、
隣どうしの上電極間がショートする可能性がある。しか
し、本発明のように誘電体膜３４を選択的に薄膜化する
場合、上電極３６の面積を変化させることなく、容量を
増やすことができる。
２）と誘電体膜３４と上電極３６（５１）とで構成され
ている。画素内はゲート線３２（５４）とソース線３５
（５３）が層間絶縁膜３７により絶縁されている。層間
絶縁膜３７と比較して誘電体膜３４を薄膜化している。
上電極３６の面積を広くして容量を増やそうとすると、
隣どうしの上電極間がショートする可能性がある。しか
し、本発明のように誘電体膜３４を選択的に薄膜化する
場合、上電極３６の面積を変化させることなく、容量を
増やすことができる。
【００１５】以下に、図３及び図４で工程にしたがって
説明を加える。まず、透明な絶縁基板として石英を用い
る。本発明の中心となる熱酸化工程は、９００〜１２０
０℃の炉内で行われるため、耐熱性の問題から高価であ
るが石英を用いるのが好ましい。減圧ＣＶＤ装置または
プラズマＣＶＤ装置を用いて、真性の多結晶シリコン膜
または非晶質シリコン膜を５００〜２０００Å堆積す
る。フォトリソグラフィを用いて、図４の薄膜トランジ
スタのチャネル領域およびソース４１、ドレイン４３を
形成する。熱酸化により、２００〜１５００Åの酸化シ
リコン膜４３を成膜する。そこをレジストでマスクし
て、ｎ型の不純物としてリンをイオン注入により導入す
る。不純物がドープされた多結晶シリコンを１５００〜
８０００Å堆積して、薄膜トランジスタのゲート４４、
図３のゲート線３２およびソース線保持容量の下電極３
１を形成する。薄膜トランジスタは、真性の多結晶シリ
コンであるチャネル領域を除いて、ｎ型の不純物として
リン（ｐ型を形成する場合はボロン）を導入する。ここ
でリンの導入は、図４のゲート４４をマスクとするイオ
ン注入を利用することにより、ソース４１およびドレイ
ン４３を自己整合的に形成する。こうして薄膜トランジ
スタとソース線付加容量の下電極を形成した後、再び熱
酸化により、図３（ａ）のように、２０００〜３０００
Åの酸化シリコン膜３３を成膜する。ソース線保持容量
を形成する領域の酸化シリコン膜３３をフォトリソグラ
フィを用いて、図３（ｂ）のように除去する。この後、
ＨＴＯ膜の形成を行うことにより、図３（ｃ）のよう
に、３０００〜６０００Åの層間絶縁膜３７、４５と１
０００〜２０００Åの誘電体膜３４を形成する。この層
間絶縁膜の焼き締めのために８００〜１１００℃の炉内
での窒素雰囲気によるアニールを行う。コンタクトホー
ルを開口後、アルミニウムなどの低抵抗の金属膜からな
るソース線３５（４６）、とソース線保持容量の上電極
３６とＩＴＯなどの透明電導膜からなる画素電極４７を
形成する。この上に、耐湿保護膜（図示せず）を成膜し
て本発明の液晶表示装置の基板工程が終了する。
説明を加える。まず、透明な絶縁基板として石英を用い
る。本発明の中心となる熱酸化工程は、９００〜１２０
０℃の炉内で行われるため、耐熱性の問題から高価であ
るが石英を用いるのが好ましい。減圧ＣＶＤ装置または
プラズマＣＶＤ装置を用いて、真性の多結晶シリコン膜
または非晶質シリコン膜を５００〜２０００Å堆積す
る。フォトリソグラフィを用いて、図４の薄膜トランジ
スタのチャネル領域およびソース４１、ドレイン４３を
形成する。熱酸化により、２００〜１５００Åの酸化シ
リコン膜４３を成膜する。そこをレジストでマスクし
て、ｎ型の不純物としてリンをイオン注入により導入す
る。不純物がドープされた多結晶シリコンを１５００〜
８０００Å堆積して、薄膜トランジスタのゲート４４、
図３のゲート線３２およびソース線保持容量の下電極３
１を形成する。薄膜トランジスタは、真性の多結晶シリ
コンであるチャネル領域を除いて、ｎ型の不純物として
リン（ｐ型を形成する場合はボロン）を導入する。ここ
でリンの導入は、図４のゲート４４をマスクとするイオ
ン注入を利用することにより、ソース４１およびドレイ
ン４３を自己整合的に形成する。こうして薄膜トランジ
スタとソース線付加容量の下電極を形成した後、再び熱
酸化により、図３（ａ）のように、２０００〜３０００
Åの酸化シリコン膜３３を成膜する。ソース線保持容量
を形成する領域の酸化シリコン膜３３をフォトリソグラ
フィを用いて、図３（ｂ）のように除去する。この後、
ＨＴＯ膜の形成を行うことにより、図３（ｃ）のよう
に、３０００〜６０００Åの層間絶縁膜３７、４５と１
０００〜２０００Åの誘電体膜３４を形成する。この層
間絶縁膜の焼き締めのために８００〜１１００℃の炉内
での窒素雰囲気によるアニールを行う。コンタクトホー
ルを開口後、アルミニウムなどの低抵抗の金属膜からな
るソース線３５（４６）、とソース線保持容量の上電極
３６とＩＴＯなどの透明電導膜からなる画素電極４７を
形成する。この上に、耐湿保護膜（図示せず）を成膜し
て本発明の液晶表示装置の基板工程が終了する。
【００１６】本発明では、層間絶縁膜あるいはゲート絶
縁膜などのように耐圧が必要な部分は、絶縁膜の１層め
が熱酸化による酸化膜であるため信頼性が高い。
縁膜などのように耐圧が必要な部分は、絶縁膜の１層め
が熱酸化による酸化膜であるため信頼性が高い。
【００１７】
【発明の効果】以上のとおり、本発明の液晶表示装置に
おいては、下記のような効果がある。
おいては、下記のような効果がある。
【００１８】層間絶縁膜あるいはゲート絶縁膜などの
ように耐圧が必要な部分は信頼性が向上する。
ように耐圧が必要な部分は信頼性が向上する。
【００１９】絶縁膜を誘電体とする容量を、電極面積
を変えずに増やすことができる。
を変えずに増やすことができる。
【００２０】これらの効果により、素子の信頼性や開口
率の向上等の画面の表示品質の向上が得られる。
率の向上等の画面の表示品質の向上が得られる。
【図１】 図２の液晶表示装置の製造方法を示す断面
図。（図２のＡ−Ａ’断面図）
図。（図２のＡ−Ａ’断面図）
【図２】 本発明の実施例１に係る液晶表示装置の平面
図。
図。
【図３】 図５の液晶表示装置の製造方法を示す断面
図。（図５のＢ−Ｂ’断面図）
図。（図５のＢ−Ｂ’断面図）
【図４】 図５のＣ−Ｃ’断面図。
【図５】 本発明の実施例２に係る液晶表示装置の平面
図。
図。
【図６】 一般に用いられる液晶表示装置の回路図。
１・・・酸化シリコン膜 ２・・・真性の多結晶シリコン膜 ３・・・ゲート酸化膜 ４・・・誘電体膜 ５・・・ソース ６・・・ドレイン ７・・・下電極 ８・・・ゲート ９・・・上電極 １０・・・層間絶縁膜 １１・・・ソース線 １２・・・画素電極 ２１・・・ソース ２２・・・ドレイン ２３・・・下電極 ２４・・・ゲート線 ２５・・・上電極 ２６・・・ソース線 ２７・・・画素電極 ３１・・・下電極 ３２・・・ゲート線 ３３・・・酸化シリコン膜 ３４・・・誘電体膜 ３５・・・ソース線 ３６・・・上電極 ３７・・・層間絶縁膜 ４１・・・ソース ４２・・・ゲート絶縁膜 ４３・・・ドレイン ４４・・・ゲート ４５・・・層間絶縁膜 ４６・・・ソース線 ４７・・・画素電極 ５１・・・上電極 ５２・・・下電極 ５３・・・ソース線 ５４・・・ゲート線 ５５・・・ソース ５６・・・ドレイン ５７・・・画素電極 ６１・・・ソース線保持容量 ６２・・・ビデオ線 ６３・・・下電極 ６４・・・ゲート線 ６５・・・ソース線 ６６・・・ソース線駆動回路 ６７・・・ゲート線駆動回路
Claims (2)
- 【請求項１】 多結晶シリコン膜で形成されたＴＦＴに
よる駆動回路を有するアクティブマトリクス方式液晶表
示装置において、容量部の形成方法として、非単結晶シ
リコン膜を堆積した後、所定のパターンにエッチングす
る工程と、熱酸化により酸化膜を形成する工程と、該酸
化膜の一部を選択的にエッチング除去する工程と、ＣＶ
Ｄ法による絶縁膜を形成する工程とを有することを特徴
とする液晶表示装置の製造方法。 - 【請求項２】 前記容量部は、画素の付加容量であるこ
とを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32444392A JPH06175154A (ja) | 1992-12-03 | 1992-12-03 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32444392A JPH06175154A (ja) | 1992-12-03 | 1992-12-03 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06175154A true JPH06175154A (ja) | 1994-06-24 |
Family
ID=18165874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32444392A Pending JPH06175154A (ja) | 1992-12-03 | 1992-12-03 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06175154A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353811A (ja) * | 1999-04-07 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| KR100659761B1 (ko) * | 2004-10-12 | 2006-12-19 | 삼성에스디아이 주식회사 | 반도체소자 및 그 제조방법 |
| JP2007142445A (ja) * | 1999-01-11 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US7407853B2 (en) | 2004-03-25 | 2008-08-05 | Hitachi Displays, Ltd. | Display device and manufacturing method of the same |
| CN100426456C (zh) * | 2002-07-29 | 2008-10-15 | 统宝光电股份有限公司 | 平面显示器的储存电容构造的制造方法 |
| JP2010107991A (ja) * | 2009-12-04 | 2010-05-13 | Hitachi Displays Ltd | 表示装置 |
| JP2010282216A (ja) * | 1999-08-31 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2015007806A (ja) * | 2014-09-12 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
1992
- 1992-12-03 JP JP32444392A patent/JPH06175154A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4558707B2 (ja) * | 1999-01-11 | 2010-10-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2007142445A (ja) * | 1999-01-11 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2000353811A (ja) * | 1999-04-07 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| JP4588833B2 (ja) * | 1999-04-07 | 2010-12-01 | 株式会社半導体エネルギー研究所 | 電気光学装置および電子機器 |
| US8552431B2 (en) | 1999-08-31 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising pixel portion |
| JP2015008336A (ja) * | 1999-08-31 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
| US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
| US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
| US8253140B2 (en) | 1999-08-31 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device having capacitor wiring |
| JP2010282216A (ja) * | 1999-08-31 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| CN100426456C (zh) * | 2002-07-29 | 2008-10-15 | 统宝光电股份有限公司 | 平面显示器的储存电容构造的制造方法 |
| US7407853B2 (en) | 2004-03-25 | 2008-08-05 | Hitachi Displays, Ltd. | Display device and manufacturing method of the same |
| CN100462821C (zh) * | 2004-03-25 | 2009-02-18 | 株式会社日立显示器 | 显示装置及其制造方法 |
| KR100659761B1 (ko) * | 2004-10-12 | 2006-12-19 | 삼성에스디아이 주식회사 | 반도체소자 및 그 제조방법 |
| US7659578B2 (en) | 2004-10-12 | 2010-02-09 | Samsung Mobile Display Co., Ltd. | Semiconductor device having variable thickness insulating film and method of manufacturing same |
| JP2010107991A (ja) * | 2009-12-04 | 2010-05-13 | Hitachi Displays Ltd | 表示装置 |
| JP2015007806A (ja) * | 2014-09-12 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6660549B2 (en) | Method of manufacturing an active matrix type display circuit | |
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US5485019A (en) | Semiconductor device and method for forming the same | |
| US5990491A (en) | Active matrix device utilizing light shielding means for thin film transistors | |
| US6337234B2 (en) | Method of fabricating a buried bus coplanar thin film transistor | |
| KR0141774B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US5488005A (en) | Process for manufacturing an offset gate structure thin film transistor | |
| KR100268007B1 (ko) | 액정표시소자 제조방법 | |
| JP2618534B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
| JPH10153793A (ja) | 液晶表示装置 | |
| JPH06175154A (ja) | 液晶表示装置の製造方法 | |
| JPH09186339A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH0667207A (ja) | 液晶表示装置 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JPH0667203A (ja) | 液晶表示装置 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JPH0621455A (ja) | 薄膜トランジスタ | |
| JP3391176B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH10135467A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3788021B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3166256B2 (ja) | 液晶表示装置 |