JPH06169255A - 積分型ａ／ｄコンバータのディジタル的オフセット補正装置 - Google Patents
積分型ａ／ｄコンバータのディジタル的オフセット補正装置Info
- Publication number
- JPH06169255A JPH06169255A JP4113260A JP11326092A JPH06169255A JP H06169255 A JPH06169255 A JP H06169255A JP 4113260 A JP4113260 A JP 4113260A JP 11326092 A JP11326092 A JP 11326092A JP H06169255 A JPH06169255 A JP H06169255A
- Authority
- JP
- Japan
- Prior art keywords
- ofs
- load
- voltage
- resistor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】積分型Ａ／Ｄコンバータのオフセット電圧の補
正を、安価に、容易に自動補正可能にする。 【構成】アナログ回路のオフセット調整可能な部位に抵
抗を接続し、Ａ／Ｄ計測時間中に、該抵抗の他端を制御
装置によりＶDD，ＶSS，ＯＦＦ状態などから２種以上の
電位に時間可変に切り替えて接続する。
正を、安価に、容易に自動補正可能にする。 【構成】アナログ回路のオフセット調整可能な部位に抵
抗を接続し、Ａ／Ｄ計測時間中に、該抵抗の他端を制御
装置によりＶDD，ＶSS，ＯＦＦ状態などから２種以上の
電位に時間可変に切り替えて接続する。
Description
【０００１】
【産業上の利用分野】本発明は、積分型Ａ／Ｄコンバー
タのディジタル的オフセット補正装置に関する。
タのディジタル的オフセット補正装置に関する。
【０００２】
【従来の技術】図１に従来から重量センサに使用されて
いる２重積分型Ａ／Ｄコンバータの基本型を示す。図１
の２重積分回路の場合、Ｓ1がＯＮしている時Ｉxは Ｉx=−ＩR1＋ＩR2＝−(ＶDD−Ｖ-)/Ｒ1＋(Ｖ-−(−
ＶDD))/Ｒ2=１/Ｒ1Ｒ2*(ＶDD(Ｒ1−Ｒ2)＋Ｖ-(Ｒ1＋
Ｒ2)) で表される。
いる２重積分型Ａ／Ｄコンバータの基本型を示す。図１
の２重積分回路の場合、Ｓ1がＯＮしている時Ｉxは Ｉx=−ＩR1＋ＩR2＝−(ＶDD−Ｖ-)/Ｒ1＋(Ｖ-−(−
ＶDD))/Ｒ2=１/Ｒ1Ｒ2*(ＶDD(Ｒ1−Ｒ2)＋Ｖ-(Ｒ1＋
Ｒ2)) で表される。
【０００３】次に、オペアンプ部分の誤差要因を考察す
る。オペアンプのオフセット電圧をＶofsとすると、Ｖ-
＝Ｖ+＋Ｖofsとなる。オペアンプのバイアス電流は、＋
端子と−端子のインピーダンスを等しく設計することで
実効値を小さくすることが出来る。これをオフセット電
流Ｉofsで表わす。
る。オペアンプのオフセット電圧をＶofsとすると、Ｖ-
＝Ｖ+＋Ｖofsとなる。オペアンプのバイアス電流は、＋
端子と−端子のインピーダンスを等しく設計することで
実効値を小さくすることが出来る。これをオフセット電
流Ｉofsで表わす。
【０００４】従って、ＲGに流れる電流ＩGは、 ＩG＝Ｉx＋Ｉofs＝１/Ｒ1Ｒ2*(ＶDD(Ｒ1−Ｒ2)＋Ｖ-(Ｒ1＋Ｒ2))＋Ｉofs ＝１/Ｒ1Ｒ2*(ＶDD(Ｒ1−Ｒ2)＋(Ｖ+＋Ｖofs)(Ｒ1＋Ｒ2))＋Ｉofs…（１）式 と表され、増幅された電圧ＶGは、 ＶG＝ＩGＲG＋Ｖ+＝ＲG/Ｒ1Ｒ2*(ＶDD(Ｒ1−Ｒ2)＋(Ｖ+
＋Ｖofs)(Ｒ1＋Ｒ2))＋Ｉofs＋Ｖ+…（２）式で表され
る。
＋Ｖofs)(Ｒ1＋Ｒ2))＋Ｉofs＋Ｖ+…（２）式で表され
る。
【０００５】Ａ／Ｄ変換は以下の様に行われる。積分器
の出力電圧Ｖ0＝０Ｖの時、Ｓ2をＯＦＦ、Ｓ1をＯＮに
し、一定時間（ＮＴ）維持する 。ＮＴ経過後の積分器
の出力電圧Ｖ01はＶ01＝−ＶG/ＣＲ*ＮＴ…（３）式で
ある。 つぎ に、Ｓ1をＯＦＦ、Ｓ2をＯＮにしてＶ0=
０Ｖになり、電圧比較器（Ａ3）出力が反転するまで積
分する。 Ｖ0＝０＝Ｖ01−(−ＶR)/ＣＲ*ｎＴであるからｎ＝ＶG/
ＶR*Ｎ…（４）式となる。よって、アナログ電圧ＶGが
ディジタル値ｎに変換される。
の出力電圧Ｖ0＝０Ｖの時、Ｓ2をＯＦＦ、Ｓ1をＯＮに
し、一定時間（ＮＴ）維持する 。ＮＴ経過後の積分器
の出力電圧Ｖ01はＶ01＝−ＶG/ＣＲ*ＮＴ…（３）式で
ある。 つぎ に、Ｓ1をＯＦＦ、Ｓ2をＯＮにしてＶ0=
０Ｖになり、電圧比較器（Ａ3）出力が反転するまで積
分する。 Ｖ0＝０＝Ｖ01−(−ＶR)/ＣＲ*ｎＴであるからｎ＝ＶG/
ＶR*Ｎ…（４）式となる。よって、アナログ電圧ＶGが
ディジタル値ｎに変換される。
【０００６】Ｒ1、Ｒ2がロードセルの起歪体に貼付され
たストレンゲージである場合、起歪体に及 ぼされた荷
重に対しＲ1、Ｒ2の抵抗値は直線的に変化し、そのため
にＶGは直線的に変化する。無負荷の時のＶGをＶG0、負
荷がＷの時のＶGをＶGWとすると、 ＶGW＝ＫＷ＋ＶG0（Ｋは定数）…（５）式の関係にあ
り、そのときのｎをそれぞれｎ0、 ｎWとすれば、 ｎ0＝ＶG0/ＶR*Ｎ…（６）式 ｎW＝ＶGW/ＶR*Ｎ＝ＶG0/ＶR*Ｎ＋ＫＷ/ＶR*Ｎ＝ｎ0＋
ＫＷ/ＶR*Ｎとなり、ｎW−ｎ0はｎW−ｎ0＝ＫＷ/ＶR*Ｎ
と荷重に比例したディジタル値を得ることが出来る。
たストレンゲージである場合、起歪体に及 ぼされた荷
重に対しＲ1、Ｒ2の抵抗値は直線的に変化し、そのため
にＶGは直線的に変化する。無負荷の時のＶGをＶG0、負
荷がＷの時のＶGをＶGWとすると、 ＶGW＝ＫＷ＋ＶG0（Ｋは定数）…（５）式の関係にあ
り、そのときのｎをそれぞれｎ0、 ｎWとすれば、 ｎ0＝ＶG0/ＶR*Ｎ…（６）式 ｎW＝ＶGW/ＶR*Ｎ＝ＶG0/ＶR*Ｎ＋ＫＷ/ＶR*Ｎ＝ｎ0＋
ＫＷ/ＶR*Ｎとなり、ｎW−ｎ0はｎW−ｎ0＝ＫＷ/ＶR*Ｎ
と荷重に比例したディジタル値を得ることが出来る。
【０００７】しかし、ｎ≧０であるため（負のカウント
は取れない）、ＶG≧０でなければならず、また、ノイ
ズなどの誤差要因のため、荷重に対するＶ01の変化量は
なるべく大きくとる必要がある。オペアンプの電源電圧
によってＶ01は規制を受けるので、結果的に無負荷時の
Ｖ01の絶対値を小さくしなければならない。そのために
は、（３）式の関係より、無負荷時の増幅器の出力ＶG0
は、なるべく小さくする必要がある。
は取れない）、ＶG≧０でなければならず、また、ノイ
ズなどの誤差要因のため、荷重に対するＶ01の変化量は
なるべく大きくとる必要がある。オペアンプの電源電圧
によってＶ01は規制を受けるので、結果的に無負荷時の
Ｖ01の絶対値を小さくしなければならない。そのために
は、（３）式の関係より、無負荷時の増幅器の出力ＶG0
は、なるべく小さくする必要がある。
【０００８】例えば、ｎ0=０とすると、（６）式より、
ＶG0=０であり、これを満たすＶ+の電圧をＶ+'とする
と、（２）式より ＶG0=ＲG/Ｒ1Ｒ2*(ＶDD(Ｒ1-Ｒ2)+(Ｖ+'+Ｖofs)(Ｒ1+Ｒ
2))+Ｉofs+Ｖ+'=０ これを解くと Ｖ+'=-(ＶDD(Ｒ1-Ｒ2)ＲG+Ｖofs(Ｒ1+Ｒ2)ＲG+Ｉofs/Ｒ
1Ｒ2)/(Ｒ1Ｒ2+(Ｒ1+Ｒ2)ＲG)と なる。このことは、無
負荷時にオペアンプの＋端子を前式で与えられる電圧、
Ｖ+'になるように、Ｒ3、Ｒ4を調整すればｎ0=０が得ら
れることを示している。
ＶG0=０であり、これを満たすＶ+の電圧をＶ+'とする
と、（２）式より ＶG0=ＲG/Ｒ1Ｒ2*(ＶDD(Ｒ1-Ｒ2)+(Ｖ+'+Ｖofs)(Ｒ1+Ｒ
2))+Ｉofs+Ｖ+'=０ これを解くと Ｖ+'=-(ＶDD(Ｒ1-Ｒ2)ＲG+Ｖofs(Ｒ1+Ｒ2)ＲG+Ｉofs/Ｒ
1Ｒ2)/(Ｒ1Ｒ2+(Ｒ1+Ｒ2)ＲG)と なる。このことは、無
負荷時にオペアンプの＋端子を前式で与えられる電圧、
Ｖ+'になるように、Ｒ3、Ｒ4を調整すればｎ0=０が得ら
れることを示している。
【０００９】Ｒ4を流れる電流をＩ4とすると Ｖ+'＝−ＶDD＋Ｉ4*Ｒ4＝−ＶDD＋(ＶDD−(−ＶDD))/
(Ｒ3＋Ｒ4)*Ｒ4＝(Ｒ4−Ｒ3)/(Ｒ3＋Ｒ4)*ＶDD これを
Ｒ3について解くと Ｒ3＝(ＶDD−Ｖ+')/(ＶDD−Ｖ+')*Ｒ4 同様にして、無負荷時のｎ0の目標値ｎ0TGTとすると
Ｒ3、Ｒ4を選ぶことでｎ0=ｎ0TGT にする事が出来る。
(Ｒ3＋Ｒ4)*Ｒ4＝(Ｒ4−Ｒ3)/(Ｒ3＋Ｒ4)*ＶDD これを
Ｒ3について解くと Ｒ3＝(ＶDD−Ｖ+')/(ＶDD−Ｖ+')*Ｒ4 同様にして、無負荷時のｎ0の目標値ｎ0TGTとすると
Ｒ3、Ｒ4を選ぶことでｎ0=ｎ0TGT にする事が出来る。
【００１０】上記のことを実現するため従来は、図２に
示す如く、可変抵抗器を使用し、この可変抵抗器との合
成抵抗が前式になるよう調整している。この可変抵抗器
の調整が製品コストを押し上げている。
示す如く、可変抵抗器を使用し、この可変抵抗器との合
成抵抗が前式になるよう調整している。この可変抵抗器
の調整が製品コストを押し上げている。
【００１１】
【発明が解決しようとする課題】製品のコストを押し上
げる要因となる可変抵抗器の調整を無くすことにある。
げる要因となる可変抵抗器の調整を無くすことにある。
【００１２】
【課題を解決するための手段】アナログ回路のオフセッ
ト調整可能な部位に抵抗を接続し、該抵抗の他端を制御
装置に接続し、ＶDD、ＶSS、ＯＦＦ状態などから２種以
上の電位に設定する。
ト調整可能な部位に抵抗を接続し、該抵抗の他端を制御
装置に接続し、ＶDD、ＶSS、ＯＦＦ状態などから２種以
上の電位に設定する。
【００１３】
【実施例】本発明の一実施例（第１の実施例）を図３に
示す。図３は図１で代表される従来の２重積分型Ａ／Ｄ
コンバータ回路の増幅回路の非反転入力端子（Ｖ+）に
後述する 値の抵抗（Ｒofs）の一端を接続し、該抵抗Ｒ
ofsの他端を後述する時間比で正の励起電圧（ＶDD）と
負の励起電圧（−ＶDD）に切り換えて接続するものであ
る。
示す。図３は図１で代表される従来の２重積分型Ａ／Ｄ
コンバータ回路の増幅回路の非反転入力端子（Ｖ+）に
後述する 値の抵抗（Ｒofs）の一端を接続し、該抵抗Ｒ
ofsの他端を後述する時間比で正の励起電圧（ＶDD）と
負の励起電圧（−ＶDD）に切り換えて接続するものであ
る。
【００１４】以下、図３に基づき本発明の作用を詳細に
説明する。ＲofsがＶDDに接続されているときのＶ+と、
−ＶDDに接続されているときのＶ+は異なり 、従って、
増幅器の出力ＶGも異なっている。しかし、荷重に対す
るＶGの変化量は同じであり、（５）式のＶG0が異なる
（基準０が異なる）だけである。
説明する。ＲofsがＶDDに接続されているときのＶ+と、
−ＶDDに接続されているときのＶ+は異なり 、従って、
増幅器の出力ＶGも異なっている。しかし、荷重に対す
るＶGの変化量は同じであり、（５）式のＶG0が異なる
（基準０が異なる）だけである。
【００１５】ＲofsがＶDDに接続されたときのＶGを
ＶGP、Ｒofsが−ＶDDに接続されたときのＶGをＶGM、入
力積分時間ＮＴ内で、ＶDDに接続されている時間（カウ
ント数）をｍP、−ＶDDに接続されている時間（カウン
ト数）をＮ−ｍPとすると、ＮＴ経過後の積分器の出力
電圧Ｖ01は Ｖ01＝−ＶGP/ＣＲ*ｍPＴ−ＶGM/ＣＲ*（Ｎ−ｍP）Ｔ…
（１１）式 となる。つぎに、Ｓ1をＯＦＦ、Ｓ2をＯＮ
して、Ｖ0＝０Ｖになるまで積分する。即ち、Ｖ0＝０＝
Ｖ01−（−ＶR）/ＣＲ*ｎＴであり、これをｎに付いて
解くと、 ｎ＝（ＶGP*ｍP＋ＶGM（Ｎ−ｍP））/ＶR…（１２）式
を得る。
ＶGP、Ｒofsが−ＶDDに接続されたときのＶGをＶGM、入
力積分時間ＮＴ内で、ＶDDに接続されている時間（カウ
ント数）をｍP、−ＶDDに接続されている時間（カウン
ト数）をＮ−ｍPとすると、ＮＴ経過後の積分器の出力
電圧Ｖ01は Ｖ01＝−ＶGP/ＣＲ*ｍPＴ−ＶGM/ＣＲ*（Ｎ−ｍP）Ｔ…
（１１）式 となる。つぎに、Ｓ1をＯＦＦ、Ｓ2をＯＮ
して、Ｖ0＝０Ｖになるまで積分する。即ち、Ｖ0＝０＝
Ｖ01−（−ＶR）/ＣＲ*ｎＴであり、これをｎに付いて
解くと、 ｎ＝（ＶGP*ｍP＋ＶGM（Ｎ−ｍP））/ＶR…（１２）式
を得る。
【００１６】ここで無負荷の時のＶGP、ＶGMの値をそれ
ぞれ、ＶGP0、ＶGM0、荷重Ｗ負荷の時のＶGP、ＶGMの値
のそれぞれを、ＶGPW、ＶGMWとすると、（５）式と同じ
く、ＶGPW＝ＫＷ＋ＶGP0…（１３）、ＶGMW＝ＫＷ＋Ｖ
GM0…（１３’）の関係にある。無負荷時のカウント数
ｎをｎ0、負荷Ｗの時のカウント数をｎWとすれば、 ｎ0＝（ＶGP0*ｍP＋ＶGM0（Ｎ−ｍP））/ＶR…（１４） ｎW＝（ＶGPW*ｍP＋ＶGMW（Ｎ−ｍP））/ＶR ＝（（ＫＷ＋ＶGP0）ｍP＋（ＫＷ＋ＶGM0）（Ｎ−ｍP））/ＶR ＝ｎ0+ＫＮ/ＶR*Ｗ 従って、ｎW−ｎ0＝ＫＮ/ＶR*Ｗとなり、荷重に比例し
たディジタル値を得ることができ、ｎW−ｎ0はＲofsの
ＶDDに対する接続時間ｍP*Ｔに無関係となる。このこと
は、ｍPは自由に選べることを示し、無負荷時のカウン
ト数ｎ0を自由に変えることができることを示してい
る。
ぞれ、ＶGP0、ＶGM0、荷重Ｗ負荷の時のＶGP、ＶGMの値
のそれぞれを、ＶGPW、ＶGMWとすると、（５）式と同じ
く、ＶGPW＝ＫＷ＋ＶGP0…（１３）、ＶGMW＝ＫＷ＋Ｖ
GM0…（１３’）の関係にある。無負荷時のカウント数
ｎをｎ0、負荷Ｗの時のカウント数をｎWとすれば、 ｎ0＝（ＶGP0*ｍP＋ＶGM0（Ｎ−ｍP））/ＶR…（１４） ｎW＝（ＶGPW*ｍP＋ＶGMW（Ｎ−ｍP））/ＶR ＝（（ＫＷ＋ＶGP0）ｍP＋（ＫＷ＋ＶGM0）（Ｎ−ｍP））/ＶR ＝ｎ0+ＫＮ/ＶR*Ｗ 従って、ｎW−ｎ0＝ＫＮ/ＶR*Ｗとなり、荷重に比例し
たディジタル値を得ることができ、ｎW−ｎ0はＲofsの
ＶDDに対する接続時間ｍP*Ｔに無関係となる。このこと
は、ｍPは自由に選べることを示し、無負荷時のカウン
ト数ｎ0を自由に変えることができることを示してい
る。
【００１７】例えば、ｎ0＝０とすると、（１４）式よ
り、 ｎ0＝（ＶGP0*ｍP＋ＶGm0*（Ｎ−ｍP））/ＶR＝０ 故に、ｍP＝−ＶGM0/（ＶGP0−ＶGM0）*Ｎ…（１５）式 ここで、ｍP≧０、Ｎ＞ｍP、ＶGP0＞ＶGM0であることか
らＶGP0＞０、ＶGM0＜０とすることが可能ならば、ｎ0
＝０とするｍPが得られることがわかる。Ｖ+の電圧はＲ
ofsを選ぶことにより任意に設定することが可能であ
り、（２）式より、ＶGはＲofsによって変えることがで
きる。つまり、ＶGP0、ＶGM0を、（１５）式を満たす値
にすることができる。一般に、ＲofsをＶDDに固定接続
したときのｎ0をｎ0P、−ＶDDに固定接続したときのｎ0
をｎ0Mとすると、Ｒ1〜Ｒ4の抵抗値のばらつき、
Ｖofs、Ｉofsのばらつきを考慮した場合の無負荷状態の
カウント数が常に、ｎ0P＞ｎ0TGT＞ｎ0Mとなる様にＲ
ofsを充分小さい値（Ｖ+の変化が大きい値）に選ぶこと
により、ｍPを変化させること でｎ0はｎ0Pからｎ0Mへ
と変化するためｎ0＝ｎ0TGTとするｍPが存在する。
り、 ｎ0＝（ＶGP0*ｍP＋ＶGm0*（Ｎ−ｍP））/ＶR＝０ 故に、ｍP＝−ＶGM0/（ＶGP0−ＶGM0）*Ｎ…（１５）式 ここで、ｍP≧０、Ｎ＞ｍP、ＶGP0＞ＶGM0であることか
らＶGP0＞０、ＶGM0＜０とすることが可能ならば、ｎ0
＝０とするｍPが得られることがわかる。Ｖ+の電圧はＲ
ofsを選ぶことにより任意に設定することが可能であ
り、（２）式より、ＶGはＲofsによって変えることがで
きる。つまり、ＶGP0、ＶGM0を、（１５）式を満たす値
にすることができる。一般に、ＲofsをＶDDに固定接続
したときのｎ0をｎ0P、−ＶDDに固定接続したときのｎ0
をｎ0Mとすると、Ｒ1〜Ｒ4の抵抗値のばらつき、
Ｖofs、Ｉofsのばらつきを考慮した場合の無負荷状態の
カウント数が常に、ｎ0P＞ｎ0TGT＞ｎ0Mとなる様にＲ
ofsを充分小さい値（Ｖ+の変化が大きい値）に選ぶこと
により、ｍPを変化させること でｎ0はｎ0Pからｎ0Mへ
と変化するためｎ0＝ｎ0TGTとするｍPが存在する。
【００１８】図１５に本発明を適用した重量計の不揮発
性の記憶装置（ＥＥＰＲＯＭなど）を使用しない場合の
フローチャートを、図１６に不揮発性の記憶装置を使用
した場合のフローチャートを示す。
性の記憶装置（ＥＥＰＲＯＭなど）を使用しない場合の
フローチャートを、図１６に不揮発性の記憶装置を使用
した場合のフローチャートを示す。
【００１９】オフセット調整用の抵抗Ｒofsは１本であ
る必要はなく、何本でも良い。それぞれの抵抗を
Ｒofs1、Ｒofs2、Ｒofs3・・・とし、各々は制御装置に
よって、入力積分期間ＮＴの間のｍP(1)Ｔ、ｍP(2)Ｔ、
ｍP(3)Ｔ・・・だけ＋ＶDDに接続され、（Ｎ−ｍP(1)）
Ｔ、（Ｎ−ｍP(2)）Ｔ、（Ｎ−ｍP(3)）Ｔ・・・は−Ｖ
DDに接続されるようにする。
る必要はなく、何本でも良い。それぞれの抵抗を
Ｒofs1、Ｒofs2、Ｒofs3・・・とし、各々は制御装置に
よって、入力積分期間ＮＴの間のｍP(1)Ｔ、ｍP(2)Ｔ、
ｍP(3)Ｔ・・・だけ＋ＶDDに接続され、（Ｎ−ｍP(1)）
Ｔ、（Ｎ−ｍP(2)）Ｔ、（Ｎ−ｍP(3)）Ｔ・・・は−Ｖ
DDに接続されるようにする。
【００２０】本発明の第２の実施例を図４に示し、以下
その作用を詳細に説明する。図４に於いて、Ｒ1、Ｒ2、
Ｒ3、Ｒ4のばらつきが大きい場合が考えられ、このばら
つきによって、増幅器出力ＶGが大きくなりすぎる事が
あり、ＶGは増幅器の電源電圧を超えることが出来ない
ため、規制する必要がある。Ｒofs1＝２*Ｒofs2＝４*Ｒ
ofs3＜８*Ｒofs4とし、ｍP(1)、ｍP(2)、ｍP(3)はそれ
ぞれ Ｎまたは０のみを取るようにする。
その作用を詳細に説明する。図４に於いて、Ｒ1、Ｒ2、
Ｒ3、Ｒ4のばらつきが大きい場合が考えられ、このばら
つきによって、増幅器出力ＶGが大きくなりすぎる事が
あり、ＶGは増幅器の電源電圧を超えることが出来ない
ため、規制する必要がある。Ｒofs1＝２*Ｒofs2＝４*Ｒ
ofs3＜８*Ｒofs4とし、ｍP(1)、ｍP(2)、ｍP(3)はそれ
ぞれ Ｎまたは０のみを取るようにする。
【００２１】これは抵抗Ｒofs1、Ｒofs2、Ｒofs3が入力
積分の期間中、それぞれＶDDまたは−ＶDDの何れかに固
定して接続されていることであり、このために、この３
本の抵抗で、プラスまたはマイナスの４段階にＶGを変
えることが出来る。従って、Ｒofs4がＶDDに接続された
時のｎ0をｎ0P、−ＶDDに接続された時のｎ0をｎ0Mとす
ると、ｎ0P＞ｎ0TGT＞ｎ0Mとなり、且つ、それぞれｎ
0TGTとの差が最小と なるようなＲofs1、Ｒofs2、Ｒ
ofs3、の状態を選ぶことが出来、その上で、ｎ0＝ｎ
0TGTとなるｍPを得ることが出来る。
積分の期間中、それぞれＶDDまたは−ＶDDの何れかに固
定して接続されていることであり、このために、この３
本の抵抗で、プラスまたはマイナスの４段階にＶGを変
えることが出来る。従って、Ｒofs4がＶDDに接続された
時のｎ0をｎ0P、−ＶDDに接続された時のｎ0をｎ0Mとす
ると、ｎ0P＞ｎ0TGT＞ｎ0Mとなり、且つ、それぞれｎ
0TGTとの差が最小と なるようなＲofs1、Ｒofs2、Ｒ
ofs3、の状態を選ぶことが出来、その上で、ｎ0＝ｎ
0TGTとなるｍPを得ることが出来る。
【００２２】Ｒofsによるオフセット調整は、Ａ／Ｄコ
ンバータ回路中で荷重Ｗに対するカウント数 ｎがｎ＝
Ｋ*Ｗ＋ｎ0（Ｋは比例定数）となっているとして、他端
をある電圧Ｖxに接続された抵抗Ｒofsを接続することで
比例定数Ｋに影響を与えずにｎ0を変えられる所であれ
ば、何処でもＲofsを接続して目的を達成できる。
ンバータ回路中で荷重Ｗに対するカウント数 ｎがｎ＝
Ｋ*Ｗ＋ｎ0（Ｋは比例定数）となっているとして、他端
をある電圧Ｖxに接続された抵抗Ｒofsを接続することで
比例定数Ｋに影響を与えずにｎ0を変えられる所であれ
ば、何処でもＲofsを接続して目的を達成できる。
【００２３】第３の実施例として、図５に増幅器のマイ
ナス端子に接続した場合、第４の実施例として、図６に
積分器のマイナス端子に接続した場合、第５の実施例と
して、図７にオペアンプのオフセット調整端子に接続し
た場合を示し、以下にそれぞれの作用を説明する。
ナス端子に接続した場合、第４の実施例として、図６に
積分器のマイナス端子に接続した場合、第５の実施例と
して、図７にオペアンプのオフセット調整端子に接続し
た場合を示し、以下にそれぞれの作用を説明する。
【００２４】増幅器のマイナス端子に接続する場合（図
５参照）、ＲofsがＶDD端子に接続された場合の増幅器
の出力電圧ＶGの変化量△ＶGPは、 △ＶGP＝−（ＶDD−Ｖ-）/Ｒofs*ＲG＝−ＲG/Ｒofs*
（ＶDD−Ｖ+−Ｖofs） で表される。このことは、△ＶGPは、Ｒofsの値によっ
て、マイナス方向の任意の値が得られることであり、ｎ
0Pは、マイナス方向の任意の値が得られる。同様に、Ｒ
ofsが−ＶDD端子に接続された場合の増幅器の出力電圧
ＶGの変化量△ＶGMは △ＶGM＝−（−ＶDD−Ｖ-）/Ｒofs*ＲG＝ＲG/Ｒofs*
（ＶDD＋Ｖ+＋Ｖofs） となり、Ｒofsの値によってプラスの任意の値が得ら
れ、ｎ0Mはプラスに任意の値が得ら れる。第１の実施
例で、Ｒofsを＋ＶDDと−ＶDDに接続したときのＶGの変
化方向とは逆になるが、部品のばらつきを含め、必ずｎ
0P＜ｎ0TGT＜ｎ0MとなるＲofsの値を得ることができ
る。この時、ｍPを変化させることで、ｎ0は、ｎ0Pから
ｎ0M迄変化するため、ｎ0＝ｎ0TGT とするｍPが存在
し、目的は達成される。
５参照）、ＲofsがＶDD端子に接続された場合の増幅器
の出力電圧ＶGの変化量△ＶGPは、 △ＶGP＝−（ＶDD−Ｖ-）/Ｒofs*ＲG＝−ＲG/Ｒofs*
（ＶDD−Ｖ+−Ｖofs） で表される。このことは、△ＶGPは、Ｒofsの値によっ
て、マイナス方向の任意の値が得られることであり、ｎ
0Pは、マイナス方向の任意の値が得られる。同様に、Ｒ
ofsが−ＶDD端子に接続された場合の増幅器の出力電圧
ＶGの変化量△ＶGMは △ＶGM＝−（−ＶDD−Ｖ-）/Ｒofs*ＲG＝ＲG/Ｒofs*
（ＶDD＋Ｖ+＋Ｖofs） となり、Ｒofsの値によってプラスの任意の値が得ら
れ、ｎ0Mはプラスに任意の値が得ら れる。第１の実施
例で、Ｒofsを＋ＶDDと−ＶDDに接続したときのＶGの変
化方向とは逆になるが、部品のばらつきを含め、必ずｎ
0P＜ｎ0TGT＜ｎ0MとなるＲofsの値を得ることができ
る。この時、ｍPを変化させることで、ｎ0は、ｎ0Pから
ｎ0M迄変化するため、ｎ0＝ｎ0TGT とするｍPが存在
し、目的は達成される。
【００２５】積分器のマイナス端子に接続する場合（図
６参照）、入力積分期間ＮＴ終了後の積分器出力電圧Ｖ
01は、ＲofsがＶDDに接続されている期間をｍPＴ、Ｒ
ofsが−ＶDDに接続されている期間を（Ｎ−ｍP）Ｔとす
ると、（３）式は、 Ｖ01＝−１/Ｃ*（ＶG/Ｒ＋ＶDD/Ｒofs）ｍPＴ−１/Ｃ*
（ＶG/Ｒ＋（-ＶDD）/Ｒofs）（Ｎ−ｍP）Ｔ…（２５）
式となる。無負荷時でＲofsがＶDD固定（ｍGP＝Ｎ）さ
れた時（４）式より、 Ｖ01＝−１/Ｃ*（Ｖ0G/Ｒ＋ＶDD/Ｒofs）ＮＴ＝−ＶR/
ＣＲ*ｎ0PＴ ｎ0P＝Ｖ0G/ＶR*Ｎ＋ＶDD/ＶR*Ｒ/Ｒofs*Ｎ よって、Ｒofsの値によりｎ0Pはプラス方向に任意に変
えられる。同様にして、ｎ0M＝ＶG0/ＶR*Ｎ−ＶDD/ＶR*
Ｒ/Ｒofs*Ｎとなり、ｎ0Mはマイナス方向 に変えること
が出来、ｎ0M＜ｎ0TGT＜ｎ0Pとすることが出来、目的は
達成される。
６参照）、入力積分期間ＮＴ終了後の積分器出力電圧Ｖ
01は、ＲofsがＶDDに接続されている期間をｍPＴ、Ｒ
ofsが−ＶDDに接続されている期間を（Ｎ−ｍP）Ｔとす
ると、（３）式は、 Ｖ01＝−１/Ｃ*（ＶG/Ｒ＋ＶDD/Ｒofs）ｍPＴ−１/Ｃ*
（ＶG/Ｒ＋（-ＶDD）/Ｒofs）（Ｎ−ｍP）Ｔ…（２５）
式となる。無負荷時でＲofsがＶDD固定（ｍGP＝Ｎ）さ
れた時（４）式より、 Ｖ01＝−１/Ｃ*（Ｖ0G/Ｒ＋ＶDD/Ｒofs）ＮＴ＝−ＶR/
ＣＲ*ｎ0PＴ ｎ0P＝Ｖ0G/ＶR*Ｎ＋ＶDD/ＶR*Ｒ/Ｒofs*Ｎ よって、Ｒofsの値によりｎ0Pはプラス方向に任意に変
えられる。同様にして、ｎ0M＝ＶG0/ＶR*Ｎ−ＶDD/ＶR*
Ｒ/Ｒofs*Ｎとなり、ｎ0Mはマイナス方向 に変えること
が出来、ｎ0M＜ｎ0TGT＜ｎ0Pとすることが出来、目的は
達成される。
【００２６】オペアンプのオフセット端子に接続する場
合（図７参照）、オペアンプにオフセット電圧調整端子
を備えている場合は、一方のオフセット調整端子とＶDD
との間に他方のオフセット調整端子が解放の状態で無負
荷の場合のＶGが、必ずｎ0＜ｎ0TGTを満たす値の抵抗Ｒ
fixを接続し、他方のオフセット調整端子には、他端が
制御装置によりＶDDに接続するか、解放端子に接続する
か、切り換えられる抵抗Ｒofsを接続する。Ｒofsの値
に、ＲfixがＶDDに接続された状態で、ＲofsがＶDDに接
続された時、無負荷の場合のＶGが、ｎ0＞ｎ0TGTとなる
値を選択すると、ＶGは第１の実施例と同一の条件とな
り、オフセット調整ができる。
合（図７参照）、オペアンプにオフセット電圧調整端子
を備えている場合は、一方のオフセット調整端子とＶDD
との間に他方のオフセット調整端子が解放の状態で無負
荷の場合のＶGが、必ずｎ0＜ｎ0TGTを満たす値の抵抗Ｒ
fixを接続し、他方のオフセット調整端子には、他端が
制御装置によりＶDDに接続するか、解放端子に接続する
か、切り換えられる抵抗Ｒofsを接続する。Ｒofsの値
に、ＲfixがＶDDに接続された状態で、ＲofsがＶDDに接
続された時、無負荷の場合のＶGが、ｎ0＞ｎ0TGTとなる
値を選択すると、ＶGは第１の実施例と同一の条件とな
り、オフセット調整ができる。
【００２７】抵抗の他端は、２つ以上の電位にすること
ができればよく、多段階の電位にすることが出来る物
（Ａ／Ｄコンバータ）を制御装置が含んだ第６の実施例
を図８に示す。図８で、無負荷状態でのＶGがｎ0＜ｎ
0TGTを満たすＡ／Ｄコンバータの出力の最大値（マイナ
ス分の絶対値が一番小さくなる値）をＶD-、ＶGがｎ0＞
ｎ0TGTになるＡ／Ｄコンバータの出力の最小値（プラス
分が一番小さくなる値）をＶD+とすれば、ＶDDをＶ
D+に、−ＶDDをＶD-に置き換えた第１の実施例と等しく
なり、オフセット調整ができる。
ができればよく、多段階の電位にすることが出来る物
（Ａ／Ｄコンバータ）を制御装置が含んだ第６の実施例
を図８に示す。図８で、無負荷状態でのＶGがｎ0＜ｎ
0TGTを満たすＡ／Ｄコンバータの出力の最大値（マイナ
ス分の絶対値が一番小さくなる値）をＶD-、ＶGがｎ0＞
ｎ0TGTになるＡ／Ｄコンバータの出力の最小値（プラス
分が一番小さくなる値）をＶD+とすれば、ＶDDをＶ
D+に、−ＶDDをＶD-に置き換えた第１の実施例と等しく
なり、オフセット調整ができる。
【００２８】抵抗が複合抵抗である第７の実施例を図９
に示す。無負荷状態でＲofsをＶDDに接続した場合、ｎ0
＞ｎ0TGT、Ｒofsを−ＶDDに接続した場合はｎ0＜ｎ0TGT
となるように、Ｒfix、Ｒofs1、Ｒofs2を選ぶと第１の
実施例と同一とな り、目的は達成される。
に示す。無負荷状態でＲofsをＶDDに接続した場合、ｎ0
＞ｎ0TGT、Ｒofsを−ＶDDに接続した場合はｎ0＜ｎ0TGT
となるように、Ｒfix、Ｒofs1、Ｒofs2を選ぶと第１の
実施例と同一とな り、目的は達成される。
【００２９】Ｒofsがアナログ回路の２ケ所に接続される
第８の実施例を図１０に示す。増幅器の＋端子に、ＶDD
と接続されているＲofsを接続すると、第１の実施例と
同じくＶGはプラスに変化する。増幅器のマイナス端子
に、ＶDDに接続されているＲofsを接続すると、第２の
実施例と同じくＶGはマイナスに変化する。従って、無
負荷状態で、Ｒofsを増幅器のプラス端子に固定したと
きのｎ0をｎ0Pとし、増幅器のマイナス端子に接続した
ときのｎ0をｎ0Mとすると、ｎ0P＞ｎ0 TGT＞ｎ0Mと必ず
なるような Ｒofsを設定すれば目的は達成される。
第８の実施例を図１０に示す。増幅器の＋端子に、ＶDD
と接続されているＲofsを接続すると、第１の実施例と
同じくＶGはプラスに変化する。増幅器のマイナス端子
に、ＶDDに接続されているＲofsを接続すると、第２の
実施例と同じくＶGはマイナスに変化する。従って、無
負荷状態で、Ｒofsを増幅器のプラス端子に固定したと
きのｎ0をｎ0Pとし、増幅器のマイナス端子に接続した
ときのｎ0をｎ0Mとすると、ｎ0P＞ｎ0 TGT＞ｎ0Mと必ず
なるような Ｒofsを設定すれば目的は達成される。
【００３０】本発明はオフセット可能な時間積分方式Ａ
／Ｄコンバータであれば適用可能である。電荷平衡式Ａ
／Ｄコンバータに適用した第９の実施例を以下で説明す
る。図１１は電荷平衡方式Ａ／Ｄコンバータの従来例
で、ＶGの出力電圧は、他の実施例同様荷重に比例し、
荷重Ｗに対する出力電圧をＶGWとすると（５）式が成り
立つ。
／Ｄコンバータであれば適用可能である。電荷平衡式Ａ
／Ｄコンバータに適用した第９の実施例を以下で説明す
る。図１１は電荷平衡方式Ａ／Ｄコンバータの従来例
で、ＶGの出力電圧は、他の実施例同様荷重に比例し、
荷重Ｗに対する出力電圧をＶGWとすると（５）式が成り
立つ。
【００３１】一周期をＴとし、ＶO≦０であれば、Ｔ
のうち（ｔ0＋ｔR）だけＳ1をＯＮし、他の時はＯＦＦ
する。ＶO＞０であれば、Ｔのうちｔ0だけＳ1をＯＮ
し、他の時はＯＦＦする。の時ＶOが降下し、の時
ＶOが上昇するようにＲREFを設定してある。この周期Ｔ
を繰り返すことにより、ＶO＝０Ｖとなる平衡状態が生
じる。
のうち（ｔ0＋ｔR）だけＳ1をＯＮし、他の時はＯＦＦ
する。ＶO＞０であれば、Ｔのうちｔ0だけＳ1をＯＮ
し、他の時はＯＦＦする。の時ＶOが降下し、の時
ＶOが上昇するようにＲREFを設定してある。この周期Ｔ
を繰り返すことにより、ＶO＝０Ｖとなる平衡状態が生
じる。
【００３２】周期Ｔの繰り返し回数をＮとし、そのう
ち、の状態の回数をｎ、の状態の回数をＮ−ｎとす
ると、ＶOがＮＴの間、平衡であったのだからコンデン
サＣに充電される電荷と放電される電荷は等しいことに
なる。−ＶDD/ＲREF＝ＩREFとすると、 ＩGＮＴ＋ＩREFｎ（ｔ0＋ｔR）＋ＩREF（Ｎ−ｎ）ｔ0＝
０ 従って、（ＩGＴ＋ＩREFｔ0）Ｎ＋ＩREFｔRｎ＝０…
（３０）式 ＩG＝ＶG/Ｒ、ＩREF＝−ＶDD/ＲREFを（３０）式に代入
し、ｎを求めると、ｎ＝ＶG/ＶDD*ＲREF/Ｒ*Ｔ/ＴR*Ｎ
−ｔ0/ｔR*Ｎ…（３１）式を得る。
ち、の状態の回数をｎ、の状態の回数をＮ−ｎとす
ると、ＶOがＮＴの間、平衡であったのだからコンデン
サＣに充電される電荷と放電される電荷は等しいことに
なる。−ＶDD/ＲREF＝ＩREFとすると、 ＩGＮＴ＋ＩREFｎ（ｔ0＋ｔR）＋ＩREF（Ｎ−ｎ）ｔ0＝
０ 従って、（ＩGＴ＋ＩREFｔ0）Ｎ＋ＩREFｔRｎ＝０…
（３０）式 ＩG＝ＶG/Ｒ、ＩREF＝−ＶDD/ＲREFを（３０）式に代入
し、ｎを求めると、ｎ＝ＶG/ＶDD*ＲREF/Ｒ*Ｔ/ＴR*Ｎ
−ｔ0/ｔR*Ｎ…（３１）式を得る。
【００３３】荷重Ｗの時のｎをｎWとし、ＫR＝１/ＶDD*
ＲREF/Ｒ*Ｔ/ＴR*Ｎとすると、（３１）式 及び（５）
式より、 ｎW＝ＫRＶGW−ｔ0/ｔR*Ｎ＝ＫR（ＫＷ＋ＶG0）−ｔ0/
ｔR*Ｎ＝ＫＫRＷ＋ＫRＶG0−ｔ0/ｔR*Ｎ…（３２）式 無負荷の時のｎをｎ0とすると、（３２）式はｎ0＝ＫR
ＶG0−ｔ0/ｔR*Ｎ（３３）式と なる。ｎW−ｎ0はｎW−
ｎ0＝ＫＫRＷとなり、荷重に比例したディジタル値を得
ることが 出来る。無負荷時のｎ0はボリュウムによって
ＶG0の電圧を変えることによって目的の値 に調整する
ことが出来ることは、２重積分型Ａ／Ｄコンバータの場
合と同じである。
ＲREF/Ｒ*Ｔ/ＴR*Ｎとすると、（３１）式 及び（５）
式より、 ｎW＝ＫRＶGW−ｔ0/ｔR*Ｎ＝ＫR（ＫＷ＋ＶG0）−ｔ0/
ｔR*Ｎ＝ＫＫRＷ＋ＫRＶG0−ｔ0/ｔR*Ｎ…（３２）式 無負荷の時のｎをｎ0とすると、（３２）式はｎ0＝ＫR
ＶG0−ｔ0/ｔR*Ｎ（３３）式と なる。ｎW−ｎ0はｎW−
ｎ0＝ＫＫRＷとなり、荷重に比例したディジタル値を得
ることが 出来る。無負荷時のｎ0はボリュウムによって
ＶG0の電圧を変えることによって目的の値 に調整する
ことが出来ることは、２重積分型Ａ／Ｄコンバータの場
合と同じである。
【００３４】図１２は第９の実施例である。（３３）式
に見られるように、ＶG0によって無負荷時のカウント数
ｎ0は変化する。従って、図１２のＲofsをＶDDに接続し
たとき、ｎ0＞ｎ0TGTに、 −ＶDDに接続したとき、ｎ0
＜ｎ0TGTとなるようなＲofsを選ぶことが出来、他の実
施例と同様、積分時間ｎＴの間に、ＲofsをＶDDに接続
する時間ｍPＴと、Ｒofsを−ＶDDに接続する時間（Ｎ−
ｍP）Ｔを設け、ｍPを選ぶことによって調整が可能にな
る。
に見られるように、ＶG0によって無負荷時のカウント数
ｎ0は変化する。従って、図１２のＲofsをＶDDに接続し
たとき、ｎ0＞ｎ0TGTに、 −ＶDDに接続したとき、ｎ0
＜ｎ0TGTとなるようなＲofsを選ぶことが出来、他の実
施例と同様、積分時間ｎＴの間に、ＲofsをＶDDに接続
する時間ｍPＴと、Ｒofsを−ＶDDに接続する時間（Ｎ−
ｍP）Ｔを設け、ｍPを選ぶことによって調整が可能にな
る。
【００３５】また、既にオフセット調整可能な物が有る
場合はそれと共通化することができる。即ち、（３３）
式はｔ0Ｎを大きくするとｎ0がマイナス方向に変化する
ことを示している。従って、ｔ0＝ｔ0'である状態と、
ｔ0＝ｔ0'＋ｔ1である状態に切り換えられるようにす
る。無負荷状態で常にｔ0＝ｔ0'である時のｎ0をｎ0Pと
するとｎ0P＝ＫRＶG0−ｔ0'/ｔR*Ｎ、常にｔ0＝ｔ0'＋
ｔ1である時のｎ0をｎ0Mとするとｎ0M＝ＫRＶG0−
（ｔ0'＋ｔ0）/ｔR*Ｎ＝ｎ0P−ｔ1/ｔR*Ｎ。ここで部品
のばらつきに関わらずｎ0P＞ｎ0TGTとなるようにＶG0を
選び、ｎ0M＜ｎ0TGTとなるようにｔ1を選ぶことで、ｎ
0M＜ｎ0TGT＜ｎ0Pが得られる。積分時間ＮＴの間、ｔ0
＝ｔ0'の時の回数をｍP、ｔ0＝ｔ0'＋ｔ1の時の回数を
（Ｎ−ｍP）とすれば、ｎ0＝ｎ0TGTとなるｍPが存在す
る。
場合はそれと共通化することができる。即ち、（３３）
式はｔ0Ｎを大きくするとｎ0がマイナス方向に変化する
ことを示している。従って、ｔ0＝ｔ0'である状態と、
ｔ0＝ｔ0'＋ｔ1である状態に切り換えられるようにす
る。無負荷状態で常にｔ0＝ｔ0'である時のｎ0をｎ0Pと
するとｎ0P＝ＫRＶG0−ｔ0'/ｔR*Ｎ、常にｔ0＝ｔ0'＋
ｔ1である時のｎ0をｎ0Mとするとｎ0M＝ＫRＶG0−
（ｔ0'＋ｔ0）/ｔR*Ｎ＝ｎ0P−ｔ1/ｔR*Ｎ。ここで部品
のばらつきに関わらずｎ0P＞ｎ0TGTとなるようにＶG0を
選び、ｎ0M＜ｎ0TGTとなるようにｔ1を選ぶことで、ｎ
0M＜ｎ0TGT＜ｎ0Pが得られる。積分時間ＮＴの間、ｔ0
＝ｔ0'の時の回数をｍP、ｔ0＝ｔ0'＋ｔ1の時の回数を
（Ｎ−ｍP）とすれば、ｎ0＝ｎ0TGTとなるｍPが存在す
る。
【００３６】
【発明の効果】本発明を適用することで、製品のコスト
を押し上げる要因となる可変抵抗器の調整を無くすこと
が出来ると共に、調整の自動化が容易であるとゆう極め
て顕著な効果がある。
を押し上げる要因となる可変抵抗器の調整を無くすこと
が出来ると共に、調整の自動化が容易であるとゆう極め
て顕著な効果がある。
【図１】本発明を適用できる典型的２重積分型Ａ／Ｄコ
ンバータ回路図
ンバータ回路図
【図２】従来のオフセット調整装置
【図３】本発明の典型的な実施例
【図４】本発明の他の実施例
【図５】本発明の他の実施例
【図６】本発明の他の実施例
【図７】本発明の他の実施例
【図８】本発明の他の実施例
【図９】本発明の他の実施例
【図１０】本発明の他の実施例
【図１１】電荷平衡式Ａ／Ｄコンバータの従来例
【図１２】電荷平衡式Ａ／Ｄコンバータへの本発明実施
例
例
【図１３】オフセット調整をしない２重積分型Ａ／Ｄコ
ンバータの積分波形
ンバータの積分波形
【図１４】オフセット調整をした２重積分型Ａ／Ｄコン
バータの積分波形
バータの積分波形
【図１５】本発明を適用した重量計の不揮発正の記憶装
置を使用しない場合のフローチャート
置を使用しない場合のフローチャート
【図１６】本発明を適用した重量計の不揮発正の記憶装
置を使用した場合のフローチャート
置を使用した場合のフローチャート
Ｒofs オフセット調整抵抗 ＶDD 正の励起電圧 −ＶDD 負の励起電圧 Ａ1 増幅器 Ａ2 積分器 Ａ3 電圧比較器 ＶG 増幅器出力電圧 Ｖ0 積分器出力電圧 ＶC 電圧比較器出力電圧 Ｖ+ 増幅器非反転入力端子 Ｖ- 増幅器反転入力端子
Claims (1)
- アナログ回路のオフセット調整可能な部位に一本以上の
抵抗を接続し、該抵抗の他端を制御装置によりＶDD，Ｖ
SS，ＯＦＦ状態などから２種以上の電位を設定できるよ
う制御可能に接続し、その中の一本以上の抵抗が、Ａ／
Ｄ計測時間中に、前記２種以上の電位に切り替え可能で
あることを特徴とする積分型Ａ／Ｄコンバータのディジ
タル的オフセット補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04113260A JP3091313B2 (ja) | 1992-04-07 | 1992-04-07 | 積分型ａ／ｄコンバータのディジタル的オフセット補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04113260A JP3091313B2 (ja) | 1992-04-07 | 1992-04-07 | 積分型ａ／ｄコンバータのディジタル的オフセット補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06169255A true JPH06169255A (ja) | 1994-06-14 |
| JP3091313B2 JP3091313B2 (ja) | 2000-09-25 |
Family
ID=14607651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04113260A Expired - Lifetime JP3091313B2 (ja) | 1992-04-07 | 1992-04-07 | 積分型ａ／ｄコンバータのディジタル的オフセット補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3091313B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313096A (ja) * | 2005-05-06 | 2006-11-16 | Tanita Corp | ディジタル重量計 |
| US7312733B2 (en) | 2004-10-12 | 2007-12-25 | Nec Electronics Corporation | Semiconductor apparatus with an analog-to-digital converter and amplifier |
-
1992
- 1992-04-07 JP JP04113260A patent/JP3091313B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312733B2 (en) | 2004-10-12 | 2007-12-25 | Nec Electronics Corporation | Semiconductor apparatus with an analog-to-digital converter and amplifier |
| JP2006313096A (ja) * | 2005-05-06 | 2006-11-16 | Tanita Corp | ディジタル重量計 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3091313B2 (ja) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356450A (en) | Offset compensating circuit for operational amplifier | |
| US4357600A (en) | Multislope converter and conversion technique | |
| US5612698A (en) | Current-input, autoscaling, dual-slope analog-to-digital converter | |
| US5053692A (en) | Temperature dependent power supply for use with a bridge transducer | |
| JP2928526B2 (ja) | 電源回路及び前記回路を備えるブリッジ型測定器出力補償回路 | |
| GB2194405A (en) | Filter time constant adjuster | |
| US4908623A (en) | Apparatus and method for range control and supply voltage compensation in a dual slope analog to digital converter | |
| TWI559115B (zh) | Energy gap reference circuit | |
| JPH0652872B2 (ja) | ディジタルアナログ変換器 | |
| US20040233087A1 (en) | Digital adjustment of gain and offset for digital to analog converters | |
| JP2001320250A (ja) | オフセット補正回路、オフセット補正電圧生成回路、および積算回路 | |
| US4631522A (en) | Method and circuit for compensation of a multiplying digital-to-analog converter | |
| JPH05500716A (ja) | 電圧―デジタル変換器 | |
| JPH06169255A (ja) | 積分型ａ／ｄコンバータのディジタル的オフセット補正装置 | |
| JPH0755588A (ja) | 温度検出器 | |
| JP3435501B2 (ja) | 温度補償回路 | |
| US20150309525A1 (en) | Voltage Reference | |
| US20210203339A1 (en) | Multiplying digital-to-analog converter (mdac) with nonlinear calibration | |
| JPS58212207A (ja) | 電圧増幅回路の零点補正装置 | |
| US5426413A (en) | High speed integrating digital-to-analog converter | |
| JPS62118219A (ja) | 計量装置 | |
| JPH086652A (ja) | 電子負荷装置 | |
| JP2004320553A (ja) | 補償回路 | |
| JPH0429259B2 (ja) | ||
| JPS6141918A (ja) | フライングキヤパシタ・マルチプレクサ回路用誤差補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |