JPH06165040A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH06165040A JPH06165040A JP4308877A JP30887792A JPH06165040A JP H06165040 A JPH06165040 A JP H06165040A JP 4308877 A JP4308877 A JP 4308877A JP 30887792 A JP30887792 A JP 30887792A JP H06165040 A JPH06165040 A JP H06165040A
- Authority
- JP
- Japan
- Prior art keywords
- shift registers
- output
- image sensor
- shift register
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 本発明は、高速撮像に適した固体撮像装置を
提供することを目的とする。 【構成】 各部分シフトレジスタ（３０〜３２）の出力
部には電荷電圧変換アンプ（４０〜４２）が設けられて
いるが、この電荷電圧変換アンプ（４０〜４２）の構成
部材の一つであるリセット用トランジスタは複数の部分
シフトレジスタ（３０〜３２）に挟まれた領域の外側に
配置されている。このため、複数の部分シフトレジスタ
（３０〜３２）に挟まれた領域の内側に配置される電荷
電圧変換アンプ（４０〜４２）の構成部材は少なくな
る。これにより、複数の部分シフトレジスタ（３０〜３
２）を間隔を狭めて一列に配置した場合でも、電荷電圧
変換アンプ（４０〜４２）を配設するスペースは十分に
確保される。
提供することを目的とする。 【構成】 各部分シフトレジスタ（３０〜３２）の出力
部には電荷電圧変換アンプ（４０〜４２）が設けられて
いるが、この電荷電圧変換アンプ（４０〜４２）の構成
部材の一つであるリセット用トランジスタは複数の部分
シフトレジスタ（３０〜３２）に挟まれた領域の外側に
配置されている。このため、複数の部分シフトレジスタ
（３０〜３２）に挟まれた領域の内側に配置される電荷
電圧変換アンプ（４０〜４２）の構成部材は少なくな
る。これにより、複数の部分シフトレジスタ（３０〜３
２）を間隔を狭めて一列に配置した場合でも、電荷電圧
変換アンプ（４０〜４２）を配設するスペースは十分に
確保される。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤイメージセンサ
などの固体撮像素子に関する。
などの固体撮像素子に関する。
【０００２】
【従来の技術】図５に従来のＦＦＴ方式ｎチャネルＣＣ
Ｄイメージセンサ１００の構成を示す。ＣＣＤイメージ
センサ１００の上部には、光電変換を行う受光領域がマ
トリックス状に配置されており、各受光領域で発生した
信号電荷を直列に転送する垂直転送シフトレジスタ１０
１を有している。また、垂直転送シフトレジスタ１０１
から出力された信号電荷を並列に入力して直列に転送す
る水平転送シフトレジスタ１０２と、水平転送シフトレ
ジスタ１０２から出力された信号電荷を電圧に変換する
電荷電圧変換アンプとして例えばＦＤＡ（フローティン
グディフュージョン増幅器）１０３を備えている。
Ｄイメージセンサ１００の構成を示す。ＣＣＤイメージ
センサ１００の上部には、光電変換を行う受光領域がマ
トリックス状に配置されており、各受光領域で発生した
信号電荷を直列に転送する垂直転送シフトレジスタ１０
１を有している。また、垂直転送シフトレジスタ１０１
から出力された信号電荷を並列に入力して直列に転送す
る水平転送シフトレジスタ１０２と、水平転送シフトレ
ジスタ１０２から出力された信号電荷を電圧に変換する
電荷電圧変換アンプとして例えばＦＤＡ（フローティン
グディフュージョン増幅器）１０３を備えている。
【０００３】特開平３−２２４３７１には、ＣＣＤイメ
ージセンサ１００を改良したパラレル出力型のＣＣＤイ
メージセンサが開示されている。
ージセンサ１００を改良したパラレル出力型のＣＣＤイ
メージセンサが開示されている。
【０００４】図６にこのパラレル出力ＣＣＤイメージセ
ンサ１１０の構成図を示す。ＣＣＤイメージセンサ１０
０と基本構成は同じであるが、パラレル出力ＣＣＤイメ
ージセンサ１１０は複数の出力部１２０〜１５０を備え
ているので、全画素信号を出力部の数だけ分割して出力
することが可能である。この例では、各出力部から全画
素の１／４を出力すればよい。このため、パラレル出力
ＣＣＤイメージセンサ１１０は、ＣＣＤイメージセンサ
１００に比べて高速撮像ができる。例えば１０万画素の
イメージセンサにおいてデータレート１０ＭＨｚで読み
出しを行う場合、ＣＣＤイメージセンサ１００では１秒
間に１００フレーム（１００フレーム／秒）の撮像が限
界である。しかし４つの出力部１２０〜１５０を備えた
パラレル出力ＣＣＤイメージセンサ１１０では各出力部
で２万５０００画素の読み出しを行えばよいから、４０
０フレーム／秒の高速撮像が可能となる。出力部の数を
増加すれば、更に高速撮像を行うことも可能である。
ンサ１１０の構成図を示す。ＣＣＤイメージセンサ１０
０と基本構成は同じであるが、パラレル出力ＣＣＤイメ
ージセンサ１１０は複数の出力部１２０〜１５０を備え
ているので、全画素信号を出力部の数だけ分割して出力
することが可能である。この例では、各出力部から全画
素の１／４を出力すればよい。このため、パラレル出力
ＣＣＤイメージセンサ１１０は、ＣＣＤイメージセンサ
１００に比べて高速撮像ができる。例えば１０万画素の
イメージセンサにおいてデータレート１０ＭＨｚで読み
出しを行う場合、ＣＣＤイメージセンサ１００では１秒
間に１００フレーム（１００フレーム／秒）の撮像が限
界である。しかし４つの出力部１２０〜１５０を備えた
パラレル出力ＣＣＤイメージセンサ１１０では各出力部
で２万５０００画素の読み出しを行えばよいから、４０
０フレーム／秒の高速撮像が可能となる。出力部の数を
増加すれば、更に高速撮像を行うことも可能である。
【０００５】図７にパラレル出力ＣＣＤイメージセンサ
１１０の出力部１２０の上面構造図を、図８にＣ−Ｃ´
面の断面構造図を、図９に動作タイミング図を、図１０
にＡ−Ａ´面、Ｂ−Ｂ´面のポテンシャル図を示す。Ｃ
ＣＤイメージセンサ１１０は、垂直転送シフトレジスタ
１２１および水平転送シフトレジスタ１２２を備えてい
る。各レジスタには複数の転送電極１２１ａ、１２１
ｂ、…、１２２ａ、１２２ｂ、…が並設されており、隣
接した２つの転送電極で１ビットが構成されている。水
平転送シフトレジスタ１２２の出力端にはＦＤＡ１２３
が配置されている。
１１０の出力部１２０の上面構造図を、図８にＣ−Ｃ´
面の断面構造図を、図９に動作タイミング図を、図１０
にＡ−Ａ´面、Ｂ−Ｂ´面のポテンシャル図を示す。Ｃ
ＣＤイメージセンサ１１０は、垂直転送シフトレジスタ
１２１および水平転送シフトレジスタ１２２を備えてい
る。各レジスタには複数の転送電極１２１ａ、１２１
ｂ、…、１２２ａ、１２２ｂ、…が並設されており、隣
接した２つの転送電極で１ビットが構成されている。水
平転送シフトレジスタ１２２の出力端にはＦＤＡ１２３
が配置されている。
【０００６】図８の断面構造図に示すように、ＦＤＡ１
２３は、適正バイアスが印加されたＯＧ（出力ゲート）
１２３ａと、電位的には浮いた状態であるが信号電荷が
流入することにより電位が変化するＦＤ（フローティン
グディフュージョン）１２３ｂと、ＲＤ（リセットドレ
イン）１２３ｃの電位にＦＤ１２３ｂをリセットするた
めのＲＧ（リセットゲート）１２３ｄから構成されてい
る。ＦＤ１２３ｂの電位変化はソースフォロワＭＯＳＦ
ＥＴ１２４でインピーダンス変換されて出力される。点
線部１２５は、断面図上では表示できないが実際にはア
ルミで配線されていることを示している。
２３は、適正バイアスが印加されたＯＧ（出力ゲート）
１２３ａと、電位的には浮いた状態であるが信号電荷が
流入することにより電位が変化するＦＤ（フローティン
グディフュージョン）１２３ｂと、ＲＤ（リセットドレ
イン）１２３ｃの電位にＦＤ１２３ｂをリセットするた
めのＲＧ（リセットゲート）１２３ｄから構成されてい
る。ＦＤ１２３ｂの電位変化はソースフォロワＭＯＳＦ
ＥＴ１２４でインピーダンス変換されて出力される。点
線部１２５は、断面図上では表示できないが実際にはア
ルミで配線されていることを示している。
【０００７】次に図９の動作タイミング図および図１０
のポテンシャル図を用いて、ＣＣＤイメージセンサ１１
０の動作を説明する。
のポテンシャル図を用いて、ＣＣＤイメージセンサ１１
０の動作を説明する。
【０００８】時刻ｔ１では、水平転送シフトレジスタ１
２２の転送電極１２２ａ下に蓄えられた信号電荷ＤＬ２
がＦＤＡ１２３に転送され電圧に変換される。
２２の転送電極１２２ａ下に蓄えられた信号電荷ＤＬ２
がＦＤＡ１２３に転送され電圧に変換される。
【０００９】時刻ｔ２になると、ＲＧ１２３ｄにハイレ
ベル（Ｈ）の電圧が掛かりＦＤＡ１２３がリセットされ
る。また垂直転送シフトレジスタ１２１の転送電極１２
１ｂ下に蓄えられた信号電荷ＤＦ２が転送電極１２１ａ
下に移動し、水平転送シフトレジスタ１２２の転送電極
１２２ｂ下に蓄えられた信号電荷ＤＬ１が転送電極１２
２ａ下に移動する。
ベル（Ｈ）の電圧が掛かりＦＤＡ１２３がリセットされ
る。また垂直転送シフトレジスタ１２１の転送電極１２
１ｂ下に蓄えられた信号電荷ＤＦ２が転送電極１２１ａ
下に移動し、水平転送シフトレジスタ１２２の転送電極
１２２ｂ下に蓄えられた信号電荷ＤＬ１が転送電極１２
２ａ下に移動する。
【００１０】時刻ｔ３では、ＲＧ１２３ｄにローレベル
（Ｌ）の電圧が掛かりＦＤＡ１２３がフローティング状
態になる。
（Ｌ）の電圧が掛かりＦＤＡ１２３がフローティング状
態になる。
【００１１】時刻ｔ４になると、水平転送シフトレジス
タ１２２の転送電極１２２ａ下に蓄えられた信号電荷Ｄ
Ｌ１がＦＤＡ１２３に転送され電圧信号として出力され
る。また垂直転送シフトレジスタ１２１の転送電極１２
１ａ下に蓄えられた信号電荷ＤＦ２が水平転送シフトレ
ジスタ１２２の転送電極１２２ｄ下に移動し、垂直転送
シフトレジスタ１２１の転送電極１２１ｃ下に蓄えられ
た信号電荷ＤＦ３が転送電極１２１ｂ下に移動する。
タ１２２の転送電極１２２ａ下に蓄えられた信号電荷Ｄ
Ｌ１がＦＤＡ１２３に転送され電圧信号として出力され
る。また垂直転送シフトレジスタ１２１の転送電極１２
１ａ下に蓄えられた信号電荷ＤＦ２が水平転送シフトレ
ジスタ１２２の転送電極１２２ｄ下に移動し、垂直転送
シフトレジスタ１２１の転送電極１２１ｃ下に蓄えられ
た信号電荷ＤＦ３が転送電極１２１ｂ下に移動する。
【００１２】時刻ｔ５になると、再びＲＧ１２３ｄにハ
イレベル（Ｈ）の電圧が掛かりＦＤＡ１２３がリセット
される。また水平転送シフトレジスタ１２２の各転送電
極下に蓄えられた信号電荷がシフトされる。
イレベル（Ｈ）の電圧が掛かりＦＤＡ１２３がリセット
される。また水平転送シフトレジスタ１２２の各転送電
極下に蓄えられた信号電荷がシフトされる。
【００１３】時刻ｔ６になると、ＲＧ１２３ｄにローレ
ベル（Ｌ）の電圧が掛かりＦＤＡ１２３がフローティン
グ状態になる。
ベル（Ｌ）の電圧が掛かりＦＤＡ１２３がフローティン
グ状態になる。
【００１４】時刻ｔ７になると、水平転送シフトレジス
タの各転送電極下に蓄えられた信号電荷がシフトされ、
信号電荷ＤＦ１がＦＤＡ１２３に転送され電圧信号とし
て出力される。
タの各転送電極下に蓄えられた信号電荷がシフトされ、
信号電荷ＤＦ１がＦＤＡ１２３に転送され電圧信号とし
て出力される。
【００１５】以上の動作を水平転送シフトレジスタの転
送段数繰り返すことにより、画素の１ライン分の信号電
荷をＦＤＡ１２３から読み出すことができる。更にこれ
を垂直画素数だけ繰り返すことにより、全画素の信号を
読み出すことができる。
送段数繰り返すことにより、画素の１ライン分の信号電
荷をＦＤＡ１２３から読み出すことができる。更にこれ
を垂直画素数だけ繰り返すことにより、全画素の信号を
読み出すことができる。
【００１６】
【発明が解決しようとする課題】上述したようにパラレ
ル出力イメージセンサ１１０の撮像を高速化するために
は、パラレル出力イメージセンサ１１０の水平転送シフ
トレジスタを分割して多数の出力部を設ければよい。し
かし、画素の横方向のピッチと水平転送シフトレジスタ
のピッチとは同じであることが望ましいため、出力部に
フローティングディフュージョン増幅器を形成するため
のスペースが十分に確保できなかった。
ル出力イメージセンサ１１０の撮像を高速化するために
は、パラレル出力イメージセンサ１１０の水平転送シフ
トレジスタを分割して多数の出力部を設ければよい。し
かし、画素の横方向のピッチと水平転送シフトレジスタ
のピッチとは同じであることが望ましいため、出力部に
フローティングディフュージョン増幅器を形成するため
のスペースが十分に確保できなかった。
【００１７】本発明は、このような問題を解決し、高速
撮像に適した固体撮像装置を提供することを目的とす
る。
撮像に適した固体撮像装置を提供することを目的とす
る。
【００１８】
【課題を解決するための手段】上記課題を解決するため
に本発明の固体撮像装置は、光入射量に応じて生成され
た電荷を直列に転送する複数の垂直転送シフトレジスタ
と、複数の垂直転送シフトレジスタから出力された電荷
を並列に入力して直列に転送する水平転送シフトレジス
タとを備え、水平転送シフトレジスタは複数の部分シフ
トレジスタから構成され、複数の部分シフトレジスタの
出力部にはそれぞれ電荷電圧変換アンプが設けられてお
り、電荷電圧変換アンプを構成するリセット用トランジ
スタは複数の部分シフトレジスタに挟まれた領域の外側
に配置されている。
に本発明の固体撮像装置は、光入射量に応じて生成され
た電荷を直列に転送する複数の垂直転送シフトレジスタ
と、複数の垂直転送シフトレジスタから出力された電荷
を並列に入力して直列に転送する水平転送シフトレジス
タとを備え、水平転送シフトレジスタは複数の部分シフ
トレジスタから構成され、複数の部分シフトレジスタの
出力部にはそれぞれ電荷電圧変換アンプが設けられてお
り、電荷電圧変換アンプを構成するリセット用トランジ
スタは複数の部分シフトレジスタに挟まれた領域の外側
に配置されている。
【００１９】
【作用】本発明の固体撮像装置によれば、各部分シフト
レジスタの出力部には電荷電圧変換アンプが設けられて
いるが、この電荷電圧変換アンプを構成する部材の一つ
であるリセット用トランジスタは複数の部分シフトレジ
スタに挟まれた領域の外側に配置されている。このた
め、複数の部分シフトレジスタに挟まれた領域の内側に
配置される電荷電圧変換アンプの構成部材は少なくな
る。これにより、複数の部分シフトレジスタを間隔を狭
めて一列に配置した場合でも、電荷電圧変換アンプを配
設するスペースは十分に確保される。
レジスタの出力部には電荷電圧変換アンプが設けられて
いるが、この電荷電圧変換アンプを構成する部材の一つ
であるリセット用トランジスタは複数の部分シフトレジ
スタに挟まれた領域の外側に配置されている。このた
め、複数の部分シフトレジスタに挟まれた領域の内側に
配置される電荷電圧変換アンプの構成部材は少なくな
る。これにより、複数の部分シフトレジスタを間隔を狭
めて一列に配置した場合でも、電荷電圧変換アンプを配
設するスペースは十分に確保される。
【００２０】
【実施例】以下、本発明に係る固体撮像装置の一実施例
について、添付図面を参照して説明する。図１は本実施
例に係るパラレル出力ＣＣＤイメージセンサ１０を示す
構成図である。パラレル出力ＣＣＤイメージセンサ１０
の上部には、光電変換を行う受光領域がマトリックス状
に配置されており、各受光領域で発生した信号電荷を直
列に転送する複数の垂直転送シフトレジスタ２０を有し
ている。また、これらの垂直転送シフトレジスタ２０を
複数組に分割して、各組の垂直転送シフトレジスタ２０
から出力された信号電荷を並列に入力して直列に転送す
る複数組の水平転送シフトレジスタ３０〜３２と、水平
転送シフトレジスタ３０〜３２から出力された信号電荷
を電圧に変換するＦＤＡ（フローティングディフュージ
ョン増幅器）４０〜４２を備えている。
について、添付図面を参照して説明する。図１は本実施
例に係るパラレル出力ＣＣＤイメージセンサ１０を示す
構成図である。パラレル出力ＣＣＤイメージセンサ１０
の上部には、光電変換を行う受光領域がマトリックス状
に配置されており、各受光領域で発生した信号電荷を直
列に転送する複数の垂直転送シフトレジスタ２０を有し
ている。また、これらの垂直転送シフトレジスタ２０を
複数組に分割して、各組の垂直転送シフトレジスタ２０
から出力された信号電荷を並列に入力して直列に転送す
る複数組の水平転送シフトレジスタ３０〜３２と、水平
転送シフトレジスタ３０〜３２から出力された信号電荷
を電圧に変換するＦＤＡ（フローティングディフュージ
ョン増幅器）４０〜４２を備えている。
【００２１】画素の構成でＣＣＤイメージセンサを分類
すると、受光部と転送部とが隣り合わせにレイアウトさ
れ、一度に転送部へ信号電荷を移した後に順次転送して
読み出すＩＴ（インタライントランスファ）方式、転送
部がそのままＭＯＳキャパシタ形の受光部として利用さ
れ、垂直ブランキング期間に蓄積部に転送して、この蓄
積部から順次読み出すＦＴ（フレームトランスファ）方
式、ＦＴ方式の蓄積領域を有しないＦＦＴ（フルフレー
ムトランスファ）方式などが知られているが、本実施例
ではＦＦＴ方式のＣＣＤイメージセンサが用いられてい
る。
すると、受光部と転送部とが隣り合わせにレイアウトさ
れ、一度に転送部へ信号電荷を移した後に順次転送して
読み出すＩＴ（インタライントランスファ）方式、転送
部がそのままＭＯＳキャパシタ形の受光部として利用さ
れ、垂直ブランキング期間に蓄積部に転送して、この蓄
積部から順次読み出すＦＴ（フレームトランスファ）方
式、ＦＴ方式の蓄積領域を有しないＦＦＴ（フルフレー
ムトランスファ）方式などが知られているが、本実施例
ではＦＦＴ方式のＣＣＤイメージセンサが用いられてい
る。
【００２２】各受光領域で発生した信号電荷は垂直転送
シフトレジスタ２０に蓄積され、直列シフトによって水
平転送シフトレジスタ３０〜３２に転送される。水平転
送シフトレジスタ３０〜３２に転送された信号電荷は、
直列シフトによってＦＤＡ４０〜４２に与えられ、電圧
信号として出力される。
シフトレジスタ２０に蓄積され、直列シフトによって水
平転送シフトレジスタ３０〜３２に転送される。水平転
送シフトレジスタ３０〜３２に転送された信号電荷は、
直列シフトによってＦＤＡ４０〜４２に与えられ、電圧
信号として出力される。
【００２３】次に、本実施例に係るパラレル出力ＣＣＤ
イメージセンサ１０の出力部の上面構造図を図２（ａ）
に、Ａ−Ａ´面断面構造図を図２（ｂ）に示す。各垂直
転送シフトレジスタ２０の出力端には水平転送シフトレ
ジスタ３０、３１が設けられており、各垂直転送シフト
レジスタ２０から直列シフトによって出力された信号電
荷を、水平転送シフトレジスタ３０、３１の転送電極３
０ｂ、３０ｅ、３１ｂ、…下に蓄える。水平転送シフト
レジスタ３０、３１の出力端にはＦＤＡ４０、４１が設
けられている。ＦＤＡ４１は、適正バイアスが印加され
たＯＧ（出力ゲート）４１ａと、電位的には浮いた状態
であるが信号電荷が流入することにより電位が変化する
ＦＤ（フローティング・ディフュージョン）４１ｂと、
ＦＤ４１ｂリセット用のＭＯＳＦＥＴ４１ｃから構成さ
れている。ＭＯＳＦＥＴ４１ｃにはＲＤ（リセットドレ
イン）の電位にＦＤ４１ｂをリセットするためのＲＧ
（リセットゲート）が備えられている。水平転送シフト
レジスタ３０、３１から直列シフトによって出力された
信号電荷は、ＦＤＡ４０、４１のＦＤ４０ｂ、４１ｂに
与えられる。ＦＤ４０ｂ、４１ｂにはソースフォロワＭ
ＯＳＦＥＴ５０、５１のゲート電極が接続されており、
ＦＤ４０ｂ、４１ｂへの信号電荷の流入による電位変化
をインピーダンス変換して出力する。
イメージセンサ１０の出力部の上面構造図を図２（ａ）
に、Ａ−Ａ´面断面構造図を図２（ｂ）に示す。各垂直
転送シフトレジスタ２０の出力端には水平転送シフトレ
ジスタ３０、３１が設けられており、各垂直転送シフト
レジスタ２０から直列シフトによって出力された信号電
荷を、水平転送シフトレジスタ３０、３１の転送電極３
０ｂ、３０ｅ、３１ｂ、…下に蓄える。水平転送シフト
レジスタ３０、３１の出力端にはＦＤＡ４０、４１が設
けられている。ＦＤＡ４１は、適正バイアスが印加され
たＯＧ（出力ゲート）４１ａと、電位的には浮いた状態
であるが信号電荷が流入することにより電位が変化する
ＦＤ（フローティング・ディフュージョン）４１ｂと、
ＦＤ４１ｂリセット用のＭＯＳＦＥＴ４１ｃから構成さ
れている。ＭＯＳＦＥＴ４１ｃにはＲＤ（リセットドレ
イン）の電位にＦＤ４１ｂをリセットするためのＲＧ
（リセットゲート）が備えられている。水平転送シフト
レジスタ３０、３１から直列シフトによって出力された
信号電荷は、ＦＤＡ４０、４１のＦＤ４０ｂ、４１ｂに
与えられる。ＦＤ４０ｂ、４１ｂにはソースフォロワＭ
ＯＳＦＥＴ５０、５１のゲート電極が接続されており、
ＦＤ４０ｂ、４１ｂへの信号電荷の流入による電位変化
をインピーダンス変換して出力する。
【００２４】垂直転送シフトレジスタ２０および水平転
送シフトレジスタ３０、３１は共に２相駆動で動作して
おり、２つの転送電極（２０ａ、２０ｂ）、（３０ａ、
３０ｂ）、（３０ｄ、３０ｅ）、（３１ａ、３１ｂ）、
…で１ビットが構成されている。
送シフトレジスタ３０、３１は共に２相駆動で動作して
おり、２つの転送電極（２０ａ、２０ｂ）、（３０ａ、
３０ｂ）、（３０ｄ、３０ｅ）、（３１ａ、３１ｂ）、
…で１ビットが構成されている。
【００２５】ＦＤＡ４１の構成部材であるＭＯＳＦＥＴ
４１ｃは、水平転送シフトレジスタ３０と水平転送シフ
トレジスタ３１に挟まれた領域から離れて配設されてい
る。このため、水平転送シフトレジスタ３０と水平転送
シフトレジスタ３１との間に設けられるＦＤＡ４１の構
成部材は、ＯＧ４１ａとＦＤ４１ｂだけになる。これに
より、本実施例では水平転送シフトレジスタ３０と水平
転送シフトレジスタ３１の間隔を狭めることができ、水
平転送シフトレジスタ３０と水平転送シフトレジスタ３
１とを一列に並べることが可能となる。このように本実
施例では、複数の水平転送シフトレジスタ３０、３１、
…を設けて多くの出力部から画像データを出力させるこ
とにより、撮像の高速化が実現される。
４１ｃは、水平転送シフトレジスタ３０と水平転送シフ
トレジスタ３１に挟まれた領域から離れて配設されてい
る。このため、水平転送シフトレジスタ３０と水平転送
シフトレジスタ３１との間に設けられるＦＤＡ４１の構
成部材は、ＯＧ４１ａとＦＤ４１ｂだけになる。これに
より、本実施例では水平転送シフトレジスタ３０と水平
転送シフトレジスタ３１の間隔を狭めることができ、水
平転送シフトレジスタ３０と水平転送シフトレジスタ３
１とを一列に並べることが可能となる。このように本実
施例では、複数の水平転送シフトレジスタ３０、３１、
…を設けて多くの出力部から画像データを出力させるこ
とにより、撮像の高速化が実現される。
【００２６】なお、本実施例に係るパラレル出力ＣＣＤ
イメージセンサ１０の動作タイミングは、図９の動作タ
イミング図に示す従来のパラレル出力ＣＣＤイメージセ
ンサ１１０の動作タイミングと同じである。
イメージセンサ１０の動作タイミングは、図９の動作タ
イミング図に示す従来のパラレル出力ＣＣＤイメージセ
ンサ１１０の動作タイミングと同じである。
【００２７】次に、本発明の別の実施例に係るパラレル
出力ＣＣＤイメージセンサ７０の出力部の上面構造を図
３に示す。同図より、水平転送シフトレジスタ７１、７
２の出力端に設けられたＦＤＡ７３、７４のＦＤ７３
ａ、７４ａが、水平転送シフトレジスタ７１、７２の外
部に延びている。そして、このＦＤ７３ａ、７４ａの先
端にＲＤ７３ｂ、７４ｂ、ＲＧ７３ｃ、７４ｃが設けら
れている。このような構造にすることにより、水平転送
シフトレジスタ７１と水平転送シフトレジスタ７２の間
に設けられるＦＤＡ７４の構成部材は、ＦＤ７４ａとＯ
Ｇ７４ｄだけになる。その結果、本実施例は図１の実施
例と同様の効果を得ることができる。
出力ＣＣＤイメージセンサ７０の出力部の上面構造を図
３に示す。同図より、水平転送シフトレジスタ７１、７
２の出力端に設けられたＦＤＡ７３、７４のＦＤ７３
ａ、７４ａが、水平転送シフトレジスタ７１、７２の外
部に延びている。そして、このＦＤ７３ａ、７４ａの先
端にＲＤ７３ｂ、７４ｂ、ＲＧ７３ｃ、７４ｃが設けら
れている。このような構造にすることにより、水平転送
シフトレジスタ７１と水平転送シフトレジスタ７２の間
に設けられるＦＤＡ７４の構成部材は、ＦＤ７４ａとＯ
Ｇ７４ｄだけになる。その結果、本実施例は図１の実施
例と同様の効果を得ることができる。
【００２８】本実施例に係るパラレル出力ＣＣＤイメー
ジセンサ７０の動作タイミングは、図９の動作タイミン
グ図に示す従来のパラレル出力ＣＣＤイメージセンサ１
１０の動作タイミングと同じである。また、本実施例に
係るパラレル出力ＣＣＤイメージセンサ７０のＡ−Ａ´
面断面構造は、図８の断面構造図に示す断面構造と同じ
である。
ジセンサ７０の動作タイミングは、図９の動作タイミン
グ図に示す従来のパラレル出力ＣＣＤイメージセンサ１
１０の動作タイミングと同じである。また、本実施例に
係るパラレル出力ＣＣＤイメージセンサ７０のＡ−Ａ´
面断面構造は、図８の断面構造図に示す断面構造と同じ
である。
【００２９】次に、図３の実施例の変形例に係るパラレ
ル出力ＣＣＤイメージセンサ８０の出力部の上面構造を
図４に示す。この変形例は、水平転送レジスタ８１、８
２の外部に最終転送電極８１ａ、８２ａを曲げることに
より図３の実施例と同様の効果を得ることができる。
ル出力ＣＣＤイメージセンサ８０の出力部の上面構造を
図４に示す。この変形例は、水平転送レジスタ８１、８
２の外部に最終転送電極８１ａ、８２ａを曲げることに
より図３の実施例と同様の効果を得ることができる。
【００３０】本変形例に係るパラレル出力ＣＣＤイメー
ジセンサ８０の動作タイミングおよびＡ−Ａ´面断面構
造は、従来のパラレル出力ＣＣＤイメージセンサ１１０
と同じである。
ジセンサ８０の動作タイミングおよびＡ−Ａ´面断面構
造は、従来のパラレル出力ＣＣＤイメージセンサ１１０
と同じである。
【００３１】なお、本実施例は、水平転送シフトレジス
タ３０〜３２の各ビットの内、ＦＤＡ４０〜４２に隣接
する数ビットについての転送ゲート長を、転送電荷量、
その他の諸特性に影響を与えない範囲で短くして、ＦＤ
Ａ４０〜４２を組み込むスペースを確保するといった対
策などと組み合わせて使用すると更に効果的である。
タ３０〜３２の各ビットの内、ＦＤＡ４０〜４２に隣接
する数ビットについての転送ゲート長を、転送電荷量、
その他の諸特性に影響を与えない範囲で短くして、ＦＤ
Ａ４０〜４２を組み込むスペースを確保するといった対
策などと組み合わせて使用すると更に効果的である。
【００３２】また、本実施例は、ＦＦＴ方式ｎチャネル
ＣＣＤを想定しているがこのＣＣＤに限定されることな
く、ＩＴ方式、ＦＴ方式ＣＣＤでも、ｐチャネルＣＣＤ
でも同様の効果が得られる。
ＣＣＤを想定しているがこのＣＣＤに限定されることな
く、ＩＴ方式、ＦＴ方式ＣＣＤでも、ｐチャネルＣＣＤ
でも同様の効果が得られる。
【００３３】さらに、本実施例は水平転送シフトレジス
タ３０〜３２が２相駆動の場合について説明したが、３
相駆動、４相駆動などであっても同様の効果が得られ
る。
タ３０〜３２が２相駆動の場合について説明したが、３
相駆動、４相駆動などであっても同様の効果が得られ
る。
【００３４】
【発明の効果】本発明の固体撮像装置であれば、各部分
シフトレジスタの出力部には電荷電圧変換アンプが設け
られているが、この電荷電圧変換アンプの構成部材の一
つであるリセット用トランジスタは複数の部分シフトレ
ジスタに挟まれた領域の外側に配置されている。このた
め、複数の部分シフトレジスタに挟まれた領域の内側に
配置される電荷電圧変換アンプの構成部材は少なくなる
ので、電荷電圧変換アンプを配設するスペースは十分に
確保される。
シフトレジスタの出力部には電荷電圧変換アンプが設け
られているが、この電荷電圧変換アンプの構成部材の一
つであるリセット用トランジスタは複数の部分シフトレ
ジスタに挟まれた領域の外側に配置されている。このた
め、複数の部分シフトレジスタに挟まれた領域の内側に
配置される電荷電圧変換アンプの構成部材は少なくなる
ので、電荷電圧変換アンプを配設するスペースは十分に
確保される。
【００３５】したがって、固体撮像装置の高速化の要請
に合わせて、水平転送シフトレジスタを多くの部分シフ
トレジスタに分けて一列に並べることが可能となる。
に合わせて、水平転送シフトレジスタを多くの部分シフ
トレジスタに分けて一列に並べることが可能となる。
【図１】本実施例に係るパラレル出力ＣＣＤイメージセ
ンサを示す構成図である。
ンサを示す構成図である。
【図２】本実施例に係るパラレル出力ＣＣＤイメージセ
ンサの出力部の上面構造を示す図である。
ンサの出力部の上面構造を示す図である。
【図３】本発明の別の実施例に係るパラレル出力ＣＣＤ
イメージセンサの出力部の上面構造を示す図である。
イメージセンサの出力部の上面構造を示す図である。
【図４】本変形例に係るパラレル出力ＣＣＤイメージセ
ンサの出力部の上面構造を示す図である。
ンサの出力部の上面構造を示す図である。
【図５】従来のＦＦＴ方式ｎチャネルＣＣＤイメージセ
ンサの構成を示す上面構造図である。
ンサの構成を示す上面構造図である。
【図６】従来のＦＦＴ方式ｎチャネルＣＣＤイメージセ
ンサの構成を示す上面構造図である。
ンサの構成を示す上面構造図である。
【図７】従来のパラレル出力ＣＣＤイメージセンサの出
力部の上面構造図である。
力部の上面構造図である。
【図８】従来のパラレル出力ＣＣＤイメージセンサのＣ
−Ｃ´面の断面構造図である。
−Ｃ´面の断面構造図である。
【図９】従来のパラレル出力ＣＣＤイメージセンサの動
作タイミング図である。
作タイミング図である。
【図１０】従来のパラレル出力ＣＣＤイメージセンサの
Ａ−Ａ´面、Ｂ−Ｂ´面のポテンシャル図である。
Ａ−Ａ´面、Ｂ−Ｂ´面のポテンシャル図である。
１０…パラレル出力ＣＣＤイメージセンサ、２０…垂直
転送シフトレジスタ、３０，３１，３２…水平転送シフ
トレジスタ、４０，４１，４２…ＦＤＡ、５０，５１…
ソースフォロワＭＯＳＦＥＴ。
転送シフトレジスタ、３０，３１，３２…水平転送シフ
トレジスタ、４０，４１，４２…ＦＤＡ、５０，５１…
ソースフォロワＭＯＳＦＥＴ。
Claims (1)
- 【請求項１】 光入射量に応じて生成された電荷を直列
に転送する複数の垂直転送シフトレジスタと、 前記複数の垂直転送シフトレジスタから出力された電荷
を並列に入力して直列に転送する水平転送シフトレジス
タとを備えた固体撮像装置において、 前記水平転送シフトレジスタは複数の部分シフトレジス
タから構成され、当該複数の部分シフトレジスタの出力
部にはそれぞれ電荷電圧変換アンプが設けられており、 前記電荷電圧変換アンプを構成するリセット用トランジ
スタは前記複数の部分シフトレジスタに挟まれた領域の
外側に配置されていることを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30887792A JP3330403B2 (ja) | 1992-11-18 | 1992-11-18 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30887792A JP3330403B2 (ja) | 1992-11-18 | 1992-11-18 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06165040A true JPH06165040A (ja) | 1994-06-10 |
| JP3330403B2 JP3330403B2 (ja) | 2002-09-30 |
Family
ID=17986341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30887792A Expired - Fee Related JP3330403B2 (ja) | 1992-11-18 | 1992-11-18 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3330403B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005554A (ja) * | 2003-06-13 | 2005-01-06 | Sony Corp | 固体撮像素子 |
| KR100871163B1 (ko) * | 2001-03-19 | 2008-12-05 | 소니 가부시키가이샤 | 고체 촬상 소자 |
| JP2009519585A (ja) * | 2005-11-21 | 2009-05-14 | パウル・シェラー・インスティトゥート | 単一の光子計数用の読み出しチップ |
-
1992
- 1992-11-18 JP JP30887792A patent/JP3330403B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100871163B1 (ko) * | 2001-03-19 | 2008-12-05 | 소니 가부시키가이샤 | 고체 촬상 소자 |
| JP2005005554A (ja) * | 2003-06-13 | 2005-01-06 | Sony Corp | 固体撮像素子 |
| JP4547871B2 (ja) * | 2003-06-13 | 2010-09-22 | ソニー株式会社 | 固体撮像素子 |
| JP2009519585A (ja) * | 2005-11-21 | 2009-05-14 | パウル・シェラー・インスティトゥート | 単一の光子計数用の読み出しチップ |
| US8039784B2 (en) | 2005-11-21 | 2011-10-18 | Paul Scherrer Institut | Readout chip with binary counter for fast single photon counting |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3330403B2 (ja) | 2002-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635122A (en) | Image pickup device of the frame transfer type and image pickup arrangement using the same | |
| CN100362854C (zh) | 固体摄像装置、其驱动方法及使用它的照相机 | |
| CN1946136B (zh) | 一种成像设备的驱动方法 | |
| WO2003107661A1 (ja) | 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置 | |
| JPS60157800A (ja) | 電荷結合装置 | |
| US7289150B2 (en) | Solid-state image apparatus including a plurality of horizontal transfer registers for transferring image signals from an imaging area | |
| KR20080085117A (ko) | 고체촬상장치 및 그 구동방법 | |
| US4811068A (en) | Charge transfer device | |
| JPH05283670A (ja) | 固体撮像素子及び固体撮像素子の電荷読出し方法 | |
| JPH0575783A (ja) | 固体撮像装置 | |
| US5194724A (en) | Solid-state imaging device having signal transferring groups formed of a CCD register and two pixel trains | |
| JP3330403B2 (ja) | 固体撮像装置 | |
| US4866528A (en) | Image pickup apparatus providing lessened flicker in electronic still cameras and the like | |
| US4577232A (en) | Line addressed charge coupled imager | |
| JP3241828B2 (ja) | 固体撮像装置 | |
| JPH05308575A (ja) | 固体撮像素子 | |
| JPH0766381A (ja) | 固体撮像素子及びその駆動方法 | |
| JPH01147972A (ja) | 電荷移送型固体撮像素子 | |
| US5225694A (en) | One dimensional t.d.i operation solid-state imager | |
| JPH10191168A (ja) | Ｃｃｄ撮像素子 | |
| JPH0521773A (ja) | Ｃｃｄ撮像素子 | |
| JPH11164087A (ja) | 固体撮像装置およびその駆動方法 | |
| JP4902308B2 (ja) | 撮像素子 | |
| JPH0595515A (ja) | 固体撮像装置 | |
| JP3818846B2 (ja) | 固体撮像装置及び固体撮像装置におけるラインセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |