JPH06164977A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH06164977A JPH06164977A JP31067092A JP31067092A JPH06164977A JP H06164977 A JPH06164977 A JP H06164977A JP 31067092 A JP31067092 A JP 31067092A JP 31067092 A JP31067092 A JP 31067092A JP H06164977 A JPH06164977 A JP H06164977A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- circuit
- period
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 等化パルス期間でも位相同期回路の位相検波
動作を可能にする。 【構成】 位相検波回路101で同期信号と帰還信号の
位相差を検出し、この検出出力をフィルタリングした信
号に応じてVCO103の発振周波数を変化する。VC
O103の出力を分周した前記帰還信号を、等化パルス
期間に水平同期信号の中央と等化パルスの中央との位相
差ΔTだけ位相をずらして、位相検波回路101へ帰還
する。
動作を可能にする。 【構成】 位相検波回路101で同期信号と帰還信号の
位相差を検出し、この検出出力をフィルタリングした信
号に応じてVCO103の発振周波数を変化する。VC
O103の出力を分周した前記帰還信号を、等化パルス
期間に水平同期信号の中央と等化パルスの中央との位相
差ΔTだけ位相をずらして、位相検波回路101へ帰還
する。
Description
【0001】
【産業上の利用分野】本発明は位相同期回路、さらに詳
しくは映像信号の水平同期信号に位相同期した信号を作
成する位相同期回路に関する。
しくは映像信号の水平同期信号に位相同期した信号を作
成する位相同期回路に関する。
【0002】
【従来の技術】映像信号の処理に水平同期信号に位相同
期した信号が用いられることがよくある。例えばデジタ
ルノイズリダクションでは映像信号のA/D変換,D/
A変換,メモリへの書き込み/読み出しに、水平同期信
号に位相同期したクロックを用いる。このクロックの作
成には位相同期回路(PLL回路)を用いる。
期した信号が用いられることがよくある。例えばデジタ
ルノイズリダクションでは映像信号のA/D変換,D/
A変換,メモリへの書き込み/読み出しに、水平同期信
号に位相同期したクロックを用いる。このクロックの作
成には位相同期回路(PLL回路)を用いる。
【0003】図6に水平同期信号に位相同期した信号を
作成するための位相同期回路の従来例を示し、従来の技
術について説明する。
作成するための位相同期回路の従来例を示し、従来の技
術について説明する。
【0004】入力映像信号の水平同期信号と帰還信号の
位相差を検出し、この位相差に応じて可変周波数発振器
の発振周波数を制御し、可変周波数発振器の出力を分周
した信号を位相検波器へ帰還することで位相同期動作が
行われる。可変周波数発振器及び分周回路の出力に水平
同期信号に位相同期した信号が得られる。
位相差を検出し、この位相差に応じて可変周波数発振器
の発振周波数を制御し、可変周波数発振器の出力を分周
した信号を位相検波器へ帰還することで位相同期動作が
行われる。可変周波数発振器及び分周回路の出力に水平
同期信号に位相同期した信号が得られる。
【0005】入力映像信号Yは位相検波回路1及び同期
分離回路5へ入力する。位相検波回路1は入力映像信号
の水平同期信号と分周回路4より入力する帰還信号との
位相差を検出し、ループフィルタ2へ出力する。ループ
フィルタ2は位相同期回路の制御動作を安定化するため
の位相補償フィルタである。VCO3はループフィルタ
2の出力に応じて発振周波数の変化する可変周波数発振
器であり、周波数n×fH(n:1以上の整数,fH:
水平走査周波数)のクロック信号を発振する。分周回路
4は周波数n×fHのクロック信号を分周して周波数f
Hの帰還信号を作成し、位相検波回路1へ帰還させる。
同期分離回路5は入力映像信号より垂直同期信号VDを
分離する。この垂直同期信号VDはカウンタ回路6をリ
セットする。カウンタ回路6はVCO3の出力クロック
を計数する。VCO3の出力クロックは水平同期信号に
同期しているので垂直同期信号とも同期しており、垂直
同期信号でリセットするのでカウンタ回路6の計数値は
垂直同期信号と位相同期する。従って、カウンタ回路6
の計数値により等化パルス期間及び垂直同期信号期間は
識別できるので、デコーダ7でカウンタ回路6の計数値
をデコードして等化パルス期間及び垂直同期信号期間を
示すVマスク信号を作成する。位相検波回路1はVマス
ク信号の制御により垂直帰線消去期間の等化パルス期間
及び垂直同期信号期間には位相検波動作を止めて、その
前の位相検波出力をホールドする。
分離回路5へ入力する。位相検波回路1は入力映像信号
の水平同期信号と分周回路4より入力する帰還信号との
位相差を検出し、ループフィルタ2へ出力する。ループ
フィルタ2は位相同期回路の制御動作を安定化するため
の位相補償フィルタである。VCO3はループフィルタ
2の出力に応じて発振周波数の変化する可変周波数発振
器であり、周波数n×fH(n:1以上の整数,fH:
水平走査周波数)のクロック信号を発振する。分周回路
4は周波数n×fHのクロック信号を分周して周波数f
Hの帰還信号を作成し、位相検波回路1へ帰還させる。
同期分離回路5は入力映像信号より垂直同期信号VDを
分離する。この垂直同期信号VDはカウンタ回路6をリ
セットする。カウンタ回路6はVCO3の出力クロック
を計数する。VCO3の出力クロックは水平同期信号に
同期しているので垂直同期信号とも同期しており、垂直
同期信号でリセットするのでカウンタ回路6の計数値は
垂直同期信号と位相同期する。従って、カウンタ回路6
の計数値により等化パルス期間及び垂直同期信号期間は
識別できるので、デコーダ7でカウンタ回路6の計数値
をデコードして等化パルス期間及び垂直同期信号期間を
示すVマスク信号を作成する。位相検波回路1はVマス
ク信号の制御により垂直帰線消去期間の等化パルス期間
及び垂直同期信号期間には位相検波動作を止めて、その
前の位相検波出力をホールドする。
【0006】次に問題点を説明するが、その前に図7及
び図8を用いて位相検波回路1の位相検波動作を説明す
る。帰還信号の“L”レベル期間の映像信号の積分値
(図7(c)のA,図8(c)のA)と“H”レベル期
間の積分値(図7(c)のB,図8(c)のB)との差
分(A−B)で位相差を検波する。位相同期時には位相
検波出力は0であるのでA=B、つまり帰還信号は図7
(b)に示すように、水平同期信号の中央に同期する。
この状態で等化パルス期間になると位相同期状態にも関
わらず図8に示すように位相検波出力(A−B)は0で
なくなり、大きな値を出力してしまう。すなわち、等化
パルス期間には正常に位相検波できない。そこで、垂直
帰線消去期間の等化パルス期間及び垂直同期信号期間に
は位相検波動作を止めて、その前の位相検波出力をホー
ルドしている。このために同期分離回路5,カウンタ回
路6,デコーダ7で作成されるVマスク信号(等化パル
ス期間及び垂直同期信号期間を指示する)で位相検波回
路1の動作を止める。
び図8を用いて位相検波回路1の位相検波動作を説明す
る。帰還信号の“L”レベル期間の映像信号の積分値
(図7(c)のA,図8(c)のA)と“H”レベル期
間の積分値(図7(c)のB,図8(c)のB)との差
分(A−B)で位相差を検波する。位相同期時には位相
検波出力は0であるのでA=B、つまり帰還信号は図7
(b)に示すように、水平同期信号の中央に同期する。
この状態で等化パルス期間になると位相同期状態にも関
わらず図8に示すように位相検波出力(A−B)は0で
なくなり、大きな値を出力してしまう。すなわち、等化
パルス期間には正常に位相検波できない。そこで、垂直
帰線消去期間の等化パルス期間及び垂直同期信号期間に
は位相検波動作を止めて、その前の位相検波出力をホー
ルドしている。このために同期分離回路5,カウンタ回
路6,デコーダ7で作成されるVマスク信号(等化パル
ス期間及び垂直同期信号期間を指示する)で位相検波回
路1の動作を止める。
【0007】以上のように、等化パルス期間は正常に位
相差を検出できないために位相検波動作を止めてその前
の位相検波出力をホールドするので、垂直帰線消去期間
での位相同期回路の応答が悪くなる。家庭用VTRの再
生信号のように垂直帰線消去期間にヘッドの切り換えに
よる大きなスキューを持つ信号では、引き込みが遅いた
めに垂直帰線消去期間内に位相同期回路が引き込めない
場合、画面上部にスキューが生じて映像劣化になる。
相差を検出できないために位相検波動作を止めてその前
の位相検波出力をホールドするので、垂直帰線消去期間
での位相同期回路の応答が悪くなる。家庭用VTRの再
生信号のように垂直帰線消去期間にヘッドの切り換えに
よる大きなスキューを持つ信号では、引き込みが遅いた
めに垂直帰線消去期間内に位相同期回路が引き込めない
場合、画面上部にスキューが生じて映像劣化になる。
【0008】
【発明が解決しようとする課題】以上の様に従来の位相
同期回路では、等化パルス期間には正常に位相差を検出
できないために位相検波動作を止めてその前の位相検波
出力をホールドするので、垂直帰線消去期間での位相同
期回路の応答が悪くなる。つまり、垂直帰線消去期間で
の位相同期回路の引き込みが遅くなる。家庭用VTRの
再生信号のように垂直帰線消去期間にヘッドの切り換え
による大きなスキューを持つ信号では、引き込みが遅い
ために垂直帰線消去期間内に位相同期回路が引き込めな
い場合、画面上部にスキューが生じて映像劣化になる。
同期回路では、等化パルス期間には正常に位相差を検出
できないために位相検波動作を止めてその前の位相検波
出力をホールドするので、垂直帰線消去期間での位相同
期回路の応答が悪くなる。つまり、垂直帰線消去期間で
の位相同期回路の引き込みが遅くなる。家庭用VTRの
再生信号のように垂直帰線消去期間にヘッドの切り換え
による大きなスキューを持つ信号では、引き込みが遅い
ために垂直帰線消去期間内に位相同期回路が引き込めな
い場合、画面上部にスキューが生じて映像劣化になる。
【0009】本発明は、等化パルス期間でも位相検波動
作を可能にして、垂直帰線消去期間での応答特性の劣化
の無い位相同期回路を提供することを目的とする。
作を可能にして、垂直帰線消去期間での応答特性の劣化
の無い位相同期回路を提供することを目的とする。
【0010】
【課題を解決するための手段】1.同期信号と帰還信号
の位相差を検波する位相検波手段と、前記位相検波手段
の出力もしくはこれをフィルタリングした信号に応じて
発振周波数が変化する可変周波数発振手段と、前記可変
周波数発振手段の出力もしくはこれを分周した前記帰還
信号を、等化パルス期間に位相を所定量ずらして前記位
相検波手段へ帰還する手段とを具備した。
の位相差を検波する位相検波手段と、前記位相検波手段
の出力もしくはこれをフィルタリングした信号に応じて
発振周波数が変化する可変周波数発振手段と、前記可変
周波数発振手段の出力もしくはこれを分周した前記帰還
信号を、等化パルス期間に位相を所定量ずらして前記位
相検波手段へ帰還する手段とを具備した。
【0011】2.水平同期信号と第1の帰還信号の位相
差を検波する第1の位相検波手段と、等化パルスと第2
の帰還信号の位相差を検波する第2の位相検波手段と、
等化パルス期間とその他の期間とで前記第1の位相検波
手段の出力と前記第2の位相検波手段の出力とを切り換
える手段と、前記切り換え手段の出力もしくはこれをフ
ィルタリングした信号に応じて発振周波数が変化する可
変周波数発振手段と、前記可変周波数発振手段の出力も
しくはこれを分周した第1の帰還信号に対して、同期信
号と等化パルスの位相差から前記第2の帰還信号を生成
する手段とを具備した。
差を検波する第1の位相検波手段と、等化パルスと第2
の帰還信号の位相差を検波する第2の位相検波手段と、
等化パルス期間とその他の期間とで前記第1の位相検波
手段の出力と前記第2の位相検波手段の出力とを切り換
える手段と、前記切り換え手段の出力もしくはこれをフ
ィルタリングした信号に応じて発振周波数が変化する可
変周波数発振手段と、前記可変周波数発振手段の出力も
しくはこれを分周した第1の帰還信号に対して、同期信
号と等化パルスの位相差から前記第2の帰還信号を生成
する手段とを具備した。
【0012】
【作用】前述のように、位相同期時には帰還信号は同期
信号の中央に同期する。水平同期信号と等化パルスの幅
が異なるので水平同期信号と等化パルスとの映像信号に
対する位相が異なるために、等化パルス期間は正常に位
相差を検波できない。したがって、等化パルス期間に
は、帰還信号の位相をずらせば等化パルス期間にも正常
に位相検波できる。
信号の中央に同期する。水平同期信号と等化パルスの幅
が異なるので水平同期信号と等化パルスとの映像信号に
対する位相が異なるために、等化パルス期間は正常に位
相差を検波できない。したがって、等化パルス期間に
は、帰還信号の位相をずらせば等化パルス期間にも正常
に位相検波できる。
【0013】上記構成1においては、帰還信号を等化パ
ルス期間に所定量だけ位相をずらして位相検波手段へ帰
還させる手段を具備するので、等化パルス期間にも正常
に位相検波できる。
ルス期間に所定量だけ位相をずらして位相検波手段へ帰
還させる手段を具備するので、等化パルス期間にも正常
に位相検波できる。
【0014】また上記構成2においては、等化パルス期
間には第1の帰還信号に対して水平同期信号と等化パル
スの位相差だけ位相のずれた第2の帰還信号と等化パル
スとの位相差を第2の位相検波手段で検出するので、等
化パルス期間にも正常に位相検波できる。
間には第1の帰還信号に対して水平同期信号と等化パル
スの位相差だけ位相のずれた第2の帰還信号と等化パル
スとの位相差を第2の位相検波手段で検出するので、等
化パルス期間にも正常に位相検波できる。
【0015】したがって、等化パルス期間にも正常に位
相差を検出できるので、垂直帰線消去期間での位相同期
回路の応答特性の劣化は無い。
相差を検出できるので、垂直帰線消去期間での位相同期
回路の応答特性の劣化は無い。
【0016】
【実施例】(実施例1)図1に本発明の第1の実施例を
示すブロック図を示し、図2及び図3に第1の実施例の
位相検波動作の説明のための図を示す。以下、これらの
図面に基ずいて説明する。図2(b)に示すように、位
相同期時には帰還信号は同期信号の中央に同期する。こ
こで、等化パルス期間には図3(b)に示すように、水
平同期信号の中央と等化パルスの中央との位相差ΔTだ
け帰還信号の位相をずらせば等化パルス期間にも正常に
位相検波できる。
示すブロック図を示し、図2及び図3に第1の実施例の
位相検波動作の説明のための図を示す。以下、これらの
図面に基ずいて説明する。図2(b)に示すように、位
相同期時には帰還信号は同期信号の中央に同期する。こ
こで、等化パルス期間には図3(b)に示すように、水
平同期信号の中央と等化パルスの中央との位相差ΔTだ
け帰還信号の位相をずらせば等化パルス期間にも正常に
位相検波できる。
【0017】そこで、本実施例では遅延回路108およ
び切り換え回路109を分周回路104と位相検波回路
101の間に設けて、分周回路104から位相検波回路
101への帰還信号を等化パルス期間にΔTなる時間だ
け位相をずらして位相検波回路101へ帰還させるよう
にして、等化パルス期間にも正常に位相検波させる。ま
た、ΔTの値について説明する。水平同期信号幅をT
1、等化パルス幅をT2として時間の基準を同期信号の
前縁にすると、帰還信号が同期信号の中央で位相同期す
るので、位相同期時の帰還信号の位置は水平同期信号部
分で“T1/2”,等化パルス部分で“T2/2”であ
る。
び切り換え回路109を分周回路104と位相検波回路
101の間に設けて、分周回路104から位相検波回路
101への帰還信号を等化パルス期間にΔTなる時間だ
け位相をずらして位相検波回路101へ帰還させるよう
にして、等化パルス期間にも正常に位相検波させる。ま
た、ΔTの値について説明する。水平同期信号幅をT
1、等化パルス幅をT2として時間の基準を同期信号の
前縁にすると、帰還信号が同期信号の中央で位相同期す
るので、位相同期時の帰還信号の位置は水平同期信号部
分で“T1/2”,等化パルス部分で“T2/2”であ
る。
【0018】 これらの差がΔTなので、ΔT=T1/2−T2/2
…(1) NTSC方式では、T1=4.76μs
…(2) T2=2.38μs …(3) T1=2×T2 …(4) であるので、ΔT=T2/2=T1/4=1.19μs
…(5) 次に、図1の実施例についてより詳細に説明する。ただ
し、従来例と対応する部分については説明を簡略にす
る。入力映像信号Yは位相検波回路101及び同期分離
回路105へ入力する。位相検波回路101は入力映像
信号の水平同期信号と切り換え回路109より入力する
帰還信号との位相差を検出し、ループフィルタ102へ
出力する。ループフィルタ102は位相同期回路の制御
動作を安定化するための位相補償フィルタである。VC
O103はループフィルタ102の出力に応じて発振周
波数の変化する可変周波数発振器であり、周波数n×f
Hのクロック信号を発振する。分周回路104は周波数
n×fHのクロック信号を分周して周波数fHの信号を
作成し、切り換え回路109の“H”側の入力端子およ
び遅延回路108へ供給する。遅延回路108は分周回
路104の出力の周波数fHの信号を時間ΔT(=1.
19μs…(5))だけ遅延させて、切り換え回路10
9の“L”側の入力端子へ供給する。切り換え回路10
9はデコーダ回路107からの等化パルス指示信号に応
じて分周回路104からの周波数fHの信号または遅延
回路108からの時間ΔT(1.19μs)だけ遅延し
た周波数fHの信号を選択して、帰還信号として位相検
波回路101へ供給する。ここで、等化パルス指示信号
は等化パルス期間は“H”レベル、その他の期間は
“L”レベルとなる信号であり、切り換え回路109は
等化パルス期間には分周回路104からの周波数fHの
信号を選択し、その他の期間には遅延回路108からの
時間ΔT(1.19μs)だけ遅延した周波数fHの信
号を選択する。
…(1) NTSC方式では、T1=4.76μs
…(2) T2=2.38μs …(3) T1=2×T2 …(4) であるので、ΔT=T2/2=T1/4=1.19μs
…(5) 次に、図1の実施例についてより詳細に説明する。ただ
し、従来例と対応する部分については説明を簡略にす
る。入力映像信号Yは位相検波回路101及び同期分離
回路105へ入力する。位相検波回路101は入力映像
信号の水平同期信号と切り換え回路109より入力する
帰還信号との位相差を検出し、ループフィルタ102へ
出力する。ループフィルタ102は位相同期回路の制御
動作を安定化するための位相補償フィルタである。VC
O103はループフィルタ102の出力に応じて発振周
波数の変化する可変周波数発振器であり、周波数n×f
Hのクロック信号を発振する。分周回路104は周波数
n×fHのクロック信号を分周して周波数fHの信号を
作成し、切り換え回路109の“H”側の入力端子およ
び遅延回路108へ供給する。遅延回路108は分周回
路104の出力の周波数fHの信号を時間ΔT(=1.
19μs…(5))だけ遅延させて、切り換え回路10
9の“L”側の入力端子へ供給する。切り換え回路10
9はデコーダ回路107からの等化パルス指示信号に応
じて分周回路104からの周波数fHの信号または遅延
回路108からの時間ΔT(1.19μs)だけ遅延し
た周波数fHの信号を選択して、帰還信号として位相検
波回路101へ供給する。ここで、等化パルス指示信号
は等化パルス期間は“H”レベル、その他の期間は
“L”レベルとなる信号であり、切り換え回路109は
等化パルス期間には分周回路104からの周波数fHの
信号を選択し、その他の期間には遅延回路108からの
時間ΔT(1.19μs)だけ遅延した周波数fHの信
号を選択する。
【0019】したがって、切り換え回路109で等化パ
ルス期間には水平同期信号の中央と等化パルスの中央と
の位相差ΔTだけ位相をずらした帰還信号を位相検波回
路101へ供給するので、等化パルス期間にも正常に位
相検波できる。
ルス期間には水平同期信号の中央と等化パルスの中央と
の位相差ΔTだけ位相をずらした帰還信号を位相検波回
路101へ供給するので、等化パルス期間にも正常に位
相検波できる。
【0020】次に、前述の等化パルス指示信号を作成す
る手段について説明する。同期分離回路105は入力映
像信号より垂直同期信号VDを分離する。この垂直同期
信号VDはカウンタ回路106をリセットする。カウン
タ回路106はVCO103の出力クロックを計数す
る。VCO103の出力クロックは水平同期信号、垂直
同期信号に同期しており、また垂直同期信号でリセット
するのでカウンタ回路106の計数値は垂直同期信号と
位相同期している。従って、カウンタ回路106の計数
値により等化パルス期間及び垂直同期信号期間は識別で
きるので、デコーダ107でカウンタ回路106の計数
値をデコードして、等化パルス期間を示す等化パルス指
示信号および垂直同期信号期間を示す垂直同期指示信号
を作成する。等化パルス指示信号は切り換え回路109
の信号選択動作を制御し、垂直同期指示信号は位相検波
回路101の位相検波動作を制御する。位相検波回路1
01は水平同期信号部分および等化パルス期間には正常
に位相検波できるが、垂直帰線消去期間の垂直同期信号
期間には正常に位相検波できない。そこで、垂直同期指
示信号の制御により垂直同期信号期間には位相検波動作
を止めて、その前ラインでの位相検波出力をホールドす
る。
る手段について説明する。同期分離回路105は入力映
像信号より垂直同期信号VDを分離する。この垂直同期
信号VDはカウンタ回路106をリセットする。カウン
タ回路106はVCO103の出力クロックを計数す
る。VCO103の出力クロックは水平同期信号、垂直
同期信号に同期しており、また垂直同期信号でリセット
するのでカウンタ回路106の計数値は垂直同期信号と
位相同期している。従って、カウンタ回路106の計数
値により等化パルス期間及び垂直同期信号期間は識別で
きるので、デコーダ107でカウンタ回路106の計数
値をデコードして、等化パルス期間を示す等化パルス指
示信号および垂直同期信号期間を示す垂直同期指示信号
を作成する。等化パルス指示信号は切り換え回路109
の信号選択動作を制御し、垂直同期指示信号は位相検波
回路101の位相検波動作を制御する。位相検波回路1
01は水平同期信号部分および等化パルス期間には正常
に位相検波できるが、垂直帰線消去期間の垂直同期信号
期間には正常に位相検波できない。そこで、垂直同期指
示信号の制御により垂直同期信号期間には位相検波動作
を止めて、その前ラインでの位相検波出力をホールドす
る。
【0021】以上のように本実施例によれば、遅延回路
108および切り換え回路109を分周回路104と位
相検波回路101の間に設けて、分周回路104から位
相検波回路101への帰還信号を等化パルス期間に水平
同期信号の中央と等化パルスの中央との位相差ΔTだけ
位相をずらして位相検波回路101へ帰還させるので、
等化パルス期間にも正常に位相検波できる。したがっ
て、等化パルス期間にも正常に位相差を検出できるの
で、垂直帰線消去期間での位相同期回路の応答特性の劣
化は無い。
108および切り換え回路109を分周回路104と位
相検波回路101の間に設けて、分周回路104から位
相検波回路101への帰還信号を等化パルス期間に水平
同期信号の中央と等化パルスの中央との位相差ΔTだけ
位相をずらして位相検波回路101へ帰還させるので、
等化パルス期間にも正常に位相検波できる。したがっ
て、等化パルス期間にも正常に位相差を検出できるの
で、垂直帰線消去期間での位相同期回路の応答特性の劣
化は無い。
【0022】(実施例2)図4に本発明の第2の実施例
を示すブロック図を示し、以下、この図面に基ずいて説
明する。なお、第1の実施例の構成要素と同じ構成要素
には同じ番号を付けている。
を示すブロック図を示し、以下、この図面に基ずいて説
明する。なお、第1の実施例の構成要素と同じ構成要素
には同じ番号を付けている。
【0023】本実施例では切り換え回路109を削除し
て位相検波回路110と切り換え回路111を新たに設
け、位相検波回路101と110のそれぞれの位相検波
出力を切り換え回路111において等化パルス期間とそ
の他の期間とで切り換えてループフィルタ102へ供給
する。つまり、第1の実施例では帰還信号の位相をΔT
だけ切り換えるが、第2の実施例ではΔTだけ位相の異
なる2個の帰還信号とそれに合わせて2個の位相検波回
路を設け、それぞれの位相検波回路の出力を切り換え
る。
て位相検波回路110と切り換え回路111を新たに設
け、位相検波回路101と110のそれぞれの位相検波
出力を切り換え回路111において等化パルス期間とそ
の他の期間とで切り換えてループフィルタ102へ供給
する。つまり、第1の実施例では帰還信号の位相をΔT
だけ切り換えるが、第2の実施例ではΔTだけ位相の異
なる2個の帰還信号とそれに合わせて2個の位相検波回
路を設け、それぞれの位相検波回路の出力を切り換え
る。
【0024】上記構成では、等化パルス期間には第1の
帰還信号に対して水平同期信号の中央と等化パルスの中
央との位相差ΔTだけ位相のずれた第2の帰還信号と等
化パルスとの位相差を第2の位相検波手段110で検出
するので、等化パルス期間にも正常に位相検波できる。
帰還信号に対して水平同期信号の中央と等化パルスの中
央との位相差ΔTだけ位相のずれた第2の帰還信号と等
化パルスとの位相差を第2の位相検波手段110で検出
するので、等化パルス期間にも正常に位相検波できる。
【0025】次に、図4の第2の実施例についてより詳
細に説明する。ただし、第1の実施例と同じ部分につい
ては説明を簡略にする。入力映像信号は位相検波回路1
01、位相検波回路110及び同期分離回路105へ供
給される。位相検波回路101は入力映像信号の水平同
期信号と遅延回路108より供給される第1の帰還信号
との位相差を検出し、切り換え回路111の一方の入力
端子へ供給する。位相検波回路110は入力映像信号の
等化パルスと分周回路104より供給される第2の帰還
信号との位相差を検出し、切り換え回路111のもう一
方の入力端子へ供給する。切り換え回路111はデコー
ダ回路107からの等化パルス/垂直同期指示信号に応
じて位相検波回路101の位相検波出力または位相検波
回路110の位相検波出力を選択して、ループフィルタ
102へ供給する。ここで、等化パルス/垂直同期指示
信号は等化パルス期間および垂直同期信号期間は“H”
レベル,その他の期間は“L”レベルとなる信号であ
り、切り換え回路111は等化パルスおよび垂直同期信
号期間には位相検波回路110の位相検波出力を選択
し、その他の期間には位相検波回路101の位相検波出
力を選択する。分周回路104は周波数n×fHのクロ
ック信号を分周して周波数fHの第2の帰還信号を作成
し、位相検波回路110および遅延回路108へ供給す
る。遅延回路108は第2の帰還信号を水平同期信号の
中央と等化パルスの中央との位相差ΔTだけ遅延させ
て、位相検波回路101へ供給する。
細に説明する。ただし、第1の実施例と同じ部分につい
ては説明を簡略にする。入力映像信号は位相検波回路1
01、位相検波回路110及び同期分離回路105へ供
給される。位相検波回路101は入力映像信号の水平同
期信号と遅延回路108より供給される第1の帰還信号
との位相差を検出し、切り換え回路111の一方の入力
端子へ供給する。位相検波回路110は入力映像信号の
等化パルスと分周回路104より供給される第2の帰還
信号との位相差を検出し、切り換え回路111のもう一
方の入力端子へ供給する。切り換え回路111はデコー
ダ回路107からの等化パルス/垂直同期指示信号に応
じて位相検波回路101の位相検波出力または位相検波
回路110の位相検波出力を選択して、ループフィルタ
102へ供給する。ここで、等化パルス/垂直同期指示
信号は等化パルス期間および垂直同期信号期間は“H”
レベル,その他の期間は“L”レベルとなる信号であ
り、切り換え回路111は等化パルスおよび垂直同期信
号期間には位相検波回路110の位相検波出力を選択
し、その他の期間には位相検波回路101の位相検波出
力を選択する。分周回路104は周波数n×fHのクロ
ック信号を分周して周波数fHの第2の帰還信号を作成
し、位相検波回路110および遅延回路108へ供給す
る。遅延回路108は第2の帰還信号を水平同期信号の
中央と等化パルスの中央との位相差ΔTだけ遅延させ
て、位相検波回路101へ供給する。
【0026】次に、前述の等化パルス/垂直同期指示信
号を作成する手段について説明する。同期分離回路10
5は入力映像信号より垂直同期信号VDを分離する。こ
の垂直同期信号VDはカウンタ回路106をリセットす
る。カウンタ回路106はVCO103の出力クロック
を計数する。そして、デコーダ107でカウンタ回路1
06の計数値をデコードして、等化パルス期間および垂
直同期信号期間を示す等化パルス/垂直同期指示信号お
よび垂直同期信号期間を示す垂直同期指示信号を作成す
る。等化パルス/垂直同期指示信号は切り換え回路11
1の信号選択動作を制御し、垂直同期指示信号は位相検
波回路101と位相検波回路110の位相検波動作を制
御する。位相検波回路101および位相検波回路110
は垂直同期信号期間には正常に位相検波できない。そこ
で、垂直同期指示信号の制御により垂直同期信号期間に
は位相検波動作を止めて、その前ラインでの位相検波出
力をホールドする。
号を作成する手段について説明する。同期分離回路10
5は入力映像信号より垂直同期信号VDを分離する。こ
の垂直同期信号VDはカウンタ回路106をリセットす
る。カウンタ回路106はVCO103の出力クロック
を計数する。そして、デコーダ107でカウンタ回路1
06の計数値をデコードして、等化パルス期間および垂
直同期信号期間を示す等化パルス/垂直同期指示信号お
よび垂直同期信号期間を示す垂直同期指示信号を作成す
る。等化パルス/垂直同期指示信号は切り換え回路11
1の信号選択動作を制御し、垂直同期指示信号は位相検
波回路101と位相検波回路110の位相検波動作を制
御する。位相検波回路101および位相検波回路110
は垂直同期信号期間には正常に位相検波できない。そこ
で、垂直同期指示信号の制御により垂直同期信号期間に
は位相検波動作を止めて、その前ラインでの位相検波出
力をホールドする。
【0027】以上のように本実施例によれば、切り換え
回路111で切り換えることによって、通常は位相検波
回路101の位相検波出力を用い、等化パルス期間には
水平同期信号の中央と等化パルスの中央との位相差ΔT
だけ位相のずれた第2の帰還信号を用いて位相検波回路
110で位相検波した位相検波出力を用いるので、等化
パルス期間にも正常に位相差を検出できる。したがっ
て、垂直帰線消去期間での位相同期回路の応答特性の劣
化は無い。
回路111で切り換えることによって、通常は位相検波
回路101の位相検波出力を用い、等化パルス期間には
水平同期信号の中央と等化パルスの中央との位相差ΔT
だけ位相のずれた第2の帰還信号を用いて位相検波回路
110で位相検波した位相検波出力を用いるので、等化
パルス期間にも正常に位相差を検出できる。したがっ
て、垂直帰線消去期間での位相同期回路の応答特性の劣
化は無い。
【0028】(実施例3)図5に本発明の第3の実施例
を示すブロック図を示し、以下、この図面に基ずいて説
明する。なお、第1の実施例および第2の実施例の構成
要素と同じ構成要素には同じ番号を付けている。本実施
例では第1の実施例において、遅延回路108を可変遅
延回路112に変更するとともに、幅計数回路113,
114と演算回路115を設けて、水平同期信号と等化
パルスのそれぞれの幅に応じて可変遅延回路112の遅
延時間ΔTを制御するようにした。
を示すブロック図を示し、以下、この図面に基ずいて説
明する。なお、第1の実施例および第2の実施例の構成
要素と同じ構成要素には同じ番号を付けている。本実施
例では第1の実施例において、遅延回路108を可変遅
延回路112に変更するとともに、幅計数回路113,
114と演算回路115を設けて、水平同期信号と等化
パルスのそれぞれの幅に応じて可変遅延回路112の遅
延時間ΔTを制御するようにした。
【0029】ΔTの値は(5)式に示したようにNTS
C方式では、 ΔT=1.19μs …(5) であるが、同期信号幅が規格からずれれば、ΔT=T1
/2−T2/2 …(1)である。
C方式では、 ΔT=1.19μs …(5) であるが、同期信号幅が規格からずれれば、ΔT=T1
/2−T2/2 …(1)である。
【0030】本発明の主旨は、等化パルス期間に水平同
期信号の中央と等化パルスの中央との位相差ΔTだけ帰
還信号の位相をずらして等化パルス期間にも正常に位相
検波できるようにして、垂直帰線消去期間での位相同期
回路の応答特性を向上させることにある。
期信号の中央と等化パルスの中央との位相差ΔTだけ帰
還信号の位相をずらして等化パルス期間にも正常に位相
検波できるようにして、垂直帰線消去期間での位相同期
回路の応答特性を向上させることにある。
【0031】上記構成では、同期信号の幅を検出してそ
れに応じて時間ΔTを制御するので、第1,第2の実施
例よりも等化パルス期間での位相検波精度が向上して、
垂直帰線消去期間での位相同期回路の応答特性はさらに
向上する。
れに応じて時間ΔTを制御するので、第1,第2の実施
例よりも等化パルス期間での位相検波精度が向上して、
垂直帰線消去期間での位相同期回路の応答特性はさらに
向上する。
【0032】次に、図5の第3の実施例についてより詳
細に説明する。ただし、第1の実施例と同じ部分につい
ては説明を簡略にする。入力映像信号は位相検波回路1
01及び同期分離回路105へ入力する。位相検波回路
101は入力映像信号の水平同期信号、等化パルスと切
り換え回路109より入力する帰還信号との位相差を検
出し、ループフィルタ102へ出力する。VCO103
はループフィルタ102の出力に応じて発振周波数が変
化する可変周波数発振器であり、周波数n×fHのクロ
ック信号を発振する。分周回路104は周波数n×fH
のクロック信号を分周して周波数fHの信号を作成し、
切り換え回路109の“H”側の入力端子および可変遅
延回路112へ供給する。可変遅延回路112は分周回
路104の出力の周波数fHの信号を時間ΔTだけ遅延
させて、切り換え回路109の“L”側の入力端子へ供
給する。ここで、可変遅延回路112の遅延時間ΔTは
演算回路115の出力であるΔT制御信号で制御され
る。切り換え回路109はデコーダ回路107からの等
化パルス指示信号に応じて、等化パルス期間には分周回
路104からの周波数fHの信号を選択し、その他の期
間には可変遅延回路112からの時間ΔTだけ遅延した
周波数fHの信号を選択して、帰還信号として位相検波
回路101へ供給する。
細に説明する。ただし、第1の実施例と同じ部分につい
ては説明を簡略にする。入力映像信号は位相検波回路1
01及び同期分離回路105へ入力する。位相検波回路
101は入力映像信号の水平同期信号、等化パルスと切
り換え回路109より入力する帰還信号との位相差を検
出し、ループフィルタ102へ出力する。VCO103
はループフィルタ102の出力に応じて発振周波数が変
化する可変周波数発振器であり、周波数n×fHのクロ
ック信号を発振する。分周回路104は周波数n×fH
のクロック信号を分周して周波数fHの信号を作成し、
切り換え回路109の“H”側の入力端子および可変遅
延回路112へ供給する。可変遅延回路112は分周回
路104の出力の周波数fHの信号を時間ΔTだけ遅延
させて、切り換え回路109の“L”側の入力端子へ供
給する。ここで、可変遅延回路112の遅延時間ΔTは
演算回路115の出力であるΔT制御信号で制御され
る。切り換え回路109はデコーダ回路107からの等
化パルス指示信号に応じて、等化パルス期間には分周回
路104からの周波数fHの信号を選択し、その他の期
間には可変遅延回路112からの時間ΔTだけ遅延した
周波数fHの信号を選択して、帰還信号として位相検波
回路101へ供給する。
【0033】次に、前述の等化パルス指示信号等のタイ
ミング信号を作成する手段について説明する。同期分離
回路105は入力映像信号より垂直同期信号VDおよび
複合同期信号CSを分離する。この垂直同期信号VDは
カウンタ回路106をリセットする。また、複合同期信
号CSは幅計数回路113,114へそれぞれ供給され
る。カウンタ回路106はVOC103の出力クロック
を計数する。そして、デコーダ107でカウンタ回路1
06の計数値をデコードして、等化パルス期間を示す等
化パルス指示信号、垂直同期信号期間を示す垂直同期指
示信号、および等化パルス期間と垂直同期信号期間以外
の期間で予め定められたライン数の期間を示す水平同期
指示信号を作成する。等化パルス指示信号は切り換え回
路109の帰還信号選択動作と幅計数回路113での等
化パルス幅の計数動作を制御する。垂直同期指示信号は
位相検波回路101の位相検波動作を制御する。さら
に、水平同期指示信号は幅計数回路114での水平同期
信号幅の計数動作を制御する。ここで、水平同期指示信
号で示される期間での水平同期信号幅を計数するわけで
あるが、等化パルス期間になったときに期間信号に与え
るべき位相差ΔTを求めるのが目的なので、出来るだけ
等化パルス期間の直前の水平同期信号の幅を計数するこ
とが望ましい。また、幅の検出精度を向上させるために
複数の水平同期信号の幅を計測することが望ましい。そ
こで、水平同期指示信号は4ライン(ライン:水平走査
期間)の長さであり、垂直同期信号の10ライン手前
(VHS方式VTRでは垂直同期信号の6.5ライン手
前でヘッドで切り換えるので、それを避けるために)に
位置させる。位相検波回路101は垂直同期信号期間に
は正常に位相検波できない。そこで、垂直同期指示信号
の制御により垂直同期信号期間には位相検波動作を止め
て、その前ラインでの位相検波出力をホールドする。
ミング信号を作成する手段について説明する。同期分離
回路105は入力映像信号より垂直同期信号VDおよび
複合同期信号CSを分離する。この垂直同期信号VDは
カウンタ回路106をリセットする。また、複合同期信
号CSは幅計数回路113,114へそれぞれ供給され
る。カウンタ回路106はVOC103の出力クロック
を計数する。そして、デコーダ107でカウンタ回路1
06の計数値をデコードして、等化パルス期間を示す等
化パルス指示信号、垂直同期信号期間を示す垂直同期指
示信号、および等化パルス期間と垂直同期信号期間以外
の期間で予め定められたライン数の期間を示す水平同期
指示信号を作成する。等化パルス指示信号は切り換え回
路109の帰還信号選択動作と幅計数回路113での等
化パルス幅の計数動作を制御する。垂直同期指示信号は
位相検波回路101の位相検波動作を制御する。さら
に、水平同期指示信号は幅計数回路114での水平同期
信号幅の計数動作を制御する。ここで、水平同期指示信
号で示される期間での水平同期信号幅を計数するわけで
あるが、等化パルス期間になったときに期間信号に与え
るべき位相差ΔTを求めるのが目的なので、出来るだけ
等化パルス期間の直前の水平同期信号の幅を計数するこ
とが望ましい。また、幅の検出精度を向上させるために
複数の水平同期信号の幅を計測することが望ましい。そ
こで、水平同期指示信号は4ライン(ライン:水平走査
期間)の長さであり、垂直同期信号の10ライン手前
(VHS方式VTRでは垂直同期信号の6.5ライン手
前でヘッドで切り換えるので、それを避けるために)に
位置させる。位相検波回路101は垂直同期信号期間に
は正常に位相検波できない。そこで、垂直同期指示信号
の制御により垂直同期信号期間には位相検波動作を止め
て、その前ラインでの位相検波出力をホールドする。
【0034】次に、同期信号幅の計数を含む時間ΔTの
制御方法について説明する。幅計数回路113は等化パ
ルス幅T2を、幅計数回路114は水平同期信号パルス
幅T1をそれぞれ計数する。複合同期信号CSは同期信
号期間が“H”レベル、その他の期間が“L”レベルの
信号である。幅計数回路113はカウンタと積分回路で
構成され、等化パルス指示信号で示される期間に動作す
る。その期間に入力する複合同期信号CSすなわち等化
パルスの立ち上がりエッジでカウンタをリセットする。
そして、カウンタはVCO103の出力をクロック信号
として複合同期信号CSの“H”区間すなわち等化パル
ス幅を計数し、複合同期信号CSの“L”区間は計数動
作を止める。複合同期信号の“H”区間後のカウンタの
計数値には等化パルス幅に比例した値が得られる。検出
精度向上のために等化パルス指示信号で示される期間の
複数の等化パルスでのカウンタ計数値つまり等化パルス
幅を積分して等化パルス幅を示す信号T2として演算回
路115へ供給する。同様に、幅計数回路114は水平
同期信号幅を示す信号T1を検出し、演算回路115へ
供給する。演算回路115は(1)式に示すように、信
号T1から信号T2を引き算した信号を1/2倍した信
号をΔT制御信号として可変遅延回路112へ供給し
て、可変遅延回路112の遅延時間ΔTを制御する。
制御方法について説明する。幅計数回路113は等化パ
ルス幅T2を、幅計数回路114は水平同期信号パルス
幅T1をそれぞれ計数する。複合同期信号CSは同期信
号期間が“H”レベル、その他の期間が“L”レベルの
信号である。幅計数回路113はカウンタと積分回路で
構成され、等化パルス指示信号で示される期間に動作す
る。その期間に入力する複合同期信号CSすなわち等化
パルスの立ち上がりエッジでカウンタをリセットする。
そして、カウンタはVCO103の出力をクロック信号
として複合同期信号CSの“H”区間すなわち等化パル
ス幅を計数し、複合同期信号CSの“L”区間は計数動
作を止める。複合同期信号の“H”区間後のカウンタの
計数値には等化パルス幅に比例した値が得られる。検出
精度向上のために等化パルス指示信号で示される期間の
複数の等化パルスでのカウンタ計数値つまり等化パルス
幅を積分して等化パルス幅を示す信号T2として演算回
路115へ供給する。同様に、幅計数回路114は水平
同期信号幅を示す信号T1を検出し、演算回路115へ
供給する。演算回路115は(1)式に示すように、信
号T1から信号T2を引き算した信号を1/2倍した信
号をΔT制御信号として可変遅延回路112へ供給し
て、可変遅延回路112の遅延時間ΔTを制御する。
【0035】以上のように本実施例によれば、等化パル
ス期間には水平同期信号の中央と等化パルスの中央との
位相差ΔTだけ帰還信号の位相をずらして、等化パルス
期間にも等化パルスと帰還信号の位相差を検出できるよ
うにするだけでなく、水平同期信号と等化パルスの幅を
それぞれ検出してそれらに応じて時間ΔTを変化させる
ので、同期信号の幅が規格からずれているような信号に
対しても等化パルス期間での位相差検出精度が向上し
て、垂直帰線消去期間での位相同期回路の応答特性は向
上する。
ス期間には水平同期信号の中央と等化パルスの中央との
位相差ΔTだけ帰還信号の位相をずらして、等化パルス
期間にも等化パルスと帰還信号の位相差を検出できるよ
うにするだけでなく、水平同期信号と等化パルスの幅を
それぞれ検出してそれらに応じて時間ΔTを変化させる
ので、同期信号の幅が規格からずれているような信号に
対しても等化パルス期間での位相差検出精度が向上し
て、垂直帰線消去期間での位相同期回路の応答特性は向
上する。
【0036】さらに、本実施例では幅検出回路113,
114のカウンタのクロック信号にVCO103の出力
信号を用いているが、別の固定発振器の出力をクロック
信号に用いても良い。また、幅検出回路113,114
はカウンタを用いてデジタル的に同期信号の幅を積分し
て検出しているが、アナログの積分回路を用いて同期信
号幅を検出しても良い。また、演算回路115は複数フ
ィールド間でのΔT制御信号を積分して出力するように
しても良い。
114のカウンタのクロック信号にVCO103の出力
信号を用いているが、別の固定発振器の出力をクロック
信号に用いても良い。また、幅検出回路113,114
はカウンタを用いてデジタル的に同期信号の幅を積分し
て検出しているが、アナログの積分回路を用いて同期信
号幅を検出しても良い。また、演算回路115は複数フ
ィールド間でのΔT制御信号を積分して出力するように
しても良い。
【0037】以上説明したように本発明によれば、等化
パルス期間には、水平同期信号の中央と等化パルスの中
央との位相差ΔTだけ帰還信号の位相をずらすので等化
パルス期間にも位相検波できる。したがって、等化パル
ス期間にも等化パルスと帰還信号の位相差を検出できる
ので、等化パルス期間に位相差検出出力をホールドする
必要はなく、垂直帰線消去期間での位相同期回路の応答
特性は向上する。
パルス期間には、水平同期信号の中央と等化パルスの中
央との位相差ΔTだけ帰還信号の位相をずらすので等化
パルス期間にも位相検波できる。したがって、等化パル
ス期間にも等化パルスと帰還信号の位相差を検出できる
ので、等化パルス期間に位相差検出出力をホールドする
必要はなく、垂直帰線消去期間での位相同期回路の応答
特性は向上する。
【0038】それで、家庭用VTRの再生信号のように
垂直帰線消去期間にヘッドの切り換えによる大きなスキ
ューを持つ信号でも、垂直帰線消去期間内での位相同期
回路の応答の改善により垂直帰線消去期間内に位相同期
回路の引き込みが完了するので、画面上部にスキューが
生じることがなくなる。
垂直帰線消去期間にヘッドの切り換えによる大きなスキ
ューを持つ信号でも、垂直帰線消去期間内での位相同期
回路の応答の改善により垂直帰線消去期間内に位相同期
回路の引き込みが完了するので、画面上部にスキューが
生じることがなくなる。
【0039】
【発明の効果】以上説明したように本発明によれば、等
化パルス期間にも等化パルスと帰還信号の位相差を検出
できるので、等化パルス期間に位相差検出出力をホール
ドする必要はなく、垂直帰線消去期間での応答特性の向
上した位相同期回路を提供できる。家庭用VTRの再生
信号のように垂直帰線消去期間にヘッドの切り換えによ
る大きなスキューを持つ信号に対して特に有効である。
化パルス期間にも等化パルスと帰還信号の位相差を検出
できるので、等化パルス期間に位相差検出出力をホール
ドする必要はなく、垂直帰線消去期間での応答特性の向
上した位相同期回路を提供できる。家庭用VTRの再生
信号のように垂直帰線消去期間にヘッドの切り換えによ
る大きなスキューを持つ信号に対して特に有効である。
【図1】本発明の実施例1に係る位相同期回路である。
【図2】本発明の実施例1に係る位相同期回路の水平同
期部分における位相検波動作を表わす波形図である。
期部分における位相検波動作を表わす波形図である。
【図3】本発明の実施例1に係る位相同期回路の等化パ
ルス期間における位相検波動作を表わす波形図である。
ルス期間における位相検波動作を表わす波形図である。
【図4】本発明の実施例2に係る位相同期回路である。
【図5】本発明の実施例3に係る位相同期回路である。
【図6】従来の位相同期回路である。
【図7】従来の位相同期回路の水平同期部分における位
相検波動作を表わす波形図である。
相検波動作を表わす波形図である。
【図8】従来の位相同期回路の等化パルス期間における
位相検波動作を表わす波形図である。
位相検波動作を表わす波形図である。
101,110 位相検波回路、 102 ループフィルタ、 103 可変周波数発振器(VCO)、 104 分周回路、 105 同期分離回路、 106 カウンタ回路、 107 デコーダ、 108 遅延回路、 109 切り換え回路、 111 切り換え回路、 112 可変遅延回路、 113,114 幅計数回路、 115 演算回路。
Claims (3)
- 【請求項1】 同期信号と帰還信号の位相差を検波する
位相検波手段と、 前記位相検波手段の出力もしくはこれをフィルタリング
した信号に応じて発振周波数が変化する可変周波数発振
手段と、 前記可変周波数発振手段の出力もしくはこれを分周した
前記帰還信号を、等化パルス期間に位相を所定量ずらし
て前記位相検波手段へ帰還する手段とを具備したことを
特徴とする位相同期回路。 - 【請求項2】 水平同期信号と第1の帰還信号の位相差
を検波する第1の位相検波手段と、 等化パルスと第2の帰還信号の位相差を検波する第2の
位相検波手段と、 等化パルス期間とその他の期間とで前記第1の位相検波
手段の出力と前記第2の位相検波手段の出力とを切り換
える手段と、 前記切り換え手段の出力もしくはこれをフィルタリング
した信号に応じて発振周波数が変化する可変周波数発振
手段と、 前記可変周波数発振手段の出力もしくはこれを分周した
前記第1の帰還信号に対して、水平同期信号と等化パル
スの位相差から前記第2の帰還信号を生成する手段とを
具備したことを特徴とする位相同期回路。 - 【請求項3】 水平同期信号のパルス幅と等化パルスの
パルス幅をそれぞれ検出し、検出したこれらのパルス幅
に応じて帰還信号の位相を可変する手段を具備したこと
を特徴とする請求項1又は2に記載の位相同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31067092A JPH06164977A (ja) | 1992-11-20 | 1992-11-20 | 位相同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31067092A JPH06164977A (ja) | 1992-11-20 | 1992-11-20 | 位相同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06164977A true JPH06164977A (ja) | 1994-06-10 |
Family
ID=18008046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31067092A Pending JPH06164977A (ja) | 1992-11-20 | 1992-11-20 | 位相同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06164977A (ja) |
-
1992
- 1992-11-20 JP JP31067092A patent/JPH06164977A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5825773A (ja) | 同期回路 | |
US8233092B2 (en) | Video signal processing device | |
KR100315246B1 (ko) | 디지털 표시 장치용 위상 동기 루프 회로 | |
JP3520082B2 (ja) | ビデオ処理のための表示ロックされたタイミング信号 | |
KR100221438B1 (ko) | 동기 클록 발생 회로 | |
JP3555372B2 (ja) | 同期処理回路 | |
US5181116A (en) | Television receiver with control of writing and reading of video memory | |
JPH06164977A (ja) | 位相同期回路 | |
US4701800A (en) | Scanning line position control system for shifting the position of scanning lines to improve photographic reproduction quality | |
JP3638762B2 (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
JP3417154B2 (ja) | 表示装置 | |
JP3439143B2 (ja) | 水平同期回路 | |
JP2794693B2 (ja) | 水平偏向回路 | |
JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
JP3157554B2 (ja) | 半導体遅延線装置とその駆動方法 | |
JPH0322773A (ja) | 位相同期型発振回路 | |
KR100207633B1 (ko) | 위상동기루프회로 | |
JP3248403B2 (ja) | ディジタルコンバーゼンス装置 | |
JP3222356B2 (ja) | 疑似afc装置 | |
JPH0523018Y2 (ja) | ||
JPH04324780A (ja) | ダブルアジマス4ヘッドvtrにおける変速再生時のエラー補正回路 | |
JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
JP3541628B2 (ja) | スーパーインポーズ装置 | |
JPH07170422A (ja) | 水平同期信号処理回路 | |
JPH04192885A (ja) | テレビジョン受像機の水平同期回路 |