JPH06164977A - 位相同期回路 - Google Patents

Abstract

(57)【要約】 【目的】 等化パルス期間でも位相同期回路の位相検波
動作を可能にする。 【構成】 位相検波回路１０１で同期信号と帰還信号の
位相差を検出し、この検出出力をフィルタリングした信
号に応じてＶＣＯ１０３の発振周波数を変化する。ＶＣ
Ｏ１０３の出力を分周した前記帰還信号を、等化パルス
期間に水平同期信号の中央と等化パルスの中央との位相
差ΔＴだけ位相をずらして、位相検波回路１０１へ帰還
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は位相同期回路、さらに詳
しくは映像信号の水平同期信号に位相同期した信号を作
成する位相同期回路に関する。

【０００２】

【従来の技術】映像信号の処理に水平同期信号に位相同
期した信号が用いられることがよくある。例えばデジタ
ルノイズリダクションでは映像信号のＡ／Ｄ変換，Ｄ／
Ａ変換，メモリへの書き込み／読み出しに、水平同期信
号に位相同期したクロックを用いる。このクロックの作
成には位相同期回路（ＰＬＬ回路）を用いる。

【０００３】図６に水平同期信号に位相同期した信号を
作成するための位相同期回路の従来例を示し、従来の技
術について説明する。

【０００４】入力映像信号の水平同期信号と帰還信号の
位相差を検出し、この位相差に応じて可変周波数発振器
の発振周波数を制御し、可変周波数発振器の出力を分周
した信号を位相検波器へ帰還することで位相同期動作が
行われる。可変周波数発振器及び分周回路の出力に水平
同期信号に位相同期した信号が得られる。

【０００５】入力映像信号Ｙは位相検波回路１及び同期
分離回路５へ入力する。位相検波回路１は入力映像信号
の水平同期信号と分周回路４より入力する帰還信号との
位相差を検出し、ループフィルタ２へ出力する。ループ
フィルタ２は位相同期回路の制御動作を安定化するため
の位相補償フィルタである。ＶＣＯ３はループフィルタ
２の出力に応じて発振周波数の変化する可変周波数発振
器であり、周波数ｎ×ｆＨ（ｎ：１以上の整数，ｆＨ：
水平走査周波数）のクロック信号を発振する。分周回路
４は周波数ｎ×ｆＨのクロック信号を分周して周波数ｆ
Ｈの帰還信号を作成し、位相検波回路１へ帰還させる。
同期分離回路５は入力映像信号より垂直同期信号ＶＤを
分離する。この垂直同期信号ＶＤはカウンタ回路６をリ
セットする。カウンタ回路６はＶＣＯ３の出力クロック
を計数する。ＶＣＯ３の出力クロックは水平同期信号に
同期しているので垂直同期信号とも同期しており、垂直
同期信号でリセットするのでカウンタ回路６の計数値は
垂直同期信号と位相同期する。従って、カウンタ回路６
の計数値により等化パルス期間及び垂直同期信号期間は
識別できるので、デコーダ７でカウンタ回路６の計数値
をデコードして等化パルス期間及び垂直同期信号期間を
示すＶマスク信号を作成する。位相検波回路１はＶマス
ク信号の制御により垂直帰線消去期間の等化パルス期間
及び垂直同期信号期間には位相検波動作を止めて、その
前の位相検波出力をホールドする。

【０００６】次に問題点を説明するが、その前に図７及
び図８を用いて位相検波回路１の位相検波動作を説明す
る。帰還信号の“Ｌ”レベル期間の映像信号の積分値
（図７（ｃ）のＡ，図８（ｃ）のＡ）と“Ｈ”レベル期
間の積分値（図７（ｃ）のＢ，図８（ｃ）のＢ）との差
分（Ａ−Ｂ）で位相差を検波する。位相同期時には位相
検波出力は０であるのでＡ＝Ｂ、つまり帰還信号は図７
（ｂ）に示すように、水平同期信号の中央に同期する。
この状態で等化パルス期間になると位相同期状態にも関
わらず図８に示すように位相検波出力（Ａ−Ｂ）は０で
なくなり、大きな値を出力してしまう。すなわち、等化
パルス期間には正常に位相検波できない。そこで、垂直
帰線消去期間の等化パルス期間及び垂直同期信号期間に
は位相検波動作を止めて、その前の位相検波出力をホー
ルドしている。このために同期分離回路５，カウンタ回
路６，デコーダ７で作成されるＶマスク信号（等化パル
ス期間及び垂直同期信号期間を指示する）で位相検波回
路１の動作を止める。

【０００７】以上のように、等化パルス期間は正常に位
相差を検出できないために位相検波動作を止めてその前
の位相検波出力をホールドするので、垂直帰線消去期間
での位相同期回路の応答が悪くなる。家庭用ＶＴＲの再
生信号のように垂直帰線消去期間にヘッドの切り換えに
よる大きなスキューを持つ信号では、引き込みが遅いた
めに垂直帰線消去期間内に位相同期回路が引き込めない
場合、画面上部にスキューが生じて映像劣化になる。

【０００８】

【発明が解決しようとする課題】以上の様に従来の位相
同期回路では、等化パルス期間には正常に位相差を検出
できないために位相検波動作を止めてその前の位相検波
出力をホールドするので、垂直帰線消去期間での位相同
期回路の応答が悪くなる。つまり、垂直帰線消去期間で
の位相同期回路の引き込みが遅くなる。家庭用ＶＴＲの
再生信号のように垂直帰線消去期間にヘッドの切り換え
による大きなスキューを持つ信号では、引き込みが遅い
ために垂直帰線消去期間内に位相同期回路が引き込めな
い場合、画面上部にスキューが生じて映像劣化になる。

【０００９】本発明は、等化パルス期間でも位相検波動
作を可能にして、垂直帰線消去期間での応答特性の劣化
の無い位相同期回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】１．同期信号と帰還信号
の位相差を検波する位相検波手段と、前記位相検波手段
の出力もしくはこれをフィルタリングした信号に応じて
発振周波数が変化する可変周波数発振手段と、前記可変
周波数発振手段の出力もしくはこれを分周した前記帰還
信号を、等化パルス期間に位相を所定量ずらして前記位
相検波手段へ帰還する手段とを具備した。

【００１１】２．水平同期信号と第１の帰還信号の位相
差を検波する第１の位相検波手段と、等化パルスと第２
の帰還信号の位相差を検波する第２の位相検波手段と、
等化パルス期間とその他の期間とで前記第１の位相検波
手段の出力と前記第２の位相検波手段の出力とを切り換
える手段と、前記切り換え手段の出力もしくはこれをフ
ィルタリングした信号に応じて発振周波数が変化する可
変周波数発振手段と、前記可変周波数発振手段の出力も
しくはこれを分周した第１の帰還信号に対して、同期信
号と等化パルスの位相差から前記第２の帰還信号を生成
する手段とを具備した。

【００１２】

【作用】前述のように、位相同期時には帰還信号は同期
信号の中央に同期する。水平同期信号と等化パルスの幅
が異なるので水平同期信号と等化パルスとの映像信号に
対する位相が異なるために、等化パルス期間は正常に位
相差を検波できない。したがって、等化パルス期間に
は、帰還信号の位相をずらせば等化パルス期間にも正常
に位相検波できる。

【００１３】上記構成１においては、帰還信号を等化パ
ルス期間に所定量だけ位相をずらして位相検波手段へ帰
還させる手段を具備するので、等化パルス期間にも正常
に位相検波できる。

【００１４】また上記構成２においては、等化パルス期
間には第１の帰還信号に対して水平同期信号と等化パル
スの位相差だけ位相のずれた第２の帰還信号と等化パル
スとの位相差を第２の位相検波手段で検出するので、等
化パルス期間にも正常に位相検波できる。

【００１５】したがって、等化パルス期間にも正常に位
相差を検出できるので、垂直帰線消去期間での位相同期
回路の応答特性の劣化は無い。

【００１６】

【実施例】（実施例１）図１に本発明の第１の実施例を
示すブロック図を示し、図２及び図３に第１の実施例の
位相検波動作の説明のための図を示す。以下、これらの
図面に基ずいて説明する。図２（ｂ）に示すように、位
相同期時には帰還信号は同期信号の中央に同期する。こ
こで、等化パルス期間には図３（ｂ）に示すように、水
平同期信号の中央と等化パルスの中央との位相差ΔＴだ
け帰還信号の位相をずらせば等化パルス期間にも正常に
位相検波できる。

【００１７】そこで、本実施例では遅延回路１０８およ
び切り換え回路１０９を分周回路１０４と位相検波回路
１０１の間に設けて、分周回路１０４から位相検波回路
１０１への帰還信号を等化パルス期間にΔＴなる時間だ
け位相をずらして位相検波回路１０１へ帰還させるよう
にして、等化パルス期間にも正常に位相検波させる。ま
た、ΔＴの値について説明する。水平同期信号幅をＴ
１、等化パルス幅をＴ２として時間の基準を同期信号の
前縁にすると、帰還信号が同期信号の中央で位相同期す
るので、位相同期時の帰還信号の位置は水平同期信号部
分で“Ｔ１／２”，等化パルス部分で“Ｔ２／２”であ
る。

【００１８】 これらの差がΔＴなので、ΔＴ＝Ｔ１／２−Ｔ２／２
…（１） ＮＴＳＣ方式では、Ｔ１＝４．７６μｓ
…（２） Ｔ２＝２．３８μｓ …（３） Ｔ１＝２×Ｔ２ …（４） であるので、ΔＴ＝Ｔ２／２＝Ｔ１／４＝１．１９μｓ
…（５） 次に、図１の実施例についてより詳細に説明する。ただ
し、従来例と対応する部分については説明を簡略にす
る。入力映像信号Ｙは位相検波回路１０１及び同期分離
回路１０５へ入力する。位相検波回路１０１は入力映像
信号の水平同期信号と切り換え回路１０９より入力する
帰還信号との位相差を検出し、ループフィルタ１０２へ
出力する。ループフィルタ１０２は位相同期回路の制御
動作を安定化するための位相補償フィルタである。ＶＣ
Ｏ１０３はループフィルタ１０２の出力に応じて発振周
波数の変化する可変周波数発振器であり、周波数ｎ×ｆ
Ｈのクロック信号を発振する。分周回路１０４は周波数
ｎ×ｆＨのクロック信号を分周して周波数ｆＨの信号を
作成し、切り換え回路１０９の“Ｈ”側の入力端子およ
び遅延回路１０８へ供給する。遅延回路１０８は分周回
路１０４の出力の周波数ｆＨの信号を時間ΔＴ（＝１．
１９μｓ…（５））だけ遅延させて、切り換え回路１０
９の“Ｌ”側の入力端子へ供給する。切り換え回路１０
９はデコーダ回路１０７からの等化パルス指示信号に応
じて分周回路１０４からの周波数ｆＨの信号または遅延
回路１０８からの時間ΔＴ（１．１９μｓ）だけ遅延し
た周波数ｆＨの信号を選択して、帰還信号として位相検
波回路１０１へ供給する。ここで、等化パルス指示信号
は等化パルス期間は“Ｈ”レベル、その他の期間は
“Ｌ”レベルとなる信号であり、切り換え回路１０９は
等化パルス期間には分周回路１０４からの周波数ｆＨの
信号を選択し、その他の期間には遅延回路１０８からの
時間ΔＴ（１．１９μｓ）だけ遅延した周波数ｆＨの信
号を選択する。

【００１９】したがって、切り換え回路１０９で等化パ
ルス期間には水平同期信号の中央と等化パルスの中央と
の位相差ΔＴだけ位相をずらした帰還信号を位相検波回
路１０１へ供給するので、等化パルス期間にも正常に位
相検波できる。

【００２０】次に、前述の等化パルス指示信号を作成す
る手段について説明する。同期分離回路１０５は入力映
像信号より垂直同期信号ＶＤを分離する。この垂直同期
信号ＶＤはカウンタ回路１０６をリセットする。カウン
タ回路１０６はＶＣＯ１０３の出力クロックを計数す
る。ＶＣＯ１０３の出力クロックは水平同期信号、垂直
同期信号に同期しており、また垂直同期信号でリセット
するのでカウンタ回路１０６の計数値は垂直同期信号と
位相同期している。従って、カウンタ回路１０６の計数
値により等化パルス期間及び垂直同期信号期間は識別で
きるので、デコーダ１０７でカウンタ回路１０６の計数
値をデコードして、等化パルス期間を示す等化パルス指
示信号および垂直同期信号期間を示す垂直同期指示信号
を作成する。等化パルス指示信号は切り換え回路１０９
の信号選択動作を制御し、垂直同期指示信号は位相検波
回路１０１の位相検波動作を制御する。位相検波回路１
０１は水平同期信号部分および等化パルス期間には正常
に位相検波できるが、垂直帰線消去期間の垂直同期信号
期間には正常に位相検波できない。そこで、垂直同期指
示信号の制御により垂直同期信号期間には位相検波動作
を止めて、その前ラインでの位相検波出力をホールドす
る。

【００２１】以上のように本実施例によれば、遅延回路
１０８および切り換え回路１０９を分周回路１０４と位
相検波回路１０１の間に設けて、分周回路１０４から位
相検波回路１０１への帰還信号を等化パルス期間に水平
同期信号の中央と等化パルスの中央との位相差ΔＴだけ
位相をずらして位相検波回路１０１へ帰還させるので、
等化パルス期間にも正常に位相検波できる。したがっ
て、等化パルス期間にも正常に位相差を検出できるの
で、垂直帰線消去期間での位相同期回路の応答特性の劣
化は無い。

【００２２】（実施例２）図４に本発明の第２の実施例
を示すブロック図を示し、以下、この図面に基ずいて説
明する。なお、第１の実施例の構成要素と同じ構成要素
には同じ番号を付けている。

【００２３】本実施例では切り換え回路１０９を削除し
て位相検波回路１１０と切り換え回路１１１を新たに設
け、位相検波回路１０１と１１０のそれぞれの位相検波
出力を切り換え回路１１１において等化パルス期間とそ
の他の期間とで切り換えてループフィルタ１０２へ供給
する。つまり、第１の実施例では帰還信号の位相をΔＴ
だけ切り換えるが、第２の実施例ではΔＴだけ位相の異
なる２個の帰還信号とそれに合わせて２個の位相検波回
路を設け、それぞれの位相検波回路の出力を切り換え
る。

【００２４】上記構成では、等化パルス期間には第１の
帰還信号に対して水平同期信号の中央と等化パルスの中
央との位相差ΔＴだけ位相のずれた第２の帰還信号と等
化パルスとの位相差を第２の位相検波手段１１０で検出
するので、等化パルス期間にも正常に位相検波できる。

【００２５】次に、図４の第２の実施例についてより詳
細に説明する。ただし、第１の実施例と同じ部分につい
ては説明を簡略にする。入力映像信号は位相検波回路１
０１、位相検波回路１１０及び同期分離回路１０５へ供
給される。位相検波回路１０１は入力映像信号の水平同
期信号と遅延回路１０８より供給される第１の帰還信号
との位相差を検出し、切り換え回路１１１の一方の入力
端子へ供給する。位相検波回路１１０は入力映像信号の
等化パルスと分周回路１０４より供給される第２の帰還
信号との位相差を検出し、切り換え回路１１１のもう一
方の入力端子へ供給する。切り換え回路１１１はデコー
ダ回路１０７からの等化パルス／垂直同期指示信号に応
じて位相検波回路１０１の位相検波出力または位相検波
回路１１０の位相検波出力を選択して、ループフィルタ
１０２へ供給する。ここで、等化パルス／垂直同期指示
信号は等化パルス期間および垂直同期信号期間は“Ｈ”
レベル，その他の期間は“Ｌ”レベルとなる信号であ
り、切り換え回路１１１は等化パルスおよび垂直同期信
号期間には位相検波回路１１０の位相検波出力を選択
し、その他の期間には位相検波回路１０１の位相検波出
力を選択する。分周回路１０４は周波数ｎ×ｆＨのクロ
ック信号を分周して周波数ｆＨの第２の帰還信号を作成
し、位相検波回路１１０および遅延回路１０８へ供給す
る。遅延回路１０８は第２の帰還信号を水平同期信号の
中央と等化パルスの中央との位相差ΔＴだけ遅延させ
て、位相検波回路１０１へ供給する。

【００２６】次に、前述の等化パルス／垂直同期指示信
号を作成する手段について説明する。同期分離回路１０
５は入力映像信号より垂直同期信号ＶＤを分離する。こ
の垂直同期信号ＶＤはカウンタ回路１０６をリセットす
る。カウンタ回路１０６はＶＣＯ１０３の出力クロック
を計数する。そして、デコーダ１０７でカウンタ回路１
０６の計数値をデコードして、等化パルス期間および垂
直同期信号期間を示す等化パルス／垂直同期指示信号お
よび垂直同期信号期間を示す垂直同期指示信号を作成す
る。等化パルス／垂直同期指示信号は切り換え回路１１
１の信号選択動作を制御し、垂直同期指示信号は位相検
波回路１０１と位相検波回路１１０の位相検波動作を制
御する。位相検波回路１０１および位相検波回路１１０
は垂直同期信号期間には正常に位相検波できない。そこ
で、垂直同期指示信号の制御により垂直同期信号期間に
は位相検波動作を止めて、その前ラインでの位相検波出
力をホールドする。

【００２７】以上のように本実施例によれば、切り換え
回路１１１で切り換えることによって、通常は位相検波
回路１０１の位相検波出力を用い、等化パルス期間には
水平同期信号の中央と等化パルスの中央との位相差ΔＴ
だけ位相のずれた第２の帰還信号を用いて位相検波回路
１１０で位相検波した位相検波出力を用いるので、等化
パルス期間にも正常に位相差を検出できる。したがっ
て、垂直帰線消去期間での位相同期回路の応答特性の劣
化は無い。

【００２８】（実施例３）図５に本発明の第３の実施例
を示すブロック図を示し、以下、この図面に基ずいて説
明する。なお、第１の実施例および第２の実施例の構成
要素と同じ構成要素には同じ番号を付けている。本実施
例では第１の実施例において、遅延回路１０８を可変遅
延回路１１２に変更するとともに、幅計数回路１１３，
１１４と演算回路１１５を設けて、水平同期信号と等化
パルスのそれぞれの幅に応じて可変遅延回路１１２の遅
延時間ΔＴを制御するようにした。

【００２９】ΔＴの値は（５）式に示したようにＮＴＳ
Ｃ方式では、 ΔＴ＝１．１９μｓ …（５） であるが、同期信号幅が規格からずれれば、ΔＴ＝Ｔ１
／２−Ｔ２／２ …（１）である。

【００３０】本発明の主旨は、等化パルス期間に水平同
期信号の中央と等化パルスの中央との位相差ΔＴだけ帰
還信号の位相をずらして等化パルス期間にも正常に位相
検波できるようにして、垂直帰線消去期間での位相同期
回路の応答特性を向上させることにある。

【００３１】上記構成では、同期信号の幅を検出してそ
れに応じて時間ΔＴを制御するので、第１，第２の実施
例よりも等化パルス期間での位相検波精度が向上して、
垂直帰線消去期間での位相同期回路の応答特性はさらに
向上する。

【００３２】次に、図５の第３の実施例についてより詳
細に説明する。ただし、第１の実施例と同じ部分につい
ては説明を簡略にする。入力映像信号は位相検波回路１
０１及び同期分離回路１０５へ入力する。位相検波回路
１０１は入力映像信号の水平同期信号、等化パルスと切
り換え回路１０９より入力する帰還信号との位相差を検
出し、ループフィルタ１０２へ出力する。ＶＣＯ１０３
はループフィルタ１０２の出力に応じて発振周波数が変
化する可変周波数発振器であり、周波数ｎ×ｆＨのクロ
ック信号を発振する。分周回路１０４は周波数ｎ×ｆＨ
のクロック信号を分周して周波数ｆＨの信号を作成し、
切り換え回路１０９の“Ｈ”側の入力端子および可変遅
延回路１１２へ供給する。可変遅延回路１１２は分周回
路１０４の出力の周波数ｆＨの信号を時間ΔＴだけ遅延
させて、切り換え回路１０９の“Ｌ”側の入力端子へ供
給する。ここで、可変遅延回路１１２の遅延時間ΔＴは
演算回路１１５の出力であるΔＴ制御信号で制御され
る。切り換え回路１０９はデコーダ回路１０７からの等
化パルス指示信号に応じて、等化パルス期間には分周回
路１０４からの周波数ｆＨの信号を選択し、その他の期
間には可変遅延回路１１２からの時間ΔＴだけ遅延した
周波数ｆＨの信号を選択して、帰還信号として位相検波
回路１０１へ供給する。

【００３３】次に、前述の等化パルス指示信号等のタイ
ミング信号を作成する手段について説明する。同期分離
回路１０５は入力映像信号より垂直同期信号ＶＤおよび
複合同期信号ＣＳを分離する。この垂直同期信号ＶＤは
カウンタ回路１０６をリセットする。また、複合同期信
号ＣＳは幅計数回路１１３，１１４へそれぞれ供給され
る。カウンタ回路１０６はＶＯＣ１０３の出力クロック
を計数する。そして、デコーダ１０７でカウンタ回路１
０６の計数値をデコードして、等化パルス期間を示す等
化パルス指示信号、垂直同期信号期間を示す垂直同期指
示信号、および等化パルス期間と垂直同期信号期間以外
の期間で予め定められたライン数の期間を示す水平同期
指示信号を作成する。等化パルス指示信号は切り換え回
路１０９の帰還信号選択動作と幅計数回路１１３での等
化パルス幅の計数動作を制御する。垂直同期指示信号は
位相検波回路１０１の位相検波動作を制御する。さら
に、水平同期指示信号は幅計数回路１１４での水平同期
信号幅の計数動作を制御する。ここで、水平同期指示信
号で示される期間での水平同期信号幅を計数するわけで
あるが、等化パルス期間になったときに期間信号に与え
るべき位相差ΔＴを求めるのが目的なので、出来るだけ
等化パルス期間の直前の水平同期信号の幅を計数するこ
とが望ましい。また、幅の検出精度を向上させるために
複数の水平同期信号の幅を計測することが望ましい。そ
こで、水平同期指示信号は４ライン（ライン：水平走査
期間）の長さであり、垂直同期信号の１０ライン手前
（ＶＨＳ方式ＶＴＲでは垂直同期信号の６．５ライン手
前でヘッドで切り換えるので、それを避けるために）に
位置させる。位相検波回路１０１は垂直同期信号期間に
は正常に位相検波できない。そこで、垂直同期指示信号
の制御により垂直同期信号期間には位相検波動作を止め
て、その前ラインでの位相検波出力をホールドする。

【００３４】次に、同期信号幅の計数を含む時間ΔＴの
制御方法について説明する。幅計数回路１１３は等化パ
ルス幅Ｔ２を、幅計数回路１１４は水平同期信号パルス
幅Ｔ１をそれぞれ計数する。複合同期信号ＣＳは同期信
号期間が“Ｈ”レベル、その他の期間が“Ｌ”レベルの
信号である。幅計数回路１１３はカウンタと積分回路で
構成され、等化パルス指示信号で示される期間に動作す
る。その期間に入力する複合同期信号ＣＳすなわち等化
パルスの立ち上がりエッジでカウンタをリセットする。
そして、カウンタはＶＣＯ１０３の出力をクロック信号
として複合同期信号ＣＳの“Ｈ”区間すなわち等化パル
ス幅を計数し、複合同期信号ＣＳの“Ｌ”区間は計数動
作を止める。複合同期信号の“Ｈ”区間後のカウンタの
計数値には等化パルス幅に比例した値が得られる。検出
精度向上のために等化パルス指示信号で示される期間の
複数の等化パルスでのカウンタ計数値つまり等化パルス
幅を積分して等化パルス幅を示す信号Ｔ２として演算回
路１１５へ供給する。同様に、幅計数回路１１４は水平
同期信号幅を示す信号Ｔ１を検出し、演算回路１１５へ
供給する。演算回路１１５は（１）式に示すように、信
号Ｔ１から信号Ｔ２を引き算した信号を１／２倍した信
号をΔＴ制御信号として可変遅延回路１１２へ供給し
て、可変遅延回路１１２の遅延時間ΔＴを制御する。

【００３５】以上のように本実施例によれば、等化パル
ス期間には水平同期信号の中央と等化パルスの中央との
位相差ΔＴだけ帰還信号の位相をずらして、等化パルス
期間にも等化パルスと帰還信号の位相差を検出できるよ
うにするだけでなく、水平同期信号と等化パルスの幅を
それぞれ検出してそれらに応じて時間ΔＴを変化させる
ので、同期信号の幅が規格からずれているような信号に
対しても等化パルス期間での位相差検出精度が向上し
て、垂直帰線消去期間での位相同期回路の応答特性は向
上する。

【００３６】さらに、本実施例では幅検出回路１１３，
１１４のカウンタのクロック信号にＶＣＯ１０３の出力
信号を用いているが、別の固定発振器の出力をクロック
信号に用いても良い。また、幅検出回路１１３，１１４
はカウンタを用いてデジタル的に同期信号の幅を積分し
て検出しているが、アナログの積分回路を用いて同期信
号幅を検出しても良い。また、演算回路１１５は複数フ
ィールド間でのΔＴ制御信号を積分して出力するように
しても良い。

【００３７】以上説明したように本発明によれば、等化
パルス期間には、水平同期信号の中央と等化パルスの中
央との位相差ΔＴだけ帰還信号の位相をずらすので等化
パルス期間にも位相検波できる。したがって、等化パル
ス期間にも等化パルスと帰還信号の位相差を検出できる
ので、等化パルス期間に位相差検出出力をホールドする
必要はなく、垂直帰線消去期間での位相同期回路の応答
特性は向上する。

【００３８】それで、家庭用ＶＴＲの再生信号のように
垂直帰線消去期間にヘッドの切り換えによる大きなスキ
ューを持つ信号でも、垂直帰線消去期間内での位相同期
回路の応答の改善により垂直帰線消去期間内に位相同期
回路の引き込みが完了するので、画面上部にスキューが
生じることがなくなる。

【００３９】

【発明の効果】以上説明したように本発明によれば、等
化パルス期間にも等化パルスと帰還信号の位相差を検出
できるので、等化パルス期間に位相差検出出力をホール
ドする必要はなく、垂直帰線消去期間での応答特性の向
上した位相同期回路を提供できる。家庭用ＶＴＲの再生
信号のように垂直帰線消去期間にヘッドの切り換えによ
る大きなスキューを持つ信号に対して特に有効である。

【図面の簡単な説明】

【図１】本発明の実施例１に係る位相同期回路である。

【図２】本発明の実施例１に係る位相同期回路の水平同
期部分における位相検波動作を表わす波形図である。

【図３】本発明の実施例１に係る位相同期回路の等化パ
ルス期間における位相検波動作を表わす波形図である。

【図４】本発明の実施例２に係る位相同期回路である。

【図５】本発明の実施例３に係る位相同期回路である。

【図６】従来の位相同期回路である。

【図７】従来の位相同期回路の水平同期部分における位
相検波動作を表わす波形図である。

【図８】従来の位相同期回路の等化パルス期間における
位相検波動作を表わす波形図である。

【符号の説明】

１０１，１１０ 位相検波回路、 １０２ ループフィルタ、 １０３ 可変周波数発振器（ＶＣＯ）、 １０４ 分周回路、 １０５ 同期分離回路、 １０６ カウンタ回路、 １０７ デコーダ、 １０８ 遅延回路、 １０９ 切り換え回路、 １１１ 切り換え回路、 １１２ 可変遅延回路、 １１３，１１４ 幅計数回路、 １１５ 演算回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 同期信号と帰還信号の位相差を検波する
   位相検波手段と、 前記位相検波手段の出力もしくはこれをフィルタリング
   した信号に応じて発振周波数が変化する可変周波数発振
   手段と、 前記可変周波数発振手段の出力もしくはこれを分周した
   前記帰還信号を、等化パルス期間に位相を所定量ずらし
   て前記位相検波手段へ帰還する手段とを具備したことを
   特徴とする位相同期回路。
2. 【請求項２】 水平同期信号と第１の帰還信号の位相差
   を検波する第１の位相検波手段と、 等化パルスと第２の帰還信号の位相差を検波する第２の
   位相検波手段と、 等化パルス期間とその他の期間とで前記第１の位相検波
   手段の出力と前記第２の位相検波手段の出力とを切り換
   える手段と、 前記切り換え手段の出力もしくはこれをフィルタリング
   した信号に応じて発振周波数が変化する可変周波数発振
   手段と、 前記可変周波数発振手段の出力もしくはこれを分周した
   前記第１の帰還信号に対して、水平同期信号と等化パル
   スの位相差から前記第２の帰還信号を生成する手段とを
   具備したことを特徴とする位相同期回路。
3. 【請求項３】 水平同期信号のパルス幅と等化パルスの
   パルス幅をそれぞれ検出し、検出したこれらのパルス幅
   に応じて帰還信号の位相を可変する手段を具備したこと
   を特徴とする請求項１又は２に記載の位相同期回路。