JP2661122B2 - フレーム間予測符号化復号化装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像信号の高能率符号化に係り、特にフレー
ム間予測符号化装置における回線誤り発生時のリフレツ
シユをフレーム間予測符号化復号化する装置に関するも
のである。

〔従来の技術〕

従来、画像信号をフレーム間予測符号化する場合の回
線誤り発生時の符号化誤りに対しては、符号化誤りが発
生後１画像フレームをフレーム内予測符号化で符号化を
行うデマンドリフレツシユや、数フレームごとに数ライ
ンづつを周期的にフレーム内予測符号化で符号化を行う
周期的リフレツシユを行つていた。

〔発明が解決しようとする課題〕

上述した従来のフレーム間予測符号化装置におけるリ
フレツシユは、デマンドリフレツシユの場合、フレーム
内予測符号化の符号化能率はそれほど高くないので、伝
送路ビットレートが低い場合には１画像フレームをフレ
ーム内予測符号化するのにかなり長い時間を必要とする
課題があり、また、周期的リフレツシユの場合にも、伝
送路ビツトレートが低いと、周期的にリフレツシユに割
り当て可能なビツトが少なくなり、１フレーム全体がリ
フレツシユされるまでに相当な時間がかかるという課題
があつた。

〔課題を解決するための手段〕

本発明のフレーム間予測符号化復号化装置は、符号部
には、リフレツシユを行つたフレームのみを記憶する第
１のフレームメモリを有し、初期設定としてフレーム内
符号化にてリフレツシユを行つた以降リフレツシユを行
うときに前記第１のフレームメモリの内容を予測値とし
てフレーム間予測符号化にてリフレツシユを行うよう構
成し、復号部には、リフレツシユを行つたフレームのみ
を記憶する第２のフレームメモリを有し、初期設定とし
てフレーム内復号化にてリフレツシユを行つた以降リフ
レツシユを行うときに上記第２のフレームメモリの内容
を予測値としてフレーム間予測復号化にてリフレツシユ
を行うよう構成したものである。

〔作 用〕

本発明においては、誤り発生時のリフレツシユをフレ
ーム間予測符号化復号化する。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明す
る。

第１図は本発明の一実施例を示すブロツク図である。

図において、11は入力画像信号が印加される入力端
子、12,13・・・17はスイツチの端子、18は符号部の出
力端子、19は復号部の入力端子、20,21・・・23はスイ
ツチの端子、24は復号部の出力端子、25は出力端子、26
は符号部の入力端子である。

31は減算器、32は量子化器、33は加算器、34,35はス
イツチ、36,37は符号部においてリフレツシユを行つた
フレームのみを記憶するフレームメモリで、このフレー
ムメモリ36,37は初期設定としてフレーム内符号化にて
リフレツシユを行つた以降リフレツシユを行うときにそ
のフレームメモリ36,37の内容を予測値としてフレーム
間予測符号化にてリフレツシユを行うように構成されて
いる。38はスイツチ、39は多重化回路、40は制御信号発
生回路、41はこの制御信号発生回路40の出力を入力とす
るオア回路である。

42は分離回路、43は加算器、44はスイツチ、45,46は
復号化においてリフレツシユを行つたフレームのみを記
憶するフレームメモリで、このフレームメモリ45,46は
初期設定としてフレーム内復号化にてリフレツシユを行
つた以降リフレツシユを行うときにそのフレームメモリ
45,46の内容を予測値としてフレーム間予測復号化にて
リフレツシユを行うよう構成されている。47はスイツ
チ、48は分離回路42の出力を入力とするオア回路、49は
デマンドリフレツシユ要求信号発生回路、50,51は伝送
路である。

そして、入力端子11より入力された入力画像信号61
は、スイツチ34の端子12と減算器31およびスイツチ35の
端子15に入力される。この減算器31からはフレーム間予
測誤差信号62が出力され、このフレーム間予測誤差信号
62は量子化器32に入力される。量子化器32からは量子化
されたフレーム間予測誤差信号63が出力され、このフレ
ーム間予測誤差信号63はスイツチ34の端子13と加算器33
に入力される。そして、この加算器33からは局部復号信
号64が出力され、スイツチ35の端子14に入力される。ス
イツチ35からはフレームメモリ書き込み信号65が出力さ
れ、このフレームメモリ書き込み信号65はフレームメモ
リ36とフレームメモリ37に入力される。フレームメモリ
36からはフレームメモリ読み出し信号66が出力され、フ
レームメモリ37からはフレームメモリ読み出し信号67が
出力される。そして、このフレームメモリ読み出し信号
66はスイツチ38の端子16に、フレームメモリ読み出し67
はスイツチ38の端子17にそれぞれ入力される。スイツチ
38からはフレーム間予測信号68が出力され、このフレー
ム間予測信号68は減算器31と加算器33に入力される。ま
た、スイツチ34から送信画像信号69が出力され、この送
信画像信号69は多重化回路39に入力される。

一方、入力端子26からデマンドリフレツシユ要求信号
74が入力され、このデマンドリフレツシユ要求信号74は
制御信号発生回路40に入力される。そして、この制御信
号発生回路40からフレーム内リフレツシユ信号70とフレ
ーム間リフレツシユ信号71が出力され、フレーム内リフ
レツシユ信号70は多重化回路39とスイツチ34およびスイ
ツチ35ならびにオア回路41に入力され、フレーム間リフ
レツシユ信号71は多重化回路39とオア回路41およびスイ
ツチ38に入力される。そして、このオア回路41からはフ
レームメモリ書き込み制御信号72が出力され、このフレ
ームメモリ書き込み制御信号72はフレームメモリ37に入
力される。そして、多重化回路39からは送信多重化信号
73が出力され、この送信多重化信号73は出力端子18を介
して伝送路50を通り復号部の入力端子19に入力される。

復号部の入力端子19からは受信多重化信号75が入力さ
れ、この受信多重化信号75は分離回路42に入力される。
そして、この分離回路42からは受信画像信号76とフレー
ム間リフレツシユ信号77およびフレーム内リフレツシユ
信号78が出力され、この受信画像信号76は加算器43とス
イツチ44の端子20に入力され、フレーム間リフレツシユ
信号77はスイツチ47とオア回路48に入力され、フレーム
内リフレツシユ信号78はオア回路48とスイツチ44に入力
される。そして、加算器43から復号信号79が出力され、
この復号信号79はスイツチ44の端子21に入力される。ス
イツチ44から出力画像信号80が出力され、この出力画像
信号80はフレームメモリ45とフレームメモリ46およびデ
マンドリフレツシユ要求信号発生回路49ならびに出力端
子24に入力される。そして、フレームメモリ45からはフ
レームメモリ読み出し信号81が出力され、このフレーム
メモリ読み出し信号81はスイツチ47の端子23に入力され
る。また、フレームメモリ46からはフレームメモリ読み
出し信号82が出力され、このフレームメモリ読み出し信
号82はスイツチ47の端子22に入力される。そして、スイ
ツチ47から受信フレーム間予測信号83が出力され、この
受信フレーム間予測信号83は加算器43に入力される。

一方、オア回路48からはフレームメモリ書き込み制御
信号84が出力され、このフレームメモリ書き込み制御信
号84はフレームメモリ46に入力される。また、デマンド
リフレツシユ要求信号発生回路49からはデマンドリフレ
ツシユ要求信号85が出力され、このデマンドリフレツシ
ユ要求信号85は出力端子25に入力され、この出力端子25
から伝送路51を通り入力端子26に入力される。

第２図は第１図の動作説明に供するタイムチヤート
で、（ａ）は入力画像信号61を示したものであり、
（ｂ）はフレーム内リフレツシユ信号70、（ｃ）はデマ
ンドリフレツシユ要求信号85、（ｄ）はデマンドリフレ
ツシユ要求信号74、（ｅ）はフレーム間リフレツシユ信
号71、（ｆ）はフレームメモリ書き込み制御信号72、
（ｇ）はフレームメモリ37の内容、（ｈ）はフレームメ
モリ36の内容、（ｉ）はフレームメモリ読み出し信号6
7、（ｊ）はフレームメモリ読み出し信号66、（ｋ）は
フレーム間予測信号68、（ｌ）はフレーム間予測誤差信
号63、（ｍ）は送信画像信号69、（ｎ）は送信多重化信
号73、（ｏ）は受信画像信号76、（ｐ）はフレーム内リ
フレツシユ信号78、（ｑ）はフレーム間リフレツシユ信
号77、（ｒ）はフレームメモリ書き込み制御信号84、
（ｓ）はフレームメモリ46の内容、（ｔ）はフレームメ
モリ45の内容、（ｕ）はフレームメモリ出力信号81、
（ｖ）はフレームメモリ出力信号82、（ｗ）は受信フレ
ーム間予測信号83、（ｘ）は復号信号79、（ｙ）は出力
画像信号80を示したものである。

つぎに、第１図に示す実施例の動作を第２図のタイム
チヤートを参照して説明する。

まず、入力画像信号61（第２図（ａ）参照）はタイム
チヤートで示すように、フレーム１〜フレーム10のフレ
ームが入力される。そして、このフレーム１において、
フレーム内フレツシユ信号70（第２図（ｂ）参照）は
「ハイレベル」になり、スイツチ34は端子12を選択し、
入力画像信号61が送信画像信号69（第２図（ｍ）参照）
として多重化回路39に入力される。また、スイツチ35は
端子15を選択し、フレームメモリ36とフレームメモリ37
に入力画像信号61が入力され、フレームメモリ書き込み
制御信号72（第２図（ｆ）参照）が「ハイレベル」とな
り、フレームメモリ37にフレーム１のデータが書き込ま
れる。また、多重化回路39はフレーム内リフレツシユ信
号70を「ハイレベル」として多重化する。

つぎに分離回路42は受信画像信号76（第２図（ｏ）参
照）としてフレーム１をフレーム内リフレツシユ信号78
（第２図（ｐ）参照）として「ハイレベル」を分離す
る。このフレーム内リフレツシユ信号78が「ハイレベ
ル」のときスイツチ44は端子20を選択してフレームメモ
リ45とフレームメモリ46には受信画像信号76が入力され
る。また、フレームメモリ書き込み制御信号84（第２図
（ｒ）参照）は「ハイレベル」となり、フレームメモリ
46に受信画像信号76としてフレーム１が書き込まれる。
出力端子24からはフレーム１が出力される。

そして、フレーム２〜フレーム６の各フレームは、フ
レーム内リフレツシユ信号70（第２図（ｂ）参照）、フ
レーム間リフレツシユ信号71（第２図（ｅ）参照）とも
に「ローレベル」となる。このときには、スイツチ34は
端子13を、スイツチ35は端子14を、スイツチ38を端子16
をそれぞれ選択し、入力画像信号61は減算器31と量子化
器32および加算器33ならびにフレームメモリ36とから構
成されるフレーム間予測ループによりフレーム間予測誤
差信号63（第２図（ｌ）参照）が演算され、送信画像信
号69（第２図（ｍ）参照）としてフレーム間予測誤差信
号63が多重化回路39に入力され、フレーム内リフレツシ
ユ信号70として「ローレベル」が、フレーム間リフレツ
シユ信号71として「ローレベル」が共に多重化され送信
多重化信号73（第２図（ｎ）参照）となる。また、フレ
ームメモリ書き込み制御信号72は「ローベル」となり、
フレームメモリ37に書き込みは行なわれない。

そして、分離回路42では、受信画像信号76としてフレ
ーム間予測誤差信号63を、フレーム内リフレツシユ信号
78として「ローベル」を、フレーム間リフレツシユ信号
77（第２図（ｑ）参照）として「ローレベル」を分離す
る。このフレーム内リフレツシユ信号78とフレーム間リ
フレツシユ信号77がともに「ローレベル」のときは、ス
イツチ44は端子21を、スイツチ47は端子23をそれぞれ選
択し、加算器43とフレームメモリ45とによりフレーム間
予測復号化ループを構成する。そして、受信画像信号76
はこのフレーム間予測復号化ループで復号化され出力端
子24からフレーム２〜フレーム６を出力する。このと
き、フレームメモリ書き込み制御信号84（第２図（ｒ）
参照）は「ローレベル」となり、フレームメモリ46に書
き込みは行なわれない。そして、フレーム５において誤
りが発生したとき、デマンドリフレツシユ要求信号発生
回路49からデマンドリフレツシユ要求信号85（第２図
（ｃ）参照）として「ローレベル」が出力される。

つぎに、このデマンドリフレツシユ要求信号85は伝送
路51を通つて制御信号発生回路40に入力される。ここ
で、この伝送路51で２フレーム時間遅延するとした場
合、制御信号発生回路40からはフレーム７においてフレ
ーム間リフレツシユ信号71として「ハイレベル」を、フ
レーム内リフレツシユ信号70として「ローレベル」を出
力する。このとき、スイツチ34は端子13を、スイツチ35
は端子14を、スイツチ38は端子17をそれぞれ選択する。
また、フレームメモリ書き込み制御信号72は「ハイレベ
ル」となり、フレームメモリ37は書き込みが行なわれ
る。

このようにして、減算器31と量子化器32および加算器
33ならびにフレームメモリ37とによりフレーム間予測符
号化ループを構成し、画像入力信号61のフレーム７はフ
レーム間予測信号（フレーム間予測値）68（第２図
（ｋ）参照）として、フレームメモリ37のフレームメモ
リ読み出し信号67（第２図（ｉ）参照）、すなわち、フ
レーム１を予測値としてフレーム間予測符号化が行なわ
れる。このときの局部復号信号64はフレームメモリ37に
書き込まれる。

一方、フレーム１を予測値としてフレーム間予測符号
化されたフレーム７のフレーム間予測誤差信号63（第２
図（ｌ）参照）は送信画像信号69（第２図（ｍ）参照）
として、フレーム内リフレツシユ信号70として「ローレ
ベル」を、フレーム間リフレツシユ信号71として「ハイ
レベル」を多重化回路39で多重化して、送信多重化信号
73（第２図（ｎ）参照）を出力端子18から伝送路50に出
力する。

そして、この伝送路50から入力端子19に入力した受信
多重化信号75は分離回路42で受信画像信号76として、フ
レーム間予測信号63を、フレーム内リフレツシユ信号78
として「ローレベル」を、フレーム間リフレツシユ信号
77として「ハイレベル」をそれぞれ分離する。このと
き、スイツチ44は端子21を、スイツチ47は端子22をそれ
ぞれ選択し、加算器43とフレームメモリ46とによりフレ
ーム間予測復号化ループを構成する。また、フレームメ
モリ書き込み制御信号84（第２図（ｒ）参照）は「ハイ
レベル」になり、フレームメモリ46は書き込みが行なわ
れる。

このようにして、受信画像信号76としてのフレーム７
のフレーム間予測誤差信号63は、フレームメモリ読み出
し信号82（第２図（ｖ）参照）のフレーム１を受信フレ
ーム間予測信号（受信フレーム間予測値）83（第２図
（ｗ）参照）としてフレーム間予測復号が行なわれ、出
力画像信号80（第２図（ｙ）参照）としてフレーム７が
出力端子24から出力される。これと同時にフレームメモ
リ46にはフレーム７が書き込まれる。

〔発明の効果〕

以上説明したように本発明は、誤り発生時のリフレツ
シユをフレーム間予測符号化復号化することにより、リ
フレツシユ時間の短縮化ができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、第２図は
第１図の動作説明に供するタイムチヤートである。 31……減算器、32……量子化器、33……加算器、36,37
……フレームメモリ、43……加算器、45,46……フレー
ムメモリ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】フレーム間予測符号化復号化装置におい
   て、符号部には、リフレツシユを行つたフレームのみを
   記憶する第１のフレームメモリを有し、初期設定として
   フレーム内符号化にてリフレツシユを行つた以降リフレ
   ツシユを行うときに前記第１のフレームメモリの内容を
   予測値としてフレーム間予測符号化にてリフレツシユを
   行うよう構成し、復号部には、リフレツシユを行つたフ
   レームのみを記憶する第２のフレームメモリを有し、初
   期設定としてフレーム内復号化にてリフレツシユを行つ
   た以降リフレツシユを行うときに前記第２のフレームメ
   モリの内容を予測値としてフレーム間予測復号化にてリ
   フレツシユを行うよう構成したことを特徴とするフレー
   ム間予測符号化復号化装置。