JPH06140900A - Gate driving circuit of gto - Google Patents
Gate driving circuit of gtoInfo
- Publication number
- JPH06140900A JPH06140900A JP28917592A JP28917592A JPH06140900A JP H06140900 A JPH06140900 A JP H06140900A JP 28917592 A JP28917592 A JP 28917592A JP 28917592 A JP28917592 A JP 28917592A JP H06140900 A JPH06140900 A JP H06140900A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gto
- voltage
- switching element
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は電子装置に広く用いられ
るＧＴＯ（ゲートターンオフサイリスタ）、特にアノー
ドショート形ＧＴＯのゲート駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate drive circuit of a GTO (gate turn-off thyristor) widely used in electronic devices, and more particularly, an anode short type GTO.
【０００２】[0002]
【従来の技術】ＧＴＯはゲートへの正および負の信号に
よりターンオンおよびターンオフが可能なサイリスタで
あり、図５の１に示すように、一般のサイリスタと同様
ＰE ，ＮB ，ＰB ，ＮE の４層構造を有するが、カソー
ド電極とゲート電極の対抗長が長くなるよう構成され、
オン状態においてゲートＧに負のゲート電圧を印加する
とＰB 層中のホールの一部がゲートから吸い出されてタ
ーンオフする。そして許容ターンオフ電流の増大，ター
ンオフ時間の短縮および定格オフ電圧の向上などのため
にアノードＡとＮB 層とを短絡した、所謂アノードショ
ート形の構造を採用したものが多い（図５はこのアノー
ドショート形ＧＴＯを示している）。このＧＴＯは逆方
向の耐圧を殆んど有していないので、サージ電圧などに
よる逆電圧に対する保護用として図５の２に示すように
逆極性並列に還流ダイオード２を接続する。2. Description of the Related Art A GTO is a thyristor which can be turned on and off by positive and negative signals to its gate. As shown in 1 of FIG. 5, like the general thyristor, P E , N B , P B , N. Although it has a four-layer structure of E , it is configured so that the opposing length between the cathode electrode and the gate electrode is long,
When a negative gate voltage is applied to the gate G in the ON state, some of the holes in the P B layer are sucked out from the gate and turned off. Then, in order to increase the allowable turn-off current, shorten the turn-off time, and improve the rated off-voltage, the so-called anode short-type structure in which the anode A and the N B layer are short-circuited is often adopted (FIG. 5 shows this anode. Short GTO is shown). Since this GTO has almost no reverse breakdown voltage, the free wheeling diode 2 is connected in parallel in reverse polarity as shown by 2 in FIG. 5 for protection against reverse voltage due to surge voltage or the like.
【０００３】図４は従来のＧＴＯゲート駆動回路の一例
を示す回路図であり、ゲート駆動回路はオンゲート駆動
回路４とオフゲート駆動回路５とで構成される。オンゲ
ート駆動回路４はＧＴＯ１のゲートＧに正のゲート電圧
を出力する回路であり、ＧＴＯ１のカソードＫにその負
側端子が接続された電源４１と、この電源４１に並列に
接続されたコンデンサ４２と、電源４１の正側端子に抵
抗４３を介してそのコレクタが接続されそのエミッタが
ＧＴＯ１のゲートＧに接続されたトランジスタ４４と、
このトランジスタ４４に駆動信号を出力するオン制御回
路４５とからなっている。オフゲート駆動回路５はＧＴ
Ｏ１のゲートＧに負のゲート電圧を出力する回路であ
り、ＧＴＯ１のカソードＫにその正側端子が接続された
電源５１と、この電源５１に並列に接続されたコンデン
サ５２と、電源５１の負側端子にそのエミッタが接続さ
れそのコレクタがＧＴＯ１のゲートＧに接続されたトラ
ンジスタ５４と、トランジスタ５４のコレクタ・エミッ
タ間に接続された抵抗５３と、このトランジスタ５４に
駆動信号を出力するオフ制御回路５５とからなってい
る。FIG. 4 is a circuit diagram showing an example of a conventional GTO gate drive circuit. The gate drive circuit comprises an on-gate drive circuit 4 and an off-gate drive circuit 5. The on-gate drive circuit 4 is a circuit that outputs a positive gate voltage to the gate G of the GTO 1, a power supply 41 having a negative terminal connected to the cathode K of the GTO 1, and a capacitor 42 connected in parallel to the power supply 41. , A transistor 44 whose collector is connected to the positive terminal of the power supply 41 via a resistor 43, and whose emitter is connected to the gate G of GTO1;
The transistor 44 includes an ON control circuit 45 which outputs a drive signal. Off-gate drive circuit 5 is GT
This is a circuit that outputs a negative gate voltage to the gate G of O1, and a power supply 51 whose positive terminal is connected to the cathode K of GTO1, a capacitor 52 connected in parallel to this power supply 51, and a negative power supply 51. A transistor 54 whose emitter is connected to the side terminal and whose collector is connected to the gate G of the GTO 1, a resistor 53 connected between the collector and the emitter of the transistor 54, and an off control circuit which outputs a drive signal to this transistor 54. It consists of 55.
【０００４】このゲート駆動回路の動作は次の通りであ
る。まずオンゲート駆動回路４の動作は制御回路４５か
らの駆動信号によってトランジスタ４４がオンし、この
トランジスタ４４のオンによって電源４１によって充電
されたコンデンサ４２の両端子間電圧がＧＴＯ１のゲー
トＧ・カソードＫ間に正方向に印加され、この正のゲー
ト電圧によってＧＴＯ１はターンオンする。次に、オフ
ゲート駆動回路５の動作は、制御回路５５からの駆動信
号によってトランジスタ５４がオンし、このトランジス
タ５５のオンによって電源５１によって充電されたコン
デンサ５２の両端子間電圧がＧＴＯ１のゲートＧ・カソ
ードＫ間に負方向に印加され、この負のゲート電圧によ
ってＧＴＯ１はターンオフする。ＧＴＯ１がターンオフ
すると制御回路５５からの出力信号は停止しトランジス
タ５４はオフするが、コンデンサ５２の両端子間電圧は
引き続き抵抗５３を通してＧＴＯ１のゲートＧにゲート
逆バイアス電圧として印加され、ＧＴＯ１のオフ状態を
確実に保持するようになっている。The operation of this gate drive circuit is as follows. First, in the operation of the on-gate drive circuit 4, the transistor 44 is turned on by the drive signal from the control circuit 45, and when the transistor 44 is turned on, the voltage between both terminals of the capacitor 42 charged by the power supply 41 is between the gate G and the cathode K of the GTO 1. Is applied in the positive direction, and the GTO 1 is turned on by this positive gate voltage. Next, in the operation of the off-gate drive circuit 5, the transistor 54 is turned on by the drive signal from the control circuit 55, and when the transistor 55 is turned on, the voltage between both terminals of the capacitor 52 charged by the power supply 51 is the gate G. The negative gate voltage is applied between the cathodes K, and the negative gate voltage turns off the GTO 1. When the GTO1 is turned off, the output signal from the control circuit 55 is stopped and the transistor 54 is turned off. However, the voltage between both terminals of the capacitor 52 is continuously applied as a gate reverse bias voltage to the gate G of the GTO1 through the resistor 53 to turn off the GTO1. Is sure to hold.
【０００５】なお、コンデンサ４２および５２はそれぞ
れ電源４１および５１の出力インピーダンスを下げる働
きをする。The capacitors 42 and 52 function to reduce the output impedance of the power supplies 41 and 51, respectively.
【０００６】[0006]
【発明が解決しようとする課題】前述のゲート駆動回路
においては、ＧＴＯターンオフ直後に生じる再起電圧に
よって、還流ダイオードに立ち上りの急峻な電流が流
れ、この還流ダイオードの電圧降下が、オフゲート駆動
回路から印加されているゲート逆バイアス電圧より高い
場合、ＧＴＯのＮB 層とＰB 層間の接合Ｊ2 は順バイア
ス状態となり（図５参照）、電流がアノードＡから接合
Ｊ2 ，ゲートＧ，図４に示すオフゲート駆動回路５の抵
抗５３，コンデンサ５２を通しカソードＫに流れる。こ
の電流によって抵抗５３に電圧降下を生じ、この電圧降
下はゲート逆バイアス電圧を打ち消すように働くので、
ＧＴＯに加えられているゲート逆バイアス電圧が低下し
ＧＴＯのオフ電圧の低下および誤点弧（接合Ｊ2 が順バ
イアス状態となることにより接合Ｊ2 近傍にキャリアが
蓄積するため）の原因となる。In the above-mentioned gate drive circuit, a steep rising current flows in the freewheeling diode due to the recurrent voltage generated immediately after the GTO is turned off, and the voltage drop of the freewheeling diode is applied from the off-gate drive circuit. higher than the gate reverse bias voltage being, joined J 2 of the N B layer and the P B layers of the GTO becomes forward biased state (see FIG. 5), the junction J 2 current from the anode a, the gate G, in FIG. 4 It flows to the cathode K through the resistor 53 and the capacitor 52 of the off-gate driving circuit 5 shown. This current causes a voltage drop in the resistor 53, and this voltage drop acts to cancel the gate reverse bias voltage.
Reverse gate bias voltage being applied to the GTO becomes a cause of lowering and shoot through current off voltage reduced GTO (the junction J 2 is a carrier in the vicinity of the junction J 2 by a forward bias state to accumulate) .
【０００７】この対策として、図４において、前記抵抗
５３を取り去り、トランジスタ５４をゲート逆バイアス
期間中もオンし、コンデンサ５２の電圧を直接ゲートＧ
に印加する方法が考えられるが、逆バイアス期間中もト
ランジスタ５４をオンすると消費電力が増大する問題が
生じる。本発明の目的はゲート駆動回路の消費電力を増
大することなく、ＧＴＯターンオフ直後の再起電圧によ
って生じるＧＴＯの定格オフ電圧の低下および誤点弧を
防止することにある。As a countermeasure against this, in FIG. 4, the resistor 53 is removed, the transistor 54 is turned on even during the gate reverse bias period, and the voltage of the capacitor 52 is directly applied to the gate G.
However, if the transistor 54 is turned on even during the reverse bias period, the power consumption increases. It is an object of the present invention to prevent a decrease in the rated off-voltage of the GTO and a false firing caused by a restart voltage immediately after the GTO is turned off without increasing the power consumption of the gate drive circuit.
【０００８】[0008]
【課題を解決するための手段】前述の目的を達成するた
めに本発明のＧＴＯのゲート駆動回路はＧＴＯのゲート
に正のゲート電圧を出力するオンゲート駆動回路と、負
のゲート電圧を出力するオフゲート駆動回路とからな
り、前記オフゲート駆動回路はＧＴＯをターンオフする
負のゲート電圧（以下第１の負のゲート電圧と称する）
と、ＧＴＯのターンオフ後にこのゲートに逆バイアスを
加える前記第１の負のゲート電圧より低い第２の負のゲ
ート電圧とを出力するようにする。そして前記オフゲー
ト駆動回路はＧＴＯのカソードにその正側端子が接続さ
れた電源と、この電源に並列に接続された第１のコンデ
ンサと、前記電源の負側端子と前記ＧＴＯのゲートとの
間に接続された第１のスイッチング素子と、この第１の
スイッチング素子にＧＴＯターンオフの駆動信号を出力
する第１の制御回路と、前記電源にダイオードを介し並
列に接続された第２のコンデンサと、この第２のコンデ
ンサと前記ダイオードとの接続点と前記ＧＴＯのゲート
との間に接続された第２のスイッチング素子と、この第
２のスイッチング素子にゲート逆バイアスの駆動信号を
出力する第２の制御回路とからなるようにする。あるい
は前記オフゲート駆動回路はＧＴＯのカソードにその正
側端子が接続された電源と、この電源に並列に接続され
た第１のコンデンサと、前記電源の負側端子と前記ＧＴ
Ｏのゲートとの間に接続された第１のスイッチング素子
と、この第１のスイッチング素子にＧＴＯターンオフの
駆動信号を出力する第１の制御回路と、前記電源の負側
端子と前記ＧＴＯのゲートとの間に接続され前記第１の
スイッチング素子より容量の小さい第２のスイッチング
素子と、この第２のスイッチング素子にゲート逆バイア
スの駆動信号を出力する第２の制御回路とからなるよう
にする。In order to achieve the above-mentioned object, a gate driving circuit of a GTO according to the present invention comprises an on-gate driving circuit for outputting a positive gate voltage to a gate of the GTO and an off-gate for outputting a negative gate voltage. And a negative gate voltage for turning off the GTO (hereinafter referred to as a first negative gate voltage).
And a second negative gate voltage lower than the first negative gate voltage for applying a reverse bias to this gate after the GTO is turned off. The off-gate drive circuit has a power source having a positive terminal connected to the cathode of the GTO, a first capacitor connected in parallel to the power source, and a negative terminal of the power source and the gate of the GTO. A connected first switching element, a first control circuit for outputting a GTO turn-off drive signal to the first switching element, a second capacitor connected in parallel to the power supply via a diode, A second switching element connected between a connection point of the second capacitor and the diode and the gate of the GTO, and a second control for outputting a gate reverse bias drive signal to the second switching element. And the circuit. Alternatively, in the off-gate drive circuit, a power source having a positive terminal connected to the cathode of the GTO, a first capacitor connected in parallel to the power source, a negative terminal of the power source, and the GT.
A first switching element connected between the O gate and the first switching element, a first control circuit for outputting a GTO turn-off drive signal to the first switching element, a negative terminal of the power supply and the GTO gate A second switching element connected between the first switching element and the second switching element and having a smaller capacitance than the first switching element, and a second control circuit outputting a gate reverse bias drive signal to the second switching element. .
【０００９】[0009]
【作用】本発明のＧＴＯのゲート駆動回路においては、
オフゲート駆動回路はＧＴＯをターンオフする第１の負
のゲート電圧と、ＧＴＯのターンオフ後このＧＴＯのゲ
ートに逆バイアスを加える前記第１の負のゲート電圧よ
り低い第２の負のゲート電圧とを出力するようにしたの
で、ＧＴＯターンオフ後はこの第２の負のゲート電圧に
よって定まるゲート逆バイアスが印加され、ＧＴＯター
ンオフ直後の再起電圧によって還流ダイオードに電流が
流れその電圧降下がゲート逆バイアス電圧以上になって
も、このゲート逆バイアス電圧は変化しないので、ＧＴ
Ｏの定格オフ電圧の低下および誤点弧は防止されるとと
もに、この低い第２の負のゲート電圧によって消費電力
の増大は抑えられる。そしてこのオフゲート駆動回路は
ＧＴＯのカソードにその正側端子が接続された電源と、
この電源に並列に接続された第１のコンデンサと、前記
電源の負側端子と前記ＧＴＯのゲートとの間に接続され
た第１のスイッチング素子と、この第１のスイッチング
素子にＧＴＯターンオフの駆動信号を出力する第１の制
御回路と、前記電源にダイオードを介し並列に接続され
た第２のコンデンサと、この第２のコンデンサと前記ダ
イオードとの接続点と前記ＧＴＯのゲートとの間に接続
された第２のスイッチング素子と、この第２のスイッチ
ング素子にゲート逆バイアスの駆動信号を出力する第２
の制御回路とからなるようにしたので、ＧＴＯターンオ
フ後はＧＴＯをターンオフする第１の負のゲート電圧よ
り前記ダイオードの正方向電圧降下分が低い第２の負の
ゲート電圧をゲート逆バイアスとして印加できる。ある
いはこのオフゲート駆動回路はＧＴＯのカソードにその
正側端子が接続された電源と、この電源に並列に接続さ
れた第１のコンデンサと、前記電源の負側端子と前記Ｇ
ＴＯのゲートとの間に接続された第１のスイッチング素
子と、この第１のスイッチング素子にＧＴＯターンオフ
の駆動信号を出力する第１の制御回路と、前記電源の負
側端子と前記ＧＴＯのゲートとの間に接続され前記第１
のスイッチング素子より容量の小さい第２のスイッチン
グ素子と、この第２のスイッチング素子にゲート逆バイ
アスの駆動信号を出力する第２の制御回路とからなるよ
うにしたので、第２の負のゲート電圧は、第２のスイッ
チング素子の容量が第１のスイッチング素子の容量より
低い分その大きな内部抵抗によって第１の負のゲート電
圧より低くなり、この低い第２の負のゲート電圧をゲー
ト逆バイアスとして印加できる。In the GTO gate drive circuit of the present invention,
The off-gate driving circuit outputs a first negative gate voltage for turning off the GTO and a second negative gate voltage lower than the first negative gate voltage for applying a reverse bias to the gate of the GTO after turning off the GTO. Therefore, after the GTO turn-off, the gate reverse bias determined by the second negative gate voltage is applied, and the current flows through the freewheeling diode due to the restart voltage immediately after the GTO turn-off, and the voltage drop becomes greater than the gate reverse bias voltage. However, since the gate reverse bias voltage does not change, GT
The decrease of the rated off voltage of O and the false ignition are prevented, and the increase of power consumption is suppressed by the low second negative gate voltage. This off-gate drive circuit has a power supply whose positive terminal is connected to the cathode of the GTO,
A first capacitor connected in parallel to the power source, a first switching element connected between the negative terminal of the power source and the gate of the GTO, and a GTO turn-off drive for the first switching element. A first control circuit that outputs a signal, a second capacitor that is connected in parallel to the power supply via a diode, and a connection point between the connection point between the second capacitor and the diode and the gate of the GTO. And a second switching element for outputting a gate reverse bias drive signal to the second switching element.
After the GTO is turned off, the second negative gate voltage, which is lower than the first negative gate voltage for turning off the GTO in the positive direction voltage drop of the diode, is applied as the gate reverse bias. it can. Alternatively, the off-gate driving circuit includes a power source whose positive terminal is connected to the cathode of the GTO, a first capacitor connected in parallel with the power source, a negative terminal of the power source, and the G terminal.
A first switching element connected between the gate of the TO, a first control circuit for outputting a GTO turn-off drive signal to the first switching element, a negative terminal of the power supply, and a gate of the GTO. Is connected between and
Second switching element having a smaller capacity than the second switching element and a second control circuit outputting a gate reverse bias drive signal to the second switching element, the second negative gate voltage Is lower than the first negative gate voltage due to its large internal resistance because the capacitance of the second switching element is lower than the capacitance of the first switching element, and this low second negative gate voltage is used as the gate reverse bias. Can be applied.
【００１０】[0010]
【実施例】図１は本発明のＧＴＯのゲート駆動回路の一
実施例を示す回路図である。図１に示す本発明のＧＴＯ
のゲート駆動回路は図４に示す従来のＧＴＯのゲート駆
動回路のオフゲート駆動回路の回路構成が異なったもの
で、このオフゲート駆動回路５はその正側端子がＧＴＯ
１のカソードＫに接続された電源５１と、この電源５１
に並列に接続された第１のコンデンサ５２と、電源５１
の負側端子にそのエミッタが接続され、ＧＴＯ１のゲー
トＧにそのコレクタが接続されたスイッチング素子とし
ての第１のトランジスタ５４と、この第１のトランジス
タ５４のベースに駆動信号を出力する第１の制御回路５
５と、電源５１にダイオード５７を介し並列に接続され
た第２のコンデンサ５６と、この第２のコンデンサ５６
とダイオード５７の接続点にそのエミッタが接続され、
ＧＴＯ１のゲートＧにそのコレクタが接続されたスイッ
チング素子としての第２のトランジスタ５８と、この第
２のトランジスタ５８のベースに駆動信号を出力する第
２の制御回路５９とからなっている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a circuit diagram showing an embodiment of a GTO gate drive circuit according to the present invention. The GTO of the present invention shown in FIG.
4 is different from the conventional GTO gate drive circuit shown in FIG. 4 in that the off gate drive circuit has a different circuit configuration.
Power source 51 connected to the cathode K of No. 1 and this power source 51
A first capacitor 52 connected in parallel to the
Of the first transistor 54, the emitter of which is connected to the negative terminal of the GTO1 and the collector of which is connected to the gate G of the GTO 1, and the first transistor 54 which outputs a drive signal to the base of the first transistor 54. Control circuit 5
5, a second capacitor 56 connected in parallel to the power source 51 via a diode 57, and the second capacitor 56.
The emitter is connected to the connection point of the diode 57 and
It comprises a second transistor 58 as a switching element whose collector is connected to the gate G of the GTO 1, and a second control circuit 59 for outputting a drive signal to the base of the second transistor 58.
【００１１】このオフゲート駆動回路の動作を図３に示
す動作波形図を参照して説明する。図３において、図３
（１）は第１の制御回路５５の駆動信号ｆ1 を、図３
（２）は第２の制御回路５９の駆動信号ｆ2 を示す。図
３（１）に示す第１の制御回路５５の駆動信号ｆ1 はＧ
ＴＯ１をターンオフするとき出力され、その出力期間Ｔ
1 はＧＴＯ１のターンオフ時間とテール時間をカバーす
るよう設定される。この駆動信号ｆ1 によってＧＴＯ１
のゲートＧには第１のコンデンサ５２の両端子間電圧か
らトランジスタ５４の正方向電圧降下を差し引いた電圧
が負方向に印加され、この負のゲート電圧（以下第１の
負のゲート電圧と称する）によって、ＧＴＯ１はターン
オフする。第１の制御回路５５の駆動信号ｆ1 が停止す
ると同時に、図３（２）に示すように第２の制御回路５
９の駆動信号ｆ2 が出力され、その出力期間Ｔ2 はＧＴ
Ｏ１のオフ期間の間継続するように設定される。この駆
動信号ｆ2 によってＧＴＯ１のゲートＧには第２のコン
デンサ５６の両端子間電圧からトランジスタ５８の正方
向電圧降下を差し引いた電圧が負方向に印加され、この
負のゲート電圧（以下第２の負のゲート電圧と称する）
がゲート逆バイアス電圧となる。この第２のコンデンサ
５６の両端子間電圧は、第１のコンデンサ５２の両端子
間電圧よりダイオード５７の電圧降下分低い値であり、
このダイオード５７の直列個数を調整することにより第
２のコンデンサ５６の両端子間電圧を第１のコンデンサ
５２の両端子間電圧より任意に下げることができる。図
３（３）はＧＴＯ１のオフゲート期間を示し、オフゲー
ト期間Ｔ3 はＴ1 ＋Ｔ2 となる。The operation of this off-gate drive circuit is shown in FIG.
An operation waveform diagram will be described. In FIG.
(1) is the drive signal f of the first control circuit 551Figure 3
(2) is the drive signal f of the second control circuit 592Indicates. Figure
3 (1) Drive signal f of the first control circuit 551Is G
It is output when TO1 is turned off, and its output period T
1Covers GTO1 turn-off and tail times
Is set. This drive signal f1By GTO1
Is the voltage across the terminals of the first capacitor 52 applied to the gate G of
Voltage minus the positive voltage drop of transistor 54
Is applied in the negative direction, and this negative gate voltage (hereinafter referred to as the first
The negative gate voltage) causes GTO1 to turn.
Turn off. Drive signal f of the first control circuit 551Will stop
At the same time, the second control circuit 5 as shown in FIG.
Drive signal f of 92Is output and its output period T2Is GT
It is set to continue during the off period of O1. This drive
Motion signal f2As a result, the second gate is connected to the gate G of GTO1.
Square voltage of transistor 58 from voltage across both terminals of capacitor 56
The voltage minus the voltage drop is applied in the negative direction.
Negative gate voltage (hereinafter referred to as the second negative gate voltage)
Is the gate reverse bias voltage. This second capacitor
The voltage between both terminals of 56 is the both terminals of the first capacitor 52.
It is a value that is lower than the inter-voltage by the voltage drop of the diode 57,
By adjusting the number of diodes 57 in series,
The voltage between both terminals of the second capacitor 56 is changed to the first capacitor.
The voltage between both terminals of 52 can be arbitrarily lowered. Figure
3 (3) indicates the off-gate period of GTO1,
Period T3Is T1+ T2Becomes
【００１２】ここで、第２のコンデンサ５６および第２
のトランジスタ５８は第２の負のゲート電圧が第１の負
のゲート電圧より低いことから第１のコンデンサ５２お
よび第１のトランジスタ５４に比して、それぞれその容
量を、例えば１／２程度に低減することができ、消費電
力の増大は抑えられる。図２は本発明のＧＴＯのゲート
駆動回路の異なる実施例を示す回路図である。図２は図
１において、第２のコンデンサ５６およびダイオード５
７が取り去られ、第２のトランジスタ５８のエミッタは
電源５１の負側端子に接続され、かつこの第２のトラン
ジスタ５８の容量は第１のトランジスタ５４の容量より
小さく設定されたものである。Here, the second capacitor 56 and the second capacitor
Since the second negative gate voltage of the transistor 58 is lower than the first negative gate voltage, the capacitance of the transistor 58 is reduced to, for example, about 1/2 of that of the first capacitor 52 and the first transistor 54. It can be reduced and the increase in power consumption can be suppressed. FIG. 2 is a circuit diagram showing a different embodiment of the GTO gate drive circuit of the present invention. 2 is the same as FIG. 1 except that the second capacitor 56 and the diode 5
7 is removed, the emitter of the second transistor 58 is connected to the negative terminal of the power supply 51, and the capacity of the second transistor 58 is set to be smaller than the capacity of the first transistor 54.
【００１３】このオフゲート駆動回路の動作は、図１に
示す実施例と同様であるが、第２の負のゲート電圧は、
第２のトランジスタ５８の容量が第１のトランジスタ５
４の容量より低い分その大きな内部抵抗によって第１の
負のゲート電圧より低くなり、この低い第２の負のゲー
ト電圧がゲート逆バイアスとして印加される。なお、図
２に示す実施例は回路部品が図１の実施例より削減され
る。The operation of this off-gate drive circuit is similar to that of the embodiment shown in FIG. 1, but the second negative gate voltage is
The capacitance of the second transistor 58 is equal to that of the first transistor 5
Since the capacitance is lower than the capacitance of 4, the voltage becomes lower than the first negative gate voltage due to its large internal resistance, and this low second negative gate voltage is applied as a gate reverse bias. Note that the embodiment shown in FIG. 2 has fewer circuit components than the embodiment of FIG.
【００１４】[0014]
【発明の効果】本発明のＧＴＯのゲート駆動回路におい
ては、オフゲート駆動回路はＧＴＯをターンオフする第
１の負のゲート電圧と、ＧＴＯのターンオフ後このＧＴ
Ｏのゲートに逆バイアスを加える前記第１の負のゲート
電圧により低い第２の負のゲート電圧とを出力するよう
にしたので、ＧＴＯターンオフ後はこの第２の負のゲー
ト電圧によって定まるゲート逆バイアスが印加され、Ｇ
ＴＯターンオフ直後の再起電圧によって還流ダイオード
に電流が流れその電圧降下がゲート逆バイアス電圧以上
になっても、このゲート逆バイアス電圧は変化しないの
で、ＧＴＯの定格オフ電圧の低下および誤点弧は防止さ
れるとともに、この低い第２の負のゲート電圧によって
消費電力の増大は抑えられるので、低消費電力で信頼性
の高いＧＴＯのゲート駆動回路が得られる。In the gate driving circuit for the GTO of the present invention, the off-gate driving circuit turns off the first negative gate voltage for turning off the GTO, and after turning off the GTO, this GT is turned off.
Since the second negative gate voltage lower than the first negative gate voltage for applying a reverse bias to the gate of O is output, the gate reverse voltage determined by the second negative gate voltage after the GTO turn-off. Bias is applied and G
Even if a current flows through the freewheeling diode due to the re-elevation voltage immediately after the turn-off of the TO and the voltage drop becomes equal to or higher than the gate reverse bias voltage, the gate reverse bias voltage does not change. At the same time, since the increase in power consumption is suppressed by the low second negative gate voltage, it is possible to obtain a highly reliable GTO gate drive circuit with low power consumption.
【図１】本発明のＧＴＯの駆動回路の一実施例を示す回
路図FIG. 1 is a circuit diagram showing an embodiment of a GTO drive circuit of the present invention.
【図２】本発明のＧＴＯの駆動回路の異なる実施例を示
す回路図FIG. 2 is a circuit diagram showing another embodiment of the GTO driving circuit of the present invention.
【図３】図１に示す本発明のＧＴＯの駆動回路の動作波
形図3 is an operation waveform diagram of the driving circuit of the GTO of the present invention shown in FIG.
【図４】従来のＧＴＯの駆動回路の一例を示す回路図FIG. 4 is a circuit diagram showing an example of a conventional GTO drive circuit.
【図５】通常のアノードショート形ＧＴＯを示す一部断
面構造を含む系統図FIG. 5 is a system diagram including a partial cross-sectional structure showing a normal anode short type GTO.
１ ＧＴＯ ２ 還流ダイオード ４ オンゲート駆動回路 ５ オフゲート駆動回路 ５１ 電源 ５２ コンデンサ（第１の） ５４ トランジスタ（第１の） ５５ 制御回路（第１の） ５６ コンデンサ（第２の） ５７ ダイオード ５８ トランジスタ（第２の） ５９ 制御回路（第２の） 1 GTO 2 free wheeling diode 4 on-gate drive circuit 5 off-gate drive circuit 51 power supply 52 capacitor (first) 54 transistor (first) 55 control circuit (first) 56 capacitor (second) 57 diode 58 transistor (first) 2) 59 control circuit (second)
Claims (3)
アノードショート形ＧＴＯのゲート駆動回路であって、
前記ＧＴＯのゲートに正のゲート電圧を出力するオンゲ
ート駆動回路と、負のゲート電圧を出力するオフゲート
駆動回路とからなり、前記オフゲート駆動回路はＧＴＯ
をターンオフする負のゲート電圧（以下第１の負のゲー
ト電圧と称する）と、ＧＴＯのターンオフ後にこのゲー
トに逆バイアスを加える前記第１の負のゲート電圧より
低い第２の負のゲート電圧とを出力することを特徴とす
るＧＴＯのゲート駆動回路。1. A gate drive circuit of an anode short type GTO in which a free wheeling diode is connected in parallel in reverse polarity,
The GTO includes an on-gate driving circuit that outputs a positive gate voltage to the gate and an off-gate driving circuit that outputs a negative gate voltage. The off-gate driving circuit is a GTO.
A negative gate voltage (hereinafter referred to as a first negative gate voltage) for turning off the GTO, and a second negative gate voltage lower than the first negative gate voltage for applying a reverse bias to the gate after the GTO is turned off. GTO gate drive circuit characterized by outputting
駆動回路はＧＴＯのカソードにその正側端子が接続され
た電源と、この電源に並列に接続された第１のコンデン
サと、前記電源の負側端子と前記ＧＴＯのゲートとの間
に接続された第１のスイッチング素子と、この第１のス
イッチング素子にＧＴＯターンオフの駆動信号を出力す
る第１の制御回路と、前記電源にダイオードを介し並列
に接続された第２のコンデンサと、この第２のコンデン
サと前記ダイオードとの接続点と前記ＧＴＯのゲートと
の間に接続された第２のスイッチング素子と、この第２
のスイッチング素子にゲート逆バイアスの駆動信号を出
力する第２の制御回路とからなることを特徴とするＧＴ
Ｏのゲート駆動回路。2. The off-gate drive circuit according to claim 1, wherein the cathode of the GTO has a positive side connected to a power source, a first capacitor connected in parallel to the power source, and a negative side of the power source. A first switching element connected between the side terminal and the gate of the GTO; a first control circuit for outputting a GTO turn-off drive signal to the first switching element; and a parallel connection to the power supply via a diode. A second capacitor connected to the GTO, a second switching element connected between the connection point of the second capacitor and the diode and the gate of the GTO,
And a second control circuit which outputs a gate reverse bias drive signal to the switching element of the GT.
O gate drive circuit.
駆動回路はＧＴＯのカソードにその正側端子が接続され
た電源と、この電源に並列に接続された第１のコンデン
サと、前記電源の負側端子と前記ＧＴＯのゲートとの間
に接続された第１のスイッチング素子と、この第１のス
イッチング素子にＧＴＯターンオフの駆動信号を出力す
る第１の制御回路と、前記電源の負側端子と前記ＧＴＯ
のゲートとの間に接続され前記第１のスイッチング素子
より容量の小さい第２のスイッチング素子と、この第２
のスイッチング素子にゲート逆バイアスの駆動信号を出
力する第２の制御回路とからなることを特徴とするＧＴ
Ｏのゲート駆動回路。3. The off-gate drive circuit according to claim 1, wherein the cathode of the GTO has a positive side terminal connected to a power source, a first capacitor connected in parallel to the power source, and a negative side of the power source. A first switching element connected between a side terminal and the gate of the GTO; a first control circuit for outputting a GTO turn-off drive signal to the first switching element; and a negative side terminal of the power supply. The GTO
A second switching element having a smaller capacitance than the first switching element, the second switching element being connected between the second switching element and the second switching element;
And a second control circuit which outputs a gate reverse bias drive signal to the switching element of the GT.
O gate drive circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28917592A JPH06140900A (en) | 1992-10-28 | 1992-10-28 | Gate driving circuit of gto |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28917592A JPH06140900A (en) | 1992-10-28 | 1992-10-28 | Gate driving circuit of gto |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140900A true JPH06140900A (en) | 1994-05-20 |
Family
ID=17739742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28917592A Pending JPH06140900A (en) | 1992-10-28 | 1992-10-28 | Gate driving circuit of gto |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140900A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012039174A1 (en) * | 2010-09-21 | 2012-03-29 | 三菱電機株式会社 | Gate drive circuit of semiconductor switching device |
-
1992
- 1992-10-28 JP JP28917592A patent/JPH06140900A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012039174A1 (en) * | 2010-09-21 | 2012-03-29 | 三菱電機株式会社 | Gate drive circuit of semiconductor switching device |
| JP5400968B2 (en) * | 2010-09-21 | 2014-01-29 | 三菱電機株式会社 | Semiconductor switching element gate drive circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| US7319579B2 (en) | Snubber circuit | |
| US5077651A (en) | Snubber circuit of power converter | |
| US4748351A (en) | Power MOSFET gate driver circuit | |
| US4378586A (en) | Protective circuitry for semiconductor switches | |
| US6807071B1 (en) | Transformer isolated driver | |
| JP2000333441A (en) | Gate control circuit for insulated gate semiconductor device | |
| JP2007104805A (en) | Gate drive circuit of voltage-driven semiconductor element | |
| EP0244907B1 (en) | Switched voltage converter | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| JPH0715949A (en) | Gate driving circuit for power converter | |
| JP3602011B2 (en) | Control circuit | |
| JP2001292564A (en) | Electron charge pump apparatus | |
| JP3240489B2 (en) | IGBT overcurrent protection device and IGBT protection device | |
| JPS60230716A (en) | Electronic switch | |
| JPH06140900A (en) | Gate driving circuit of gto | |
| KR20110139886A (en) | Gate drive circuit of inverter | |
| US4739199A (en) | High switching speed semiconductor device | |
| JPH10136637A (en) | Snubber circuit of semiconductor switching device | |
| JP3039092B2 (en) | Short circuit protection circuit | |
| JPH0720365B2 (en) | Driving circuit for electrostatic induction type self-extinguishing element | |
| JPH0678525A (en) | Driver circuit | |
| US20240113703A1 (en) | Oring fet control circuit and method | |
| JPS61182324A (en) | Gate driver | |
| JPH09140122A (en) | Igbt driving reverse bias circuit |