JPH06140484A - プローブカード - Google Patents
プローブカードInfo
- Publication number
- JPH06140484A JPH06140484A JP4289947A JP28994792A JPH06140484A JP H06140484 A JPH06140484 A JP H06140484A JP 4289947 A JP4289947 A JP 4289947A JP 28994792 A JP28994792 A JP 28994792A JP H06140484 A JPH06140484 A JP H06140484A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- pga
- input
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】入出力端子がアレイ状に配置されているパッケ
ージに実装された形態のＩＣの高速・高周波領域の検査
を可能にする検査用治具を実現する。 【構成】セラミック基板（１）と、この基板上に形成さ
れた配線層（５）とを具え、配線層（５）は、樹脂絶縁
膜（２）と、この膜内に形成されたグランド層（４）
と、特性インピーダンスがグランド層までの樹脂絶縁膜
厚により制御されて形成された引き出し信号線（３）と
で構成され、配線層（５）の表面に形成されて被検査Ｉ
Ｃの入出力端子と接続する接続用パッド（６）と、配線
層（５）またはセラミック基板（１）の表面に形成され
て検査用信号の入出力端子となるプローブパッド（７）
とが引き出し信号線（３）により電気的に接続されてお
り、終端用の薄膜抵抗（９）およびノイズ低減用の薄膜
バイパスコンデンサ（１０）が、配線層（５）またはセ
ラミック基板（１）の表面に形成されている構成とす
る。
ージに実装された形態のＩＣの高速・高周波領域の検査
を可能にする検査用治具を実現する。 【構成】セラミック基板（１）と、この基板上に形成さ
れた配線層（５）とを具え、配線層（５）は、樹脂絶縁
膜（２）と、この膜内に形成されたグランド層（４）
と、特性インピーダンスがグランド層までの樹脂絶縁膜
厚により制御されて形成された引き出し信号線（３）と
で構成され、配線層（５）の表面に形成されて被検査Ｉ
Ｃの入出力端子と接続する接続用パッド（６）と、配線
層（５）またはセラミック基板（１）の表面に形成され
て検査用信号の入出力端子となるプローブパッド（７）
とが引き出し信号線（３）により電気的に接続されてお
り、終端用の薄膜抵抗（９）およびノイズ低減用の薄膜
バイパスコンデンサ（１０）が、配線層（５）またはセ
ラミック基板（１）の表面に形成されている構成とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、入出力端子がアレイ状
に配置されているパッケージに実装された形態のＩＣの
検査用治具であるプローブカードに関するものである。
に配置されているパッケージに実装された形態のＩＣの
検査用治具であるプローブカードに関するものである。
【０００２】
【従来の技術】入出力端子がアレイ状に配置されている
パッケージに実装された形態のＩＣの概略を図３，図４
を用いて説明する。図３（ａ）はピンをアレイ状に配置
された入出力端子１１を有するピングリッドアレイ（Ｐ
ＧＡ）パッケージに実装されたＩＣ１２であり、図３
（ｂ）は図３（ａ）を上下反転して示したものである。
図４はピンの替わりに、パッドを入出力端子３１に用い
たパッドグリッドアレイ（ＰＧＡ）パッケージに実装さ
れたＩＣ３２の形状を示す。図４（ｂ）は図４（ａ）を
上下反転して示したものである。構造は図３のピンを入
出力端子１１とするピングリッドアレイ（ＰＧＡ）パッ
ケージに実装されたＩＣ（以下ではＰＧＡ−ＩＣと呼
称）１２と同様であるので、以下の説明はピンを用いた
（図３）タイプで代表する。
パッケージに実装された形態のＩＣの概略を図３，図４
を用いて説明する。図３（ａ）はピンをアレイ状に配置
された入出力端子１１を有するピングリッドアレイ（Ｐ
ＧＡ）パッケージに実装されたＩＣ１２であり、図３
（ｂ）は図３（ａ）を上下反転して示したものである。
図４はピンの替わりに、パッドを入出力端子３１に用い
たパッドグリッドアレイ（ＰＧＡ）パッケージに実装さ
れたＩＣ３２の形状を示す。図４（ｂ）は図４（ａ）を
上下反転して示したものである。構造は図３のピンを入
出力端子１１とするピングリッドアレイ（ＰＧＡ）パッ
ケージに実装されたＩＣ（以下ではＰＧＡ−ＩＣと呼
称）１２と同様であるので、以下の説明はピンを用いた
（図３）タイプで代表する。
【０００３】従来のＰＧＡ−ＩＣの電気特性検査法を図
５を用いて説明する。図５の様なプリント配線板１３を
用いたプローブカードの接続用パッド２２にＰＧＡ−Ｉ
Ｃ１２をバンプ等を用いてプリント配線板１３に搭載
し、検査用パッド１５とプローブコネクタとを電気的に
接触させ、直流電源、パルス発生器、パルス波形観測装
置等を接続して、電気特性検査を行っている。クロック
が数１０ＭＨzを越える高周波領域でのＰＧＡ−ＩＣ１
２の検査では、配線の展開部の信号線１４の特性インピ
ーダンスを整合させ信号の反射歪みを抑える必要があ
る。また、終端用チップ抵抗１６、ノイズ低減用のバイ
パスコンデンサ１７をプリント配線板上に搭載する必要
がある。
５を用いて説明する。図５の様なプリント配線板１３を
用いたプローブカードの接続用パッド２２にＰＧＡ−Ｉ
Ｃ１２をバンプ等を用いてプリント配線板１３に搭載
し、検査用パッド１５とプローブコネクタとを電気的に
接触させ、直流電源、パルス発生器、パルス波形観測装
置等を接続して、電気特性検査を行っている。クロック
が数１０ＭＨzを越える高周波領域でのＰＧＡ−ＩＣ１
２の検査では、配線の展開部の信号線１４の特性インピ
ーダンスを整合させ信号の反射歪みを抑える必要があ
る。また、終端用チップ抵抗１６、ノイズ低減用のバイ
パスコンデンサ１７をプリント配線板上に搭載する必要
がある。
【０００４】実際のＰＧＡ−ＩＣ１２を検査する場合の
例として、３６４端子のＰＧＡ−ＩＣ１２の概要を図６
（ａ）に示す。また、図６（ｂ）はこのＰＧＡ−ＩＣ１
２の端子をプリント配線板１３に引き出し線４３を形成
して展開する場合の状態を示す。プリント配線板１３で
は、図６（ｂ）に示すように１.２７ｍｍ千鳥配列のス
ルーホールでピン間１本の配列がほぼ限界である。した
がって、ＰＧＡ−ＩＣ１２の端子ピッチを１ｍｍ以下に
さらに小さくすることは困難であり、ＰＧＡ−ＩＣ１２
を小形化できない。また、図６（ａ）に示す３６４端子
のＰＧＡ−ＩＣ１２を検査するには、仮に図６（ｂ）の
ように信号端子４１をグランド（ＧＮＤ）端子４２で囲
う構造とすると、信号の展開に３層必要である。特性イ
ンピーダンスを制御するためストリップライン構造にす
ると、ＧＮＤ層も含め７層以上必要となり、さらに信号
端子数が増大するとピッチを拡げるか、層数を増やす必
要があり、実用的でない。具体的には、引き出し線間の
ピッチに現在のプリント配線板製造技術の限界を適用
し、多層化すれば引き出し信号線の展開は可能と考えら
れるが、必要な端子数を搭載するには展開面積が極めて
大きくなり実用的でない。
例として、３６４端子のＰＧＡ−ＩＣ１２の概要を図６
（ａ）に示す。また、図６（ｂ）はこのＰＧＡ−ＩＣ１
２の端子をプリント配線板１３に引き出し線４３を形成
して展開する場合の状態を示す。プリント配線板１３で
は、図６（ｂ）に示すように１.２７ｍｍ千鳥配列のス
ルーホールでピン間１本の配列がほぼ限界である。した
がって、ＰＧＡ−ＩＣ１２の端子ピッチを１ｍｍ以下に
さらに小さくすることは困難であり、ＰＧＡ−ＩＣ１２
を小形化できない。また、図６（ａ）に示す３６４端子
のＰＧＡ−ＩＣ１２を検査するには、仮に図６（ｂ）の
ように信号端子４１をグランド（ＧＮＤ）端子４２で囲
う構造とすると、信号の展開に３層必要である。特性イ
ンピーダンスを制御するためストリップライン構造にす
ると、ＧＮＤ層も含め７層以上必要となり、さらに信号
端子数が増大するとピッチを拡げるか、層数を増やす必
要があり、実用的でない。具体的には、引き出し線間の
ピッチに現在のプリント配線板製造技術の限界を適用
し、多層化すれば引き出し信号線の展開は可能と考えら
れるが、必要な端子数を搭載するには展開面積が極めて
大きくなり実用的でない。
【０００５】また、プリント配線板１３では微細加工が
できないため層間の厚さを薄く、また均一にできないこ
とから、その特性インピーダンスを高精度に制御できな
い欠点がある。
できないため層間の厚さを薄く、また均一にできないこ
とから、その特性インピーダンスを高精度に制御できな
い欠点がある。
【０００６】加えて不都合なことに、終端用チップ抵抗
１６、バイパスコンデンサ１７はプリント配線板の表
面、または裏面にはんだ付けされており、それぞれ寸法
が数ｍｍ角と大きい。このため、寸法が数ｍｍ角と大き
いのでＰＧＡ−ＩＣ１２の直近に置けないためＰＧＡ−
ＩＣとチップ部品１６，１７とを接続する配線が必要と
なるだけでなく、ボンディングパッド１８、ボンディン
グワイヤ１９等が必要であり、不要なインダクタンス、
容量が付加されることになり、高周波特性の劣化をもた
らす。したがって、プリント配線板１３の引き出し線１
４および４３は、高速信号伝搬に影響を与える電気特性
の高精度な制御ができないため、検査に数Ｇb／ｓ程度
までのパルス波形観測が可能な同軸プローブを使用した
としても、引き出し線１４の伝搬時にパルス波形が大き
く歪み、直流または、高々１００Ｍb／ｓ程度までのパ
ルス波形観測しかできない。
１６、バイパスコンデンサ１７はプリント配線板の表
面、または裏面にはんだ付けされており、それぞれ寸法
が数ｍｍ角と大きい。このため、寸法が数ｍｍ角と大き
いのでＰＧＡ−ＩＣ１２の直近に置けないためＰＧＡ−
ＩＣとチップ部品１６，１７とを接続する配線が必要と
なるだけでなく、ボンディングパッド１８、ボンディン
グワイヤ１９等が必要であり、不要なインダクタンス、
容量が付加されることになり、高周波特性の劣化をもた
らす。したがって、プリント配線板１３の引き出し線１
４および４３は、高速信号伝搬に影響を与える電気特性
の高精度な制御ができないため、検査に数Ｇb／ｓ程度
までのパルス波形観測が可能な同軸プローブを使用した
としても、引き出し線１４の伝搬時にパルス波形が大き
く歪み、直流または、高々１００Ｍb／ｓ程度までのパ
ルス波形観測しかできない。
【０００７】
【発明が解決しようとする課題】上述したように、従来
技術においては検査治具のパッドピッチを小さくできな
いため、展開スペースを確保するためにＰＧＡ−ＩＣパ
ッケージを小形化できない問題があった。また、比較的
端子数の少ないＰＧＡ−ＩＣを検査する場合にも、１０
０Ｍb／ｓ以上の高周波領域の検査が困難であった。
技術においては検査治具のパッドピッチを小さくできな
いため、展開スペースを確保するためにＰＧＡ−ＩＣパ
ッケージを小形化できない問題があった。また、比較的
端子数の少ないＰＧＡ−ＩＣを検査する場合にも、１０
０Ｍb／ｓ以上の高周波領域の検査が困難であった。
【０００８】本発明の目的は、従来技術での上記した問
題を解決し、ＰＧＡ−ＩＣの高速・高周波領域の検査を
可能とする検査用治具を提供することにある。
題を解決し、ＰＧＡ−ＩＣの高速・高周波領域の検査を
可能とする検査用治具を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、入出力端子がアレイ状に配置さ
れているパッケージに実装された形態のＩＣの検査用治
具であるプローブカードにおいて、セラミック基板と、
この基板上に形成された配線層とを具え、上記配線層
は、樹脂絶縁膜と、この膜内に形成されたグランド層
と、特性インピーダンスがグランド層までの樹脂絶縁膜
厚により制御されて形成された引き出し信号線とで構成
され、上記配線層の表面に形成されて被検査ＩＣの入出
力端子と接続する接続用パッドと、配線層またはセラミ
ック基板の表面に形成されて検査用信号の入出力端子と
なるプローブパッドとが上記引き出し信号線により電気
的に接続され、終端用の薄膜抵抗およびノイズ低減用の
薄膜バイパスコンデンサが、上記配線層またはセラミッ
ク基板の表面に形成されている、構成とする。
に、本発明においては、入出力端子がアレイ状に配置さ
れているパッケージに実装された形態のＩＣの検査用治
具であるプローブカードにおいて、セラミック基板と、
この基板上に形成された配線層とを具え、上記配線層
は、樹脂絶縁膜と、この膜内に形成されたグランド層
と、特性インピーダンスがグランド層までの樹脂絶縁膜
厚により制御されて形成された引き出し信号線とで構成
され、上記配線層の表面に形成されて被検査ＩＣの入出
力端子と接続する接続用パッドと、配線層またはセラミ
ック基板の表面に形成されて検査用信号の入出力端子と
なるプローブパッドとが上記引き出し信号線により電気
的に接続され、終端用の薄膜抵抗およびノイズ低減用の
薄膜バイパスコンデンサが、上記配線層またはセラミッ
ク基板の表面に形成されている、構成とする。
【００１０】
【作用】本発明は、ＰＧＡ−ＩＣの検査用治具におい
て、信号等の入出力端子と、両者を電気的に接続する樹
脂絶縁膜を用いたストリップライン構造、あるいはマイ
クロストリップライン構造、あるいはコプレーナ構造、
あるいはこれらの混在した構造の特性インピーダンスを
制御した信号線と、ＰＧＡ−ＩＣに必要な電圧を供給す
る給電線とから構成され、また、特性インピーダンスと
整合した高周波特性の良い薄膜終端抵抗を内蔵し、さら
に、必要な部位には高周波特性の良い電源ノイズ低減用
の薄膜バイパスコンデンサを内蔵することを特徴とした
プローブカードであり、高密度、多端子ＰＧＡ−ＩＣの
高速・高周波領域の電気特性検査を容易に行うことが可
能になる。
て、信号等の入出力端子と、両者を電気的に接続する樹
脂絶縁膜を用いたストリップライン構造、あるいはマイ
クロストリップライン構造、あるいはコプレーナ構造、
あるいはこれらの混在した構造の特性インピーダンスを
制御した信号線と、ＰＧＡ−ＩＣに必要な電圧を供給す
る給電線とから構成され、また、特性インピーダンスと
整合した高周波特性の良い薄膜終端抵抗を内蔵し、さら
に、必要な部位には高周波特性の良い電源ノイズ低減用
の薄膜バイパスコンデンサを内蔵することを特徴とした
プローブカードであり、高密度、多端子ＰＧＡ−ＩＣの
高速・高周波領域の電気特性検査を容易に行うことが可
能になる。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１２】図１に本発明によるプローブカードの一実
施例を示す。図１（ａ）は平面図であり、（ｂ）は断面
図である。ただし、図１（ｂ）においては図示の便宜
上、パッドおよび入出力端子等の位置を図１（ａ）と変
えてある。プローブカード８はセラミック基板１上に形
成した樹脂絶縁膜２、引き出し信号線３およびグランド
層４から構成されるストリップライン構造の配線層５
と、配線層５の表面に形成された接続用パッド６および
検査用信号等の入出力端子となるプローブパッド７を有
し、接続用パッド６とプローブパッド７とがストリップ
ライン構造の信号線３により電気的に接続されている。
このプローブカード８を用い、ＰＧＡ−ＩＣの入出力端
子１１を接続用パッド６にバンプ等を用いて直接接続
し、プローブパッド７に同軸プローブピンを電気的に接
触させて検査を行う。この時、押さえ治具でＰＧＡ−Ｉ
Ｃとプローブカード８とを固定してもよい。
施例を示す。図１（ａ）は平面図であり、（ｂ）は断面
図である。ただし、図１（ｂ）においては図示の便宜
上、パッドおよび入出力端子等の位置を図１（ａ）と変
えてある。プローブカード８はセラミック基板１上に形
成した樹脂絶縁膜２、引き出し信号線３およびグランド
層４から構成されるストリップライン構造の配線層５
と、配線層５の表面に形成された接続用パッド６および
検査用信号等の入出力端子となるプローブパッド７を有
し、接続用パッド６とプローブパッド７とがストリップ
ライン構造の信号線３により電気的に接続されている。
このプローブカード８を用い、ＰＧＡ−ＩＣの入出力端
子１１を接続用パッド６にバンプ等を用いて直接接続
し、プローブパッド７に同軸プローブピンを電気的に接
触させて検査を行う。この時、押さえ治具でＰＧＡ−Ｉ
Ｃとプローブカード８とを固定してもよい。
【００１３】本実施例では、配線層５の樹脂絶縁膜とし
て低誘電率なポリイミド樹脂、信号線導体として低抵抗
率な銅を用いている。銅ポリイミド配線、薄膜抵抗、薄
膜コンデンサはフォトリソグラフィにより形成する。例
えば、ポリイミド樹脂絶縁膜を用いた配線層は、信号線
幅２５μｍ、信号線間隙７５μｍ、程度の高密度配線が
形成できるため、高密度多端子ＰＧＡ−ＩＣの検査が可
能である。また、信号線３の特性インピーダンスを任意
の値に容易に、かつ、高精度に制御することが可能であ
る。図２に信号線の幅を３０μｍ、厚さを５μｍとした
時の、ポリイミド樹脂絶縁膜厚（信号線とグランド層間
の間隙）と特性インピーダンスとの関係を示す。従来技
術に比べ樹脂絶縁膜２の膜厚を制御することにより、材
質、引き出し信号線３の幅等に依存することなく所望の
特性インピーダンスが高精度に得られる。さらに、プロ
ーブパッド７も上記配線層５と同様にフォトリソグラフ
ィで形成するため、狭間隔ピッチで高精度に配置するこ
とができる。また、ＰＧＡ−ＩＣの形状に依存すること
なく任意の大きさにプローブカード８を形成でき、か
つ、プローブカード８のＰＧＡ−ＩＣ搭載領域を除く全
面にプローブパッド７を配置できる。また、セラミック
基板１上には信号線の特性インピーダンスと整合した薄
膜終端抵抗９が形成されており、信号の反射歪みを低減
する目的で終端抵抗が必要なＰＧＡ−ＩＣの端子（ピン
またはパッド）と接続する接続用パッド６と、薄膜終端
抵抗９とを信号線３で接続してある。本発明では薄膜終
端抵抗９も上記配線層５と同様にフォトリソグラフィで
形成するため、薄膜終端抵抗９がセラミック基板上に形
成でき、小形、かつ最短距離で接続用パッド６とグラン
ド層４との間に挿入できることから不要なインダクタン
ス、容量を無視できる程度に小さくでき、高精度に信号
線とインピーダンス整合をとることが可能である。ま
た、数１００μｍ角で５０Ω程度の抵抗を形成できるこ
とから高密度に薄膜終端抵抗９を形成できる。高速・高
周波領域の測定を妨害していた信号の反射歪みを低減で
きることから、ＰＧＡ−ＩＣ動作時の信号線のより高精
度な特性インピーダンス制御が可能である。
て低誘電率なポリイミド樹脂、信号線導体として低抵抗
率な銅を用いている。銅ポリイミド配線、薄膜抵抗、薄
膜コンデンサはフォトリソグラフィにより形成する。例
えば、ポリイミド樹脂絶縁膜を用いた配線層は、信号線
幅２５μｍ、信号線間隙７５μｍ、程度の高密度配線が
形成できるため、高密度多端子ＰＧＡ−ＩＣの検査が可
能である。また、信号線３の特性インピーダンスを任意
の値に容易に、かつ、高精度に制御することが可能であ
る。図２に信号線の幅を３０μｍ、厚さを５μｍとした
時の、ポリイミド樹脂絶縁膜厚（信号線とグランド層間
の間隙）と特性インピーダンスとの関係を示す。従来技
術に比べ樹脂絶縁膜２の膜厚を制御することにより、材
質、引き出し信号線３の幅等に依存することなく所望の
特性インピーダンスが高精度に得られる。さらに、プロ
ーブパッド７も上記配線層５と同様にフォトリソグラフ
ィで形成するため、狭間隔ピッチで高精度に配置するこ
とができる。また、ＰＧＡ−ＩＣの形状に依存すること
なく任意の大きさにプローブカード８を形成でき、か
つ、プローブカード８のＰＧＡ−ＩＣ搭載領域を除く全
面にプローブパッド７を配置できる。また、セラミック
基板１上には信号線の特性インピーダンスと整合した薄
膜終端抵抗９が形成されており、信号の反射歪みを低減
する目的で終端抵抗が必要なＰＧＡ−ＩＣの端子（ピン
またはパッド）と接続する接続用パッド６と、薄膜終端
抵抗９とを信号線３で接続してある。本発明では薄膜終
端抵抗９も上記配線層５と同様にフォトリソグラフィで
形成するため、薄膜終端抵抗９がセラミック基板上に形
成でき、小形、かつ最短距離で接続用パッド６とグラン
ド層４との間に挿入できることから不要なインダクタン
ス、容量を無視できる程度に小さくでき、高精度に信号
線とインピーダンス整合をとることが可能である。ま
た、数１００μｍ角で５０Ω程度の抵抗を形成できるこ
とから高密度に薄膜終端抵抗９を形成できる。高速・高
周波領域の測定を妨害していた信号の反射歪みを低減で
きることから、ＰＧＡ−ＩＣ動作時の信号線のより高精
度な特性インピーダンス制御が可能である。
【００１４】また、セラミック基板１は電源用配線を有
しており、配線層５に形成されている不図示の給電線を
介してＰＧＡ−ＩＣに必要な電圧を供給している。この
給電線には、電源ノイズ低減用の薄膜バイパスコンデン
サ１０が配線層上、あるいはセラミック基板上に形成さ
れている。ここで、バイパスコンデンサ１０はＰＧＡ−
ＩＣの接続用パッド６の直近に挿入することが重要であ
るが、本発明ではバイパスコンデンサ１０も上記配線層
５と同様にフォトリソグラフィで形成でき、かつ１ｍｍ
角で数１００pＦの容量が可能なことから、薄膜バイパ
スコンデンサ１０を配線層上、あるいはセラミック基板
上に高密度に形成でき、最短距離で接続用パッド６とグ
ランド層４との間に挿入できる。したがって、小形、高
密度、かつ大容量のバイパスコンデンサが容易に形成で
き、高速・高周波領域の測定を妨害していた電源ノイズ
を低減できる。
しており、配線層５に形成されている不図示の給電線を
介してＰＧＡ−ＩＣに必要な電圧を供給している。この
給電線には、電源ノイズ低減用の薄膜バイパスコンデン
サ１０が配線層上、あるいはセラミック基板上に形成さ
れている。ここで、バイパスコンデンサ１０はＰＧＡ−
ＩＣの接続用パッド６の直近に挿入することが重要であ
るが、本発明ではバイパスコンデンサ１０も上記配線層
５と同様にフォトリソグラフィで形成でき、かつ１ｍｍ
角で数１００pＦの容量が可能なことから、薄膜バイパ
スコンデンサ１０を配線層上、あるいはセラミック基板
上に高密度に形成でき、最短距離で接続用パッド６とグ
ランド層４との間に挿入できる。したがって、小形、高
密度、かつ大容量のバイパスコンデンサが容易に形成で
き、高速・高周波領域の測定を妨害していた電源ノイズ
を低減できる。
【００１５】以上述べた、銅ポリイミド配線、薄膜抵
抗、薄膜コンデンサ等をフォトリソグラフィにより形成
する技術により、小形・多端子ＰＧＡ−ＩＣの高速・高
周波領域の検査が可能である。
抗、薄膜コンデンサ等をフォトリソグラフィにより形成
する技術により、小形・多端子ＰＧＡ−ＩＣの高速・高
周波領域の検査が可能である。
【００１６】上記図１の実施例では、特性インピーダン
スの制御が容易なストリップライン構造の１層の信号線
３を用いて接続用パッド６とプローブパッド７とを電気
的に接続しているが、多層のストリップライン構造の信
号線を用いてもよく、また、特性インピーダンス制御が
可能な他の構造であるマイクロストリップライン構造、
あるいは、コプレーナ構造等の信号線を用いても良い、
さらに、上記ストリップライン構造とマイクロストリッ
プライン構造との混在、あるいは、ストリップライン構
造とコプレーナ構造との混在した構成の信号線で接続し
ても良い。
スの制御が容易なストリップライン構造の１層の信号線
３を用いて接続用パッド６とプローブパッド７とを電気
的に接続しているが、多層のストリップライン構造の信
号線を用いてもよく、また、特性インピーダンス制御が
可能な他の構造であるマイクロストリップライン構造、
あるいは、コプレーナ構造等の信号線を用いても良い、
さらに、上記ストリップライン構造とマイクロストリッ
プライン構造との混在、あるいは、ストリップライン構
造とコプレーナ構造との混在した構成の信号線で接続し
ても良い。
【００１７】また、本実施例ではプローブパッド７をプ
ローブカード表面に配置したが、セラミック基板１内の
配線（およびヴィア）を介してセラミック基板１の裏面
に配置しても良い。さらに、セラミック基板の縁部、あ
るいは裏面にプローブパッド７の代わりに同軸コネクタ
を配置し、同軸ケーブルを直接接続して検査系装置と接
続しても良い。また、樹脂絶縁膜２として低誘電率なテ
フロン等を用いてもよく、信号線３等の導体材料として
金、Ｎi等の金属を用いても良い。なお、上記実施例は
ＰＧＡ−ＩＣ検査用の場合を説明したが、本発明はＱＦ
Ｐ−ＩＣ等の実装形態のＩＣの検査用にも適用できる。
ローブカード表面に配置したが、セラミック基板１内の
配線（およびヴィア）を介してセラミック基板１の裏面
に配置しても良い。さらに、セラミック基板の縁部、あ
るいは裏面にプローブパッド７の代わりに同軸コネクタ
を配置し、同軸ケーブルを直接接続して検査系装置と接
続しても良い。また、樹脂絶縁膜２として低誘電率なテ
フロン等を用いてもよく、信号線３等の導体材料として
金、Ｎi等の金属を用いても良い。なお、上記実施例は
ＰＧＡ−ＩＣ検査用の場合を説明したが、本発明はＱＦ
Ｐ−ＩＣ等の実装形態のＩＣの検査用にも適用できる。
【００１８】
【発明の効果】ＰＧＡ−ＩＣの検査用治具において、配
線板に搭載する形態のＰＧＡ−ＩＣの端子と接続する接
続用パッドと、信号等の入出力端子と、両者を電気的に
接続する樹脂絶縁膜を用いたストリップライン構造、あ
るいはマイクロストリップライン構造、あるいはコプレ
ーナ構造、あるいはこれらの混在した構造の特性インピ
ーダンスを制御した信号線とから構成されるプローブカ
ードを用いることにより、ＰＧＡ−ＩＣの端子形状、配
置等に依存することなく多端子のＰＧＡ−ＩＣの高速・
高周波領域の電気特性検査が容易に行うことが可能とな
る。また、ＰＧＡ−ＩＣを配線板に搭載する形態で検査
できるため、実用時に近い検査が可能である。
線板に搭載する形態のＰＧＡ−ＩＣの端子と接続する接
続用パッドと、信号等の入出力端子と、両者を電気的に
接続する樹脂絶縁膜を用いたストリップライン構造、あ
るいはマイクロストリップライン構造、あるいはコプレ
ーナ構造、あるいはこれらの混在した構造の特性インピ
ーダンスを制御した信号線とから構成されるプローブカ
ードを用いることにより、ＰＧＡ−ＩＣの端子形状、配
置等に依存することなく多端子のＰＧＡ−ＩＣの高速・
高周波領域の電気特性検査が容易に行うことが可能とな
る。また、ＰＧＡ−ＩＣを配線板に搭載する形態で検査
できるため、実用時に近い検査が可能である。
【図１】本発明の一実施例を示す図で（ａ）は平面図、
（ｂ）は断面図である。
（ｂ）は断面図である。
【図２】樹脂絶縁膜厚と引き出し信号線の特性インピー
ダンスとの関係を示す図である。
ダンスとの関係を示す図である。
【図３】ピンを入出力端子とするＰＧＡ−ＩＣの（ａ）
は斜視図、（ｂ）は（ａ）を上下反転して示した斜視図
である。
は斜視図、（ｂ）は（ａ）を上下反転して示した斜視図
である。
【図４】パッドを入出力端子とするＰＧＡ−ＩＣの
（ａ）は斜視図、（ｂ）は（ａ）を上下反転して示した
斜視図である。
（ａ）は斜視図、（ｂ）は（ａ）を上下反転して示した
斜視図である。
【図５】従来のプローブカードを示す図で（ａ）は平面
図、（ｂ）は断面図である。
図、（ｂ）は断面図である。
【図６】３６４端子のＰＧＡ−ＩＣの端子配置例を示す
図で、（ａ）は平面図、（ｂ）は端子を引き出し線に展
開する場合の状態を拡大して示す図である。
図で、（ａ）は平面図、（ｂ）は端子を引き出し線に展
開する場合の状態を拡大して示す図である。
１…セラミック基板 ２…樹脂絶縁膜 ３…引き出し信号線 ４…グランド層 ５…配線層 ６…接続用パッド ７…プローブパッド ８…プローブカード ９…薄膜終端抵抗 １０…薄膜バイパスコンデンサ １１…入出力端子 １２…ＰＧＡ−ＩＣ １３…プリント配線板 １４…引き出し信号線 １５…検査用パッド １６…終端用チップ抵抗 １７…バイパスコンデンサ １８…ボンディングパッド １９…ボンディングワイヤ ２０…グランド端子 ２１…グランド線 ２２…接続用パッド ３１…入出力端子 ３２…ＰＧＡ−ＩＣ ４１…信号端子 ４２…グランド端子 ４３…展開引き出し線
Claims (1)
- 【請求項１】入出力端子がアレイ状に配置されているパ
ッケージに実装された形態のＩＣの検査用治具であるプ
ローブカードにおいて、 セラミック基板と、この基板上に形成された配線層とを
具え、 上記配線層は、樹脂絶縁膜と、この膜内に形成されたグ
ランド層と、特性インピーダンスがグランド層までの樹
脂絶縁膜厚により制御されて形成された引き出し信号線
とで構成され、 上記配線層の表面に形成されて被検査ＩＣの入出力端子
と接続する接続用パッドと、配線層またはセラミック基
板の表面に形成されて検査用信号の入出力端子となるプ
ローブパッドとが上記引き出し信号線により電気的に接
続され、 終端用の薄膜抵抗およびノイズ低減用の薄膜バイパスコ
ンデンサが、上記配線層またはセラミック基板の表面に
形成されている、 ことを特徴とするプローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289947A JPH06140484A (ja) | 1992-10-28 | 1992-10-28 | プローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289947A JPH06140484A (ja) | 1992-10-28 | 1992-10-28 | プローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140484A true JPH06140484A (ja) | 1994-05-20 |
Family
ID=17749801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4289947A Pending JPH06140484A (ja) | 1992-10-28 | 1992-10-28 | プローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140484A (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0708338A2 (en) * | 1994-10-17 | 1996-04-24 | Nihon Denshizairyo Kabushiki Kaisha | Probe card for high temperature application |
| JPH08254545A (ja) * | 1995-02-03 | 1996-10-01 | Hewlett Packard Co <Hp> | 多数リードの電圧プローブ |
| JPH10282144A (ja) * | 1997-04-07 | 1998-10-23 | Micronics Japan Co Ltd | 平板状被検査体試験用プローブユニット |
| JPH1152011A (ja) * | 1997-08-06 | 1999-02-26 | Jsr Corp | 検査装置 |
| JPH11148951A (ja) * | 1997-11-18 | 1999-06-02 | Pfu Ltd | インピーダンス測定装置およびその配線方法 |
| JPH11160356A (ja) * | 1997-11-25 | 1999-06-18 | Matsushita Electric Ind Co Ltd | ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法 |
| JP2000187057A (ja) * | 1998-12-21 | 2000-07-04 | Noozeru Engineering Kk | 半導体デバイス検査装置 |
| JP2002055144A (ja) * | 2000-05-23 | 2002-02-20 | Tektronix Inc | 信号検出装置及び方法 |
| JP2005524855A (ja) * | 2002-05-08 | 2005-08-18 | フォームファクター，インコーポレイテッド | 半導体ウェハを試験するための高性能プローブシステム |
| US7255575B2 (en) | 2004-04-27 | 2007-08-14 | Yoshiei Hasegawa | Electrical connecting apparatus |
| KR100771476B1 (ko) * | 2006-06-16 | 2007-10-30 | 가부시키가이샤 니혼 마이크로닉스 | 전기적 접속장치 |
| CN100346467C (zh) * | 2005-07-19 | 2007-10-31 | 钰创科技股份有限公司 | 电路重布线方法及电路结构 |
| EP1873826A2 (en) * | 2005-04-18 | 2008-01-02 | Murata Manufacturing Co., Ltd. | Electronic component module |
| JP2008510966A (ja) * | 2004-08-19 | 2008-04-10 | フォームファクター， インコーポレイテッド | 一度に多数方式でワイヤボンドプローブカードを作製する方法 |
| JP2008197118A (ja) * | 2001-07-11 | 2008-08-28 | Formfactor Inc | プローブ・カードの製造方法 |
| JP2009177011A (ja) * | 2008-01-25 | 2009-08-06 | Ferrotec Ceramics Corp | 導電性部材ならびにそれを用いた部品および装置 |
| JP2010151560A (ja) * | 2008-12-25 | 2010-07-08 | Japan Electronic Materials Corp | プローブカード |
| US7764073B2 (en) | 2005-04-18 | 2010-07-27 | Kabushiki Kaisha Nihon Micronics | Electrical connecting apparatus |
| US7764075B2 (en) | 2002-05-08 | 2010-07-27 | Formfactor, Inc. | High performance probe system |
| JP2011085572A (ja) * | 2009-10-19 | 2011-04-28 | Samsung Electro-Mechanics Co Ltd | プローブ基板及びその製造方法 |
| JP2012189607A (ja) * | 2005-01-07 | 2012-10-04 | Formfactor Inc | 電子デバイスをテストするためのシステムの動作周波数を増加させるための装置 |
| JP5107431B2 (ja) * | 2008-09-05 | 2012-12-26 | 日本発條株式会社 | プローブカード |
| JP2016153796A (ja) * | 2016-03-31 | 2016-08-25 | スリーエム イノベイティブ プロパティズ カンパニー | Ｉｃデバイス検査用ソケット |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122140A (ja) * | 1986-11-12 | 1988-05-26 | Hitachi Ltd | 半導体素子検査装置及びその製法 |
| JPH01123157A (ja) * | 1987-11-09 | 1989-05-16 | Hitachi Ltd | 半導体ｌｓｉ検査装置用プローブヘッド及びその製造方法 |
| JPH04266043A (ja) * | 1990-10-31 | 1992-09-22 | Hughes Aircraft Co | 集積回路の試験用装置および方法 |
-
1992
- 1992-10-28 JP JP4289947A patent/JPH06140484A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122140A (ja) * | 1986-11-12 | 1988-05-26 | Hitachi Ltd | 半導体素子検査装置及びその製法 |
| JPH01123157A (ja) * | 1987-11-09 | 1989-05-16 | Hitachi Ltd | 半導体ｌｓｉ検査装置用プローブヘッド及びその製造方法 |
| JPH04266043A (ja) * | 1990-10-31 | 1992-09-22 | Hughes Aircraft Co | 集積回路の試験用装置および方法 |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0708338A2 (en) * | 1994-10-17 | 1996-04-24 | Nihon Denshizairyo Kabushiki Kaisha | Probe card for high temperature application |
| EP0708338A3 (en) * | 1994-10-17 | 1996-07-31 | Nihon Denshizairyo Kk | Test card for high temperature application |
| JPH08254545A (ja) * | 1995-02-03 | 1996-10-01 | Hewlett Packard Co <Hp> | 多数リードの電圧プローブ |
| JPH10282144A (ja) * | 1997-04-07 | 1998-10-23 | Micronics Japan Co Ltd | 平板状被検査体試験用プローブユニット |
| JPH1152011A (ja) * | 1997-08-06 | 1999-02-26 | Jsr Corp | 検査装置 |
| JPH11148951A (ja) * | 1997-11-18 | 1999-06-02 | Pfu Ltd | インピーダンス測定装置およびその配線方法 |
| JPH11160356A (ja) * | 1997-11-25 | 1999-06-18 | Matsushita Electric Ind Co Ltd | ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法 |
| JP2000187057A (ja) * | 1998-12-21 | 2000-07-04 | Noozeru Engineering Kk | 半導体デバイス検査装置 |
| JP2002055144A (ja) * | 2000-05-23 | 2002-02-20 | Tektronix Inc | 信号検出装置及び方法 |
| JP2008197118A (ja) * | 2001-07-11 | 2008-08-28 | Formfactor Inc | プローブ・カードの製造方法 |
| JP2005524855A (ja) * | 2002-05-08 | 2005-08-18 | フォームファクター，インコーポレイテッド | 半導体ウェハを試験するための高性能プローブシステム |
| US8614590B2 (en) | 2002-05-08 | 2013-12-24 | Charles A. Miller | High performance probe system |
| US7764075B2 (en) | 2002-05-08 | 2010-07-27 | Formfactor, Inc. | High performance probe system |
| US7255575B2 (en) | 2004-04-27 | 2007-08-14 | Yoshiei Hasegawa | Electrical connecting apparatus |
| JP2008510966A (ja) * | 2004-08-19 | 2008-04-10 | フォームファクター， インコーポレイテッド | 一度に多数方式でワイヤボンドプローブカードを作製する方法 |
| JP2012189607A (ja) * | 2005-01-07 | 2012-10-04 | Formfactor Inc | 電子デバイスをテストするためのシステムの動作周波数を増加させるための装置 |
| US7764073B2 (en) | 2005-04-18 | 2010-07-27 | Kabushiki Kaisha Nihon Micronics | Electrical connecting apparatus |
| EP1873826A2 (en) * | 2005-04-18 | 2008-01-02 | Murata Manufacturing Co., Ltd. | Electronic component module |
| EP1873826A4 (en) * | 2005-04-18 | 2010-08-25 | Murata Manufacturing Co | ELECTRONIC COMPONENT MODULE |
| CN100346467C (zh) * | 2005-07-19 | 2007-10-31 | 钰创科技股份有限公司 | 电路重布线方法及电路结构 |
| KR100771476B1 (ko) * | 2006-06-16 | 2007-10-30 | 가부시키가이샤 니혼 마이크로닉스 | 전기적 접속장치 |
| JP2009177011A (ja) * | 2008-01-25 | 2009-08-06 | Ferrotec Ceramics Corp | 導電性部材ならびにそれを用いた部品および装置 |
| JP5107431B2 (ja) * | 2008-09-05 | 2012-12-26 | 日本発條株式会社 | プローブカード |
| JP2010151560A (ja) * | 2008-12-25 | 2010-07-08 | Japan Electronic Materials Corp | プローブカード |
| JP2011085572A (ja) * | 2009-10-19 | 2011-04-28 | Samsung Electro-Mechanics Co Ltd | プローブ基板及びその製造方法 |
| JP2016153796A (ja) * | 2016-03-31 | 2016-08-25 | スリーエム イノベイティブ プロパティズ カンパニー | Ｉｃデバイス検査用ソケット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06140484A (ja) | プローブカード | |
| US4764723A (en) | Wafer probe | |
| EP0702797B1 (en) | Integrated circuit probing apparatus including a capacitor bypass structure | |
| KR100733945B1 (ko) | 실리콘 핑거 접촉기를 갖는 접촉 구조체 및 그 제조 방법 | |
| US7388389B2 (en) | Electronic probe apparatus | |
| JP3376731B2 (ja) | 高周波用のプリント基板及びこれを用いたプローブカード | |
| JPS6369247A (ja) | プローブ装置 | |
| JPS60260861A (ja) | プロ−ブ | |
| Tsai | Package inductance characterization at high frequencies | |
| JP4427645B2 (ja) | コンタクトプローブ、そのコンタクトプローブに用いる測定用パッド、及びそのコンタクトプローブの作製方法 | |
| JP2004347591A (ja) | 集積回路用プローブ・カード | |
| JPH11248748A (ja) | プローブカード | |
| EP0016087A1 (en) | Probe and interface device for integrated circuit wafers | |
| JP3457599B2 (ja) | 半導体装置 | |
| WO1986006495A1 (en) | A coplanar waveguide probe | |
| JP3971627B2 (ja) | 中間層回路の特性評価方法 | |
| US20010050177A1 (en) | Connection structure of coaxial cable to electric circuit substrate | |
| JP2001242195A (ja) | コンタクトストラクチャ | |
| JPH07122602A (ja) | 高周波プローブ及びプローブカード | |
| JP2568495B2 (ja) | 半導体装置 | |
| JPH05144894A (ja) | Ｔａｂ−ｉｃ検査用プローブカード | |
| JPH09102521A (ja) | プローブカード | |
| JPS594134A (ja) | プロ−ブカ−ド | |
| JP3039807B2 (ja) | キャパシタバイパス構造を有する集積回路プローブ装置 | |
| JPH06181246A (ja) | プローブ装置 |