CN100346467C - 电路重布线方法及电路结构 - Google Patents
电路重布线方法及电路结构 Download PDFInfo
- Publication number
- CN100346467C CN100346467C CNB2005100843728A CN200510084372A CN100346467C CN 100346467 C CN100346467 C CN 100346467C CN B2005100843728 A CNB2005100843728 A CN B2005100843728A CN 200510084372 A CN200510084372 A CN 200510084372A CN 100346467 C CN100346467 C CN 100346467C
- Authority
- CN
- China
- Prior art keywords
- conductive plate
- circuit
- integrated circuit
- electrically connected
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000012360 testing method Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 27
- 150000002894 organic compounds Chemical class 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 239000000523 sample Substances 0.000 abstract description 18
- 238000009413 insulation Methods 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- 240000001439 Opuntia Species 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 210000002683 foot Anatomy 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种电路重布线方法及电路结构，用以将一集成电路的外接线路进行重新安排，其中该方法主要是设置数个第一导电板于该集成电路的基材上，然后形成一绝缘层，接着设置数个第二导电板于该绝缘层上，且每一该第二导电板以电连接的第一导电板为中心，移动一相同向量的位置而设置。藉由第二导电板等向量移动的设置，使本发明的电路结构于进行线路测试时，可沿用原来的探针卡(Probe Card)，进而节省成本及减少物料管理。
Description
技术领域
本发明涉及一种集成电路的重布线方法及电路结构，特别是一种在集成电路上将所有测试板用的第二导电板以等向量的方式，设置于其所对应第一导电板的一侧的重布线方法及电路结构。
背景技术
探针卡(Probe Card)是在集成电路(IC)尚未封装前，用以对裸晶以探针(Probe)做功能测试以筛选出不良品的器材，测试后筛选出来的良品，才会再进行的后的封装工程。因此，集成电路生产制造中，相关品管的测试，是一项无法省略的程序。探针卡的使用可使成品的良率由原来的70％提升至90％以上，而20％的良率贡献度对1％良率差异都锱铢必较的半导体厂而言，影响甚巨。
晶圆测试是利用测试机台与探针卡来测试晶圆上每一个晶粒，以确保晶粒的电气特性与效能是依照设计规格制造出来的。另外测试机台亦可经过特殊的设计，将其检测头装上以金线制成细如毛发的探针，藉由探针与芯片上的焊垫(Pad)接触，以便直接对芯片输入信号或检测输出值，进而达到测试产品的目的。
由于集成电路于制造时，在芯片(Wafer)上所制造的电路，往往均为相同规格的标准电路，例如：同一芯片上可能制造成千或上万个相同的运算放大器或其它标准电路，但这些放大器或标准电路被切割下来后成为一颗颗的晶粒(Die)，接着会进一步将这些晶粒与导线架结合后，并进行相关的封装作业，使成为一颗市场上所常见已封装好的集成电路。
如图1所示的已知集成电路其外接线路的电路结构俯视图。其中该外接线路包括一第一导电板21、一第三导电板23及一电导体33，除了封装好的标准品以外，一般许多集成电路的用户常常会要求集成电路的制造商，将集成电路的接脚，制造成符合该客户的规格，以方便该客户的电路设计或布局。此时在芯片(Wafer)上所制造的标准电路，就必须将该集成电路的外接线路于生产制造时，通过再绕线的线路重布技术，将该外接线路作重新安排，如此当晶粒与导线架结合后，封装完成的集成电路，其接脚规格才能符合客户的要求。
已知的重绕线技术，由于仅单纯的考虑到封装后的集成电路其接脚的电性能符合客户的规格，至于制程中有关产品测试的问题并未加以考虑，因此每一集成电路一但经过重新重绕线后，就必须要再重新制作一个探针卡，如此不但增加了相关测试的成本，同时就物料的设计、采购、验收、使用及管理等角度而言，无形中所增加的成本亦难以估计。
发明内容
本发明是为了解决已知集成电路的以下问题而提出的：当进行外接线路重绕线时，必须额外再制作一符合该重绕线后测试板间距的探针卡，从而增加了成本及其物料管理负担。
本发明目的是提供一种电路重布线方法，用以将一集成电路的外接线路进行重新的安排，包括以下步骤：设置数个第一导电板于该集成电路的基材上，且每一该第一导电板与该集成电路电连接；形成一绝缘层，并覆盖于该集成电路及该第一导电板上；设置数个第二导电板于该绝缘层上，每一第二导电板电连接一第一导电板，且每一该二导电板以电连接的第一导电板为中心，移动一相同向量的位置而设置；以及设置数个第三导电板于该绝缘层上，且每一第三导电板藉由一第二导体与一该第二导电板电连接。
本发明的另一目的是提供一种重布线电路结构，用以将一集成电路的外接线路进行重新安排，包括：数个第一导电板，分别设置于该集成电路的基材上，且每一第一导电板与该集成电路电连接；一绝缘层，覆盖于该集成电路及该第一导电板上；数个第二导电板，设置于该绝缘层上，每一该第二导电板电连接一第一导电板，且每一第二导电板以电连接的第一导电板为中心，移动一相同向量的位置而设置；以及数个第三导电板，设置于该绝缘层上，且每一第三导电板藉由一第二导体与一该第二导电板电连接。
藉由第二导电板等向量移动的设置，使本发明所有第二导电板设置的位置均位于其所对应的第一导电板其相同方向且相同距离的一侧。因此当欲使用第二导电板对线路进行测试时，可沿用原来测试第一导电板的探针卡。如此不但可以避免制作额外的探针卡，而且后段生产制具或料件，例如导线架、基板等，也可以因此而共享，另外还可以达到节省成本及物料管理的功效。
藉由本发明的实施，至少可实现以下功效：
一、藉由本发明的实施，可沿用原来测试第一导电板的探针卡，避免制作额外的探针卡。
二、藉由本发明的实施，可使后段生产制具或料件得以共享，有助于量产及采购。
三、藉由本发明的实施，可降低器材及物料管理的成本，且可避免外型类似的探针卡被误用，而造成制程上的问题。
下面结合附图对本发明进行详细说明。
附图说明
图1是习知集成电路其外接线路的电路结构俯视图；
图2是本发明的一种集成电路的外接线路重布线方法实施例流程图；
图3A是本发明的一种集成电路的重布线电路结构实施例俯视图；
图3B是图3A的立体局部放大图；
图3C是图3A的俯视局部放大图；
图3D是图3B中A-A剖面线的剖视图；
图4是本发明具有一线形状的第一导体时的实施例俯视图；
图5是本发明具有一面形状的第一导体时的实施例俯视图；
图6是本发明省略第一导体后的实施例俯视图。
附图标记说明：步骤S1设置数个第一导电板；步骤S2形成一绝缘层；步骤S3设置数个第二导电板，每一第二导电板以其电性连接的第一导电板为中心，移动一相同向量的而设置；步骤S4设置数个第三导电板，且藉由一第二导体与第二导电板电性连接；10基材；21第一导电板；22第二导电板；23第三导电板；31第一导体；32第二导体；33电性导体；4绝缘层。
具体实施方式
如图2所示的为本发明的一种集成电路的外接线路重布线方法实施例流程图，该方法实施例将一集成电路的外接线路进行重新的安排，其包括下列步骤：设置数个第一导电板于该集成电路的基材上，且每一该第一导电板与该集成电路电连接(步骤S1)；形成一绝缘层，覆盖于该集成电路及该第一导电板上(步骤S2)；设置数个第二导电板于该绝缘层上，每一该第二导电板电连接一该第一导电板，且每一该第二导电板以其电性连接的该第一导电板为中心，移动一相同向量的位置而设置(步骤S3)；以及设置数个第三导电板于该绝缘层上，且每一该第三导电板，藉由一第二导体与一该第二导电板电连接(步骤S4)。
如图3A所示的本发明的一种集成电路的重布线电路结构实施例俯视图。在上述的电路重布线方法及重布线电路结构实施例中，基材10为一芯片，而该集成电路及其外接线路均被制作于该基材10上，当集成电路及其外接线路制作完成后，再将该基材10依照所制成的电路单元，切割成为一颗颗的晶粒，然后再与导线架结合，并进行后续的封装作业。
第一导电板21形成于该基材10上，且每一该第一导电板21与该集成电路电连接，其可藉由该第一导电板21对所制成的集成电路作第一阶段的测试。
绝缘层4覆盖于该集成电路及该第一导电板21上，该绝缘层4可以为一氧化硅(SiOx)或一氮化硅(SiNx)或一有机化合物(Organic material)的绝缘层4，又该有机化合物系例如一聚酰亚胺(Polyimide)。
第二导电板22设置于该绝缘层4上，设置时每一第二导电板22电连接一第一导电板21，且每一第二导电板22以其电连接的第一导电板21为中心，移动一相同向量的位置而设置。第二导电板22用以提供集成电路第二阶段测试用，因此其为一导电性佳的测试板。一般第二导电板22会藉由绝缘层4的支撑而与第一导电板21处于不相同的平面，以使线路重布的设计更具弹性且有交错空间。测试时，可藉由探针卡对第二导电板22进行讯号的输入及输出，以检测电路是否有瑕疵及进行相关的质量检查。
第三导电板23可设置于该绝缘层4上，且每一该第三导电板23，藉由一第二导体32与一第二导电板22电连接。该第三导电板23为该集成电路与外部组件连接(例如打线连接)的接点。
如图3B所示的图3A的立体局部放大图。图3C所示的图3A的俯视局部放大图。图3D所示的图3B中A-A剖面线的剖视图。图3B、图3C及图3D，用以表示第一导电板21及第二导电板22以其中心点为基准，两者间角度与距离的关系。当本实施例的第二导电板22设置时，将第一导电板21与第二导电板22设置于同一个直角坐标***中，该直角坐标***是例如一已知的具有X轴、Y轴、Z轴的直角坐标***。又该直角坐标***包括一在同一平面的X轴线及Y轴线以及垂直于该平面的Z轴。其中Y轴线右侧的X轴为正值，而Y轴线左侧的X轴为负值，且X轴线上方的Y轴为正值，而Y轴线下方的X轴为负值，又Z轴位于该X、Y所形成的平面上方者为正值，而位于该平面的下方者为负值。有关角度计算的部分，Y轴线右侧的X轴线为角度零度，也就是第一角度起算的始点，以逆时针方向划分，可将该X、Y所形成的平面区分为360度。就Z轴而言，其以该X、Y所形成的平面为角度零度，也就是第二度起算的始点，以逆时针方向划分，亦可将该垂直于X、Y所平面区分为360度。而该X轴线、Y轴线及Z轴线相交的位置或称为该坐标原点，也就是本实施例每一第一导电板21其中心点的位置。
每一第二导电板22设置时，仅对应单一个第一导电板21，而所谓移动一相同向量是指每一第二导电板22与其所对应的第一导电板21间相对位置的关系，为相同的第一角度A及第二角度B且相同的距离C。例如：每一第二导电板22位移坐标原点(第一导电板21)的中心点)的第一角度A为45度、第二角度B为15度、且位移坐标原点(第一导电板21)的距离C为2毫米(mm)。如此每一第二导电板22间的间距及彼此相对位置的关系，会与每一第一导电板21间的间距及彼此相对位置的关系完全一致，因而可以沿用原来测试晶粒座的探针卡，而避免制作额外的探针卡。
若本发明第二导电板22与其对应的第一导电板21间，其位置关系不以角度A、B及距离C加以表示，而是以例如：每一第二导电板22均位移坐标原点的间距为X轴+2毫米(mm)、Y轴+3毫米(mm)及Z轴+1毫米(mm)等方式加以表示时，因为仅是位置表示的方式不同，将与本实施例的移动一相同向量发生均等的效力。
为了使整体的线路能相互连接，因此本实施例又设置数条第一导体31，藉由每一条第一导体31电连接一第二导电板22及其所对应的一第一导电板21。又再设置数条第二导体32，藉由每一条第二导体32，电性连接一第二导电板22及其所对应的数个导脚。
如图4所示的本发明具有一线形状的第一导体时的实施例俯视图。图5是本发明具有一面形状的第一导体时的实施例俯视图。如图6所示的本发明省略第一导体后的实施例俯视图。第一导体31是当第一导电板21与第二导电板22设计的位置不接近时，用以电连接第一导电板21及第二导电板22，该第一导体31除如可以为面的形状外，亦可以为一线的形状。但当第一导电板21与第二导电板22设计的位置相当接近时，亦可将第一导体31省略，直接将第一导电板21或第二导电板22的面积加大并使第一导电板21与第二导电板22直接电连接。
以上所述仅为本发明的较佳实施例，当不能以此限制本发明的范围。因此，凡依本发明权利要求所做的均等变化及修饰，仍将不失本发明的要义所在，亦不脱离本发明的精神及范围的，都应视为本发明的进一步实施。
Claims (12)
1.一种电路重布线方法，其特征在于，包括以下步骤：
设置数个第一导电板于该集成电路的基材上，且每一第一导电板与该集成电路电连接；
形成一绝缘层，并覆盖于该集成电路及该第一导电板上；
设置数个第二导电板于该绝缘层上，每一该第二导电板电连接一该第一导电板，且每一该第二导电板以其电连接的第一导电板为中心，移动一相同向量的位置而设置；以及
设置数个第三导电板于该绝缘层上，且每一该第三导电板藉由一第二导体与一该第二导电板电连接。
2.如权利要求1所述的重布线方法，其特征在于，该相同向量为相同的角度且相等的距离。
3.如权利要求1所述的重布线方法，其进一步包括一设置数条第一导体的步骤，其于每一第二导电板及其所对应的第一导电板间，电连接一第一导体。
4.如权利要求1所述的重布线方法，特征在于，第二导电板为一测试用的导电板。
5.如权利要求1所述的重布线方法，特征在于，该第三导电板用以使该集成电路与其它外部电路电连接。
6.一种重布线电路结构，其特征在于，包括：
数个第一导电板，设置于该集成电路的基材上，且每一第一导电板与该集成电路电连接；
一绝缘层，覆盖于该集成电路及该第一导电板上；
数个第二导电板，设置于该绝缘层上，每一该第二导电板电连接一第一导电板，且每一第二导电板以电连接的第一导电板为中心，移动一相同向量的位置而设置；以及
数个第三导电板，设置于该绝缘层上，且每一第三导电板藉由一第二导体与一该第二导电板电连接。
7.如权利要求6所述的重布线电路结构，特征在于，该绝缘层为氧化硅的绝缘层或氮化硅的绝缘层或有机化合物的绝缘层。
8.如权利要求7所述的重布线电路结构，特征在于，该有机化合物为一聚酰亚胺。
9.如权利要求6所述的重布线电路结构，特征在于，该相同向量为相同的角度且相等的距离。
10.如权利要求6所述的重布线电路结构，特征在于，进一步包括数条第一导体，每一第一导体电连接一第二导电板及一第一导电板。
11.如权利要求6所述的重布线电路结构，特征在于，第二导电板为一测试用的测试板。
12.如权利要求6所述的重布线电路结构，特征在于，第三导电板用于使集成电路与其它外部电路电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100843728A CN100346467C (zh) | 2005-07-19 | 2005-07-19 | 电路重布线方法及电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100843728A CN100346467C (zh) | 2005-07-19 | 2005-07-19 | 电路重布线方法及电路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1731574A CN1731574A (zh) | 2006-02-08 |
| CN100346467C true CN100346467C (zh) | 2007-10-31 |
Family
ID=35963904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100843728A Active CN100346467C (zh) | 2005-07-19 | 2005-07-19 | 电路重布线方法及电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100346467C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015088576A (ja) * | 2013-10-30 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| CN109524377B (zh) * | 2018-11-19 | 2020-05-08 | 武汉新芯集成电路制造有限公司 | 一种芯片的重布线结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160215A (ja) * | 1991-12-09 | 1993-06-25 | Toshiba Corp | 半導体装置用評価装置 |
| JPH06140484A (ja) * | 1992-10-28 | 1994-05-20 | Nippon Telegr & Teleph Corp <Ntt> | プローブカード |
| JPH0750315A (ja) * | 1994-06-23 | 1995-02-21 | Ricoh Co Ltd | 半導体装置の実装方法 |
| JPH0855879A (ja) * | 1994-08-16 | 1996-02-27 | Nec Corp | Ｔａｂ用テープ及びこれを用いた半導体装置の製造方法 |
| US5897337A (en) * | 1994-09-30 | 1999-04-27 | Nec Corporation | Process for adhesively bonding a semiconductor chip to a carrier film |
| US6445001B2 (en) * | 1996-06-12 | 2002-09-03 | Kabushiki Kaisha Toshiba | Semiconductor device with flip-chip structure and method of manufacturing the same |
| CN1489785A (zh) * | 2001-04-04 | 2004-04-14 | ��ʿͨ��ʽ���� | 半导体器件用连接器装置以及半导体器件的测试方法 |
| CN1623094A (zh) * | 2002-01-25 | 2005-06-01 | 株式会社爱德万测试 | 探针卡及探针卡的制造方法 |
-
2005
- 2005-07-19 CN CNB2005100843728A patent/CN100346467C/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160215A (ja) * | 1991-12-09 | 1993-06-25 | Toshiba Corp | 半導体装置用評価装置 |
| JPH06140484A (ja) * | 1992-10-28 | 1994-05-20 | Nippon Telegr & Teleph Corp <Ntt> | プローブカード |
| JPH0750315A (ja) * | 1994-06-23 | 1995-02-21 | Ricoh Co Ltd | 半導体装置の実装方法 |
| JPH0855879A (ja) * | 1994-08-16 | 1996-02-27 | Nec Corp | Ｔａｂ用テープ及びこれを用いた半導体装置の製造方法 |
| US5897337A (en) * | 1994-09-30 | 1999-04-27 | Nec Corporation | Process for adhesively bonding a semiconductor chip to a carrier film |
| US6445001B2 (en) * | 1996-06-12 | 2002-09-03 | Kabushiki Kaisha Toshiba | Semiconductor device with flip-chip structure and method of manufacturing the same |
| CN1489785A (zh) * | 2001-04-04 | 2004-04-14 | ��ʿͨ��ʽ���� | 半导体器件用连接器装置以及半导体器件的测试方法 |
| CN1623094A (zh) * | 2002-01-25 | 2005-06-01 | 株式会社爱德万测试 | 探针卡及探针卡的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1731574A (zh) | 2006-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10985107B2 (en) | Systems and methods for forming die sets with die-to-die routing and metallic seals | |
| US7116122B2 (en) | Method for ball grid array chip packages having improved testing and stacking characteristics | |
| US20160258996A1 (en) | THROUGH-SILICON VIA (TSV) CRACK SENSORS FOR DETECTING TSV CRACKS IN THREE-DIMENSIONAL (3D) INTEGRATED CIRCUITS (ICs) (3DICs), AND RELATED METHODS AND SYSTEMS | |
| US9391447B2 (en) | Interposer to regulate current for wafer test tooling | |
| KR20130044048A (ko) | 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법 | |
| US20070096761A1 (en) | Semiconductor apparatus testing arrangement and semiconductor apparatus testing method | |
| CN1702861A (zh) | 一种具有多个接地平面的半导体器件 | |
| GB2406914A (en) | Testing electrical continuity through the connector of a circuit assembly | |
| CN100346467C (zh) | 电路重布线方法及电路结构 | |
| CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
| JP4489106B2 (ja) | 不良解析装置 | |
| US20070152316A1 (en) | Interposer pattern with pad chain | |
| US20120199829A1 (en) | Semiconductor device | |
| JP6182974B2 (ja) | 基板検査方法 | |
| US20230013898A1 (en) | Semiconductor wafer and test method | |
| KR960003986B1 (ko) | 범프가 부착된 반도체소자의 전기특성 측정방법 및 장치, 그리고 반도체디바이스의 제조방법 및 장치 | |
| US20060170437A1 (en) | Probe card for testing a plurality of semiconductor chips and method thereof | |
| KR102127892B1 (ko) | 와이어 본딩 기계의 동작 조건 오류 검출 방법 및 이를 수행하기 위한 장치 | |
| US8044498B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
| TW202040155A (zh) | 短路檢查系統以及短路檢查方法 | |
| US10234499B1 (en) | Integrated circuit testing using on-chip electrical test structure | |
| JP3080924B2 (ja) | ボール・グリッド・アレイ型パッケージ | |
| US20060103401A1 (en) | Method for full wafer contact probing, wafer design and probe card device | |
| CN104299959A (zh) | 倒装芯片的测试结构、倒装芯片和倒装芯片的制作方法 | |
| US11804413B1 (en) | Product design for test to enable electrical non-destructive test for measuring multi-chip interconnect defects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |