JPH06139710A - ディジタル・オーディオ信号測定装置 - Google Patents
ディジタル・オーディオ信号測定装置Info
- Publication number
- JPH06139710A JPH06139710A JP28766192A JP28766192A JPH06139710A JP H06139710 A JPH06139710 A JP H06139710A JP 28766192 A JP28766192 A JP 28766192A JP 28766192 A JP28766192 A JP 28766192A JP H06139710 A JPH06139710 A JP H06139710A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- circuit
- data
- comparison
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【目的】 ＣビットまたはＵビットの特定パターンの検
出と、検出の当該情報ブロックの捕獲が容易かつ迅速に
できるようにする。 【構成】 ディジタル・オーディオ信号を入力とするデ
ィジタル・オーディオ信号測定装置において、受信した
ＣビットまたはＵビットのパターンと操作者が指定した
特定パターンとを比較し、比較結果を出力するＣビット
およびＵビット比較回路１１０と、ＣビットおよびＵビ
ット比較回路１１０からの取り込み同期信号１１４によ
ってＣビットまたはＵビットの取り込みを停止するＣビ
ットおよびＵビット取り込み回路１０９とを備えること
によって、障害解析または装置の動作確認に有効なＣビ
ットおよびＵビットの特定パターンの検出と該当情報ブ
ロックの捕獲を容易かつ迅速に行なうことができる。
出と、検出の当該情報ブロックの捕獲が容易かつ迅速に
できるようにする。 【構成】 ディジタル・オーディオ信号を入力とするデ
ィジタル・オーディオ信号測定装置において、受信した
ＣビットまたはＵビットのパターンと操作者が指定した
特定パターンとを比較し、比較結果を出力するＣビット
およびＵビット比較回路１１０と、ＣビットおよびＵビ
ット比較回路１１０からの取り込み同期信号１１４によ
ってＣビットまたはＵビットの取り込みを停止するＣビ
ットおよびＵビット取り込み回路１０９とを備えること
によって、障害解析または装置の動作確認に有効なＣビ
ットおよびＵビットの特定パターンの検出と該当情報ブ
ロックの捕獲を容易かつ迅速に行なうことができる。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル・オーディ
オ信号の各種特性の測定を行なうディジタル・オーディ
オ信号測定装置に関する。
オ信号の各種特性の測定を行なうディジタル・オーディ
オ信号測定装置に関する。
【０００２】
【従来の技術】近年、民生市場におけるＣＤ（コンパク
ト・ディスク）やＤＡＴ（ディジタル・オーディオ・テ
ープ）等のオーディオ機器のディジタル化および放送・
スタジオにおけるディジタル・オーディオ機器の普及に
ともない、これらのディジタル・オーディオ機器を接続
するための規格（ディジタル・オーディオ・インタフェ
ース規格）が制定されてきている。規格は、各地域また
は国際的な標準化組織で制定されているが、日本ではＥ
ＩＡＪ（日本電子機会工業会）においてＣＰ−３４０と
して１９８７年７月に制定された。
ト・ディスク）やＤＡＴ（ディジタル・オーディオ・テ
ープ）等のオーディオ機器のディジタル化および放送・
スタジオにおけるディジタル・オーディオ機器の普及に
ともない、これらのディジタル・オーディオ機器を接続
するための規格（ディジタル・オーディオ・インタフェ
ース規格）が制定されてきている。規格は、各地域また
は国際的な標準化組織で制定されているが、日本ではＥ
ＩＡＪ（日本電子機会工業会）においてＣＰ−３４０と
して１９８７年７月に制定された。
【０００３】ＣＰ−３４０で定義されているディジタル
・オーディオ信号のフォーマットは、図７に示すよう
に、１ブロックは１９２のフレームを含み、１フレーム
は２サブフレームによって構成され、各サブフレームに
は、ビット０から３までに同期プリアンブル、ビット４
からビット２７までにオーディオ・サンプルデータ、ビ
ット２８からビット３０までにそれぞれＶ、Ｕ、Ｃのビ
ットが、さらにビット３１にパリティ・ビットが配列し
ている。なお、伝送ラインのＤＣ成分の抑圧データから
のクロック再生および接続性とは無関係なインターフェ
ースとするために、ビット４からビット３１はバイフェ
ーズマーク方式で変調されている。
・オーディオ信号のフォーマットは、図７に示すよう
に、１ブロックは１９２のフレームを含み、１フレーム
は２サブフレームによって構成され、各サブフレームに
は、ビット０から３までに同期プリアンブル、ビット４
からビット２７までにオーディオ・サンプルデータ、ビ
ット２８からビット３０までにそれぞれＶ、Ｕ、Ｃのビ
ットが、さらにビット３１にパリティ・ビットが配列し
ている。なお、伝送ラインのＤＣ成分の抑圧データから
のクロック再生および接続性とは無関係なインターフェ
ースとするために、ビット４からビット３１はバイフェ
ーズマーク方式で変調されている。
【０００４】Ｖビット（バリディティ・ビット）は、オ
ーディオ・サンプルデータの有効性を表し、Ｕビット
（ユーザ・ビット）は、メディア（ＣＤ・ＤＡＴ等）に
よって個別に定義されている情報を伝送するためのビッ
トであり、情報のブロック長および各ビットの意味もメ
ディアごとに決められている。Ｃビット（チャネル・ス
テータス・ビット）は、オーディオ・サンプル・データ
のワード長／プリエンファシスの有無／標本化周波数な
どデータ部分の情報の性質および出所を表わすものであ
り、１９２ビットで１情報ブロックを構成する。Ｐビッ
ト（パリティ・ビット）は、伝送エラーまたは装置の故
障を検出するためのビットであり、ビット４からビット
３１までのビット値の論理“１”の数が偶数になるよう
に、Ｐビットを付加する。
ーディオ・サンプルデータの有効性を表し、Ｕビット
（ユーザ・ビット）は、メディア（ＣＤ・ＤＡＴ等）に
よって個別に定義されている情報を伝送するためのビッ
トであり、情報のブロック長および各ビットの意味もメ
ディアごとに決められている。Ｃビット（チャネル・ス
テータス・ビット）は、オーディオ・サンプル・データ
のワード長／プリエンファシスの有無／標本化周波数な
どデータ部分の情報の性質および出所を表わすものであ
り、１９２ビットで１情報ブロックを構成する。Ｐビッ
ト（パリティ・ビット）は、伝送エラーまたは装置の故
障を検出するためのビットであり、ビット４からビット
３１までのビット値の論理“１”の数が偶数になるよう
に、Ｐビットを付加する。
【０００５】ディジタル・オーディオ信号測定器は、こ
のようなディジタル・オーディオ・インタフェース規格
で規定された入力端子を有し、入力されたディジタル・
オーディオ信号の各種特性を測定する装置である。
のようなディジタル・オーディオ・インタフェース規格
で規定された入力端子を有し、入力されたディジタル・
オーディオ信号の各種特性を測定する装置である。
【０００６】図８は従来のディジタル・オーディオ信号
測定装置の構成を示しており、一般的なマイクロ・コン
ピュータ基本システムを構成するＣＰＵ８０１、ＲＯＭ
８０２、ＲＡＭ８０３、表示回路８０４、表示装置８０
５、入力装置（キーボードまたはマウス）８０６、測定
条件および測定結果データの書き込み／読み出しを行な
う記憶装置８０７およびこれらを接続するＣＰＵバス８
１８と、入力ディジタル・オーディオ信号８１７を装置
内部の信号レベル（通常ＴＴＬレベル）に変換して入力
チャネル・コーディング信号８１６として送出する入力
物理レベル変換回路８１１と、入力チャネル・コーディ
ング信号８１６を復調し、各種タイミング信号８１５を
発生して他のブロックに供給するとともに、受信オーデ
ィオ・サンプルデータ８１２と受信Ｃビットデータ８１
３および受信Ｕビットデータ８１４とを分離して、それ
ぞれオーディオ・サンプル解析回路８０８とＣビットお
よびＵビット取り込み回路８０９とに供給する受信分離
回路８１０と、ＣＰＵ８０１の制御によって受信オーデ
ィオ・サンプルデータ８１２の各種特性を測定するオー
ディオ・サンプル解析回路８０８と、受信Ｃビットデー
タ８１３および受信Ｕビットデータ８１４をＣＰＵ８０
１で処理できるように取り込むＣビットおよびＵビット
取り込み回路８０９とを備えている。
測定装置の構成を示しており、一般的なマイクロ・コン
ピュータ基本システムを構成するＣＰＵ８０１、ＲＯＭ
８０２、ＲＡＭ８０３、表示回路８０４、表示装置８０
５、入力装置（キーボードまたはマウス）８０６、測定
条件および測定結果データの書き込み／読み出しを行な
う記憶装置８０７およびこれらを接続するＣＰＵバス８
１８と、入力ディジタル・オーディオ信号８１７を装置
内部の信号レベル（通常ＴＴＬレベル）に変換して入力
チャネル・コーディング信号８１６として送出する入力
物理レベル変換回路８１１と、入力チャネル・コーディ
ング信号８１６を復調し、各種タイミング信号８１５を
発生して他のブロックに供給するとともに、受信オーデ
ィオ・サンプルデータ８１２と受信Ｃビットデータ８１
３および受信Ｕビットデータ８１４とを分離して、それ
ぞれオーディオ・サンプル解析回路８０８とＣビットお
よびＵビット取り込み回路８０９とに供給する受信分離
回路８１０と、ＣＰＵ８０１の制御によって受信オーデ
ィオ・サンプルデータ８１２の各種特性を測定するオー
ディオ・サンプル解析回路８０８と、受信Ｃビットデー
タ８１３および受信Ｕビットデータ８１４をＣＰＵ８０
１で処理できるように取り込むＣビットおよびＵビット
取り込み回路８０９とを備えている。
【０００７】次に、上記従来例の動作について説明す
る。図８において、ディジタル・オーディオ・インタフ
ェースから入力された所定の電気レベルまたは光レベル
の入力ディジタル・オーディオ信号８１７は、入力物理
レベル変換回路８１１で装置内部の信号レベルに変換さ
れ、入力チャネル・コーディング信号８１６として受信
分離回路８１０に入力される。
る。図８において、ディジタル・オーディオ・インタフ
ェースから入力された所定の電気レベルまたは光レベル
の入力ディジタル・オーディオ信号８１７は、入力物理
レベル変換回路８１１で装置内部の信号レベルに変換さ
れ、入力チャネル・コーディング信号８１６として受信
分離回路８１０に入力される。
【０００８】受信分離回路８１０では、オーディオ・サ
ンプルデータとＶ・Ｕ・Ｃ・Ｐビットが時分割多重化さ
れ、バイフェーズマーク変調を施された入力チャネル・
コーディング信号８１６を復調し、他ブロックの処理に
必要な各種タイミング信号８１５、例えば図９に示すよ
うに、ブロック先頭タイミング、フレームタイミング、
ビットタイミング等を生成するとともに、オーディオ・
サンプルデータとＣビット、Ｕビットを分離して、それ
ぞれのタイミングで受信オーディオ・サンプルデータ８
１２、受信Ｃビットデータ８１３、受信Ｕビットデータ
８１４としてオーディオ・サンプル解析回路８０８およ
びＣビットおよびＵビット取り込み回路８０９に入力す
る。
ンプルデータとＶ・Ｕ・Ｃ・Ｐビットが時分割多重化さ
れ、バイフェーズマーク変調を施された入力チャネル・
コーディング信号８１６を復調し、他ブロックの処理に
必要な各種タイミング信号８１５、例えば図９に示すよ
うに、ブロック先頭タイミング、フレームタイミング、
ビットタイミング等を生成するとともに、オーディオ・
サンプルデータとＣビット、Ｕビットを分離して、それ
ぞれのタイミングで受信オーディオ・サンプルデータ８
１２、受信Ｃビットデータ８１３、受信Ｕビットデータ
８１４としてオーディオ・サンプル解析回路８０８およ
びＣビットおよびＵビット取り込み回路８０９に入力す
る。
【０００９】オーディオ・サンプル解析回路８０８は、
量子化されたオーディオ信号である受信オーディオ・サ
ンプルデータ８１２の電圧値／ひずみ率／周波数／チャ
ネル間の電圧比等の各種特性を測定する機能を有し、操
作者の指示によってＣＰＵ８０１の制御の基に動作す
る。測定結果は、ＣＰＵ８０１で処理し、表示装置８０
５に表示される。その際、操作者の指示によって測定結
果を記憶装置８０７に保存することができる。
量子化されたオーディオ信号である受信オーディオ・サ
ンプルデータ８１２の電圧値／ひずみ率／周波数／チャ
ネル間の電圧比等の各種特性を測定する機能を有し、操
作者の指示によってＣＰＵ８０１の制御の基に動作す
る。測定結果は、ＣＰＵ８０１で処理し、表示装置８０
５に表示される。その際、操作者の指示によって測定結
果を記憶装置８０７に保存することができる。
【００１０】ＣビットおよびＵビット取り込み回路８０
９は、受信分離回路８１０で分離された受信Ｃビットデ
ータ８１３および受信Ｕビットデータ８１４を、ＣＰＵ
８０１で処理できるような形式でＲＡＭなどに記録する
機能を有する。取り込んだＣビットおよびＵビットデー
タは、ＣＰＵ８０１で処理し、２進数の形式で表示装置
８０５に表示する。その際、操作者の指示によって測定
結果を記憶装置８０７に保存することができる。
９は、受信分離回路８１０で分離された受信Ｃビットデ
ータ８１３および受信Ｕビットデータ８１４を、ＣＰＵ
８０１で処理できるような形式でＲＡＭなどに記録する
機能を有する。取り込んだＣビットおよびＵビットデー
タは、ＣＰＵ８０１で処理し、２進数の形式で表示装置
８０５に表示する。その際、操作者の指示によって測定
結果を記憶装置８０７に保存することができる。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来の装置では、ＣビットまたはＵビットの観測者は、操
作者（ユーザ）が表示装置に表示された結果を監視する
ことによって行なうため、装置故障または伝送上の障害
もしくはソフトウェアバグ等で瞬間的に特定のビット値
が変化するような異常状態を確実に捉えることは困難で
あった。また異常に限らず一時的に特定のビットパター
ンが発生する状態を確認し、機器の正常性をテストする
場合などにおいても、ビット値の変化速度が人間の認識
できる範囲を超える条件では確実に捉えることができな
かった。さらに、特定フィールドに特定パターンを検出
したときに、他のフィールドの情報または情報ブロック
全体の内容を捉えることができず、障害の解析および開
発上での動作確認のために多くの手間と時間を費やして
いた。
来の装置では、ＣビットまたはＵビットの観測者は、操
作者（ユーザ）が表示装置に表示された結果を監視する
ことによって行なうため、装置故障または伝送上の障害
もしくはソフトウェアバグ等で瞬間的に特定のビット値
が変化するような異常状態を確実に捉えることは困難で
あった。また異常に限らず一時的に特定のビットパター
ンが発生する状態を確認し、機器の正常性をテストする
場合などにおいても、ビット値の変化速度が人間の認識
できる範囲を超える条件では確実に捉えることができな
かった。さらに、特定フィールドに特定パターンを検出
したときに、他のフィールドの情報または情報ブロック
全体の内容を捉えることができず、障害の解析および開
発上での動作確認のために多くの手間と時間を費やして
いた。
【００１２】本発明は、このような従来の問題を解決す
るものであり、ＣビットまたはＵビットの特定パターン
の検出と、検出時の該当情報ブロックの表示が容易かつ
迅速にできる優れたディジタル・オーディオ信号測定装
置を提供することを目的とするものである。
るものであり、ＣビットまたはＵビットの特定パターン
の検出と、検出時の該当情報ブロックの表示が容易かつ
迅速にできる優れたディジタル・オーディオ信号測定装
置を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】本発明は、上記目的を達
成するために、従来の構成に、受信したＣビットまたは
Ｕビットを特定のパターンと比較するＣビットおよびＵ
ビット比較回路を備えたものである。
成するために、従来の構成に、受信したＣビットまたは
Ｕビットを特定のパターンと比較するＣビットおよびＵ
ビット比較回路を備えたものである。
【００１４】本発明はまた、ＣビットおよびＵビット取
り込み回路とＣビットおよびＵビット比較回路との同期
手段を備えたものである。
り込み回路とＣビットおよびＵビット比較回路との同期
手段を備えたものである。
【００１５】
【作用】本発明は、受信したＣビットまたはＵビットを
特定のパターンと比較するＣビットおよびＵビット比較
回路を備えているので、ＣビットまたはＵビットの特定
パターンを確実に検出することができる。
特定のパターンと比較するＣビットおよびＵビット比較
回路を備えているので、ＣビットまたはＵビットの特定
パターンを確実に検出することができる。
【００１６】本発明はまた、ＣビットおよびＵビット取
り込み回路とＣビットおよびＵビット比較回路との同期
手段を備えているので、ＣビットまたはＵビットの特定
のパターン検出時の該当情報ブロックを捉えることがで
きる。
り込み回路とＣビットおよびＵビット比較回路との同期
手段を備えているので、ＣビットまたはＵビットの特定
のパターン検出時の該当情報ブロックを捉えることがで
きる。
【００１７】したがって、本発明によれば、障害の解析
および装置の動作確認を容易かつ迅速に行なえるという
効果を有する。
および装置の動作確認を容易かつ迅速に行なえるという
効果を有する。
【００１８】
【実施例】図１は本発明の一実施例におけるディジタル
・オーディオ信号測定装置の構成を示している。図１に
おいて、１０１は一般的なマイクロ・コンピュータ基本
システムを構成するＣＰＵ、１０２はＲＯＭ、１０３は
ＲＡＭ、１０４は表示回路、１０５は表示装置、１０６
は入力装置（キーボードまたはマウス）、１０７は測定
条件および測定結果データの書き込み／読み出しを行な
うための記憶装置であり、これらはＣＰＵバス１２１に
より接続されている。１０８はＣＰＵ１１０の制御によ
って受信オーディオ・サンプルデータ１１５の各種特性
を測定するオーディオ・サンプル解析回路であり、１０
９は受信Ｃビットデータ１１６および受信Ｕビットデー
タ１１７をＣＰＵ８０１で処理できるように取り込むＣ
ビットおよびＵビット取り込み回路である。１１０は操
作者の指定した検出すべき特定パターンと受信したＣビ
ットデータ１１６またはＵビットデータ１１７の値を比
較し、パターン一致を検出した場合は、ＣＰＵ１０１へ
のパターン一致検出割り込み信号１１３とＣビットおよ
びＵビット取り込み回路１０９への取り込み同期信号１
１４を発生するＣビットおよびＵビット比較回路であ
る。１１１は入力チャネル・コーディング信号１１９を
復調し、各種タイミング信号１１８を発生して他ブロッ
クに供給するとともに、受信オーディオ・サンプルデー
タ１１５と受信Ｃビットデータ１１６および受信Ｕビッ
トデータ１１７とを分離して、それぞれオーディオ・サ
ンプル解析回路１０８と、ＣビットおよびＵビット取り
込み回路１０９と、ＣビットおよびＵビット比較回路１
１０とに供給する受信分離回路である。１１２は、入力
ディジタル・オーディオ信号１２０を装置内部の信号レ
ベル（通常ＴＴＬレベル）に変換して入力チャネル・コ
ーディング信号１１９として送出する入力物理レベル変
換回路である。
・オーディオ信号測定装置の構成を示している。図１に
おいて、１０１は一般的なマイクロ・コンピュータ基本
システムを構成するＣＰＵ、１０２はＲＯＭ、１０３は
ＲＡＭ、１０４は表示回路、１０５は表示装置、１０６
は入力装置（キーボードまたはマウス）、１０７は測定
条件および測定結果データの書き込み／読み出しを行な
うための記憶装置であり、これらはＣＰＵバス１２１に
より接続されている。１０８はＣＰＵ１１０の制御によ
って受信オーディオ・サンプルデータ１１５の各種特性
を測定するオーディオ・サンプル解析回路であり、１０
９は受信Ｃビットデータ１１６および受信Ｕビットデー
タ１１７をＣＰＵ８０１で処理できるように取り込むＣ
ビットおよびＵビット取り込み回路である。１１０は操
作者の指定した検出すべき特定パターンと受信したＣビ
ットデータ１１６またはＵビットデータ１１７の値を比
較し、パターン一致を検出した場合は、ＣＰＵ１０１へ
のパターン一致検出割り込み信号１１３とＣビットおよ
びＵビット取り込み回路１０９への取り込み同期信号１
１４を発生するＣビットおよびＵビット比較回路であ
る。１１１は入力チャネル・コーディング信号１１９を
復調し、各種タイミング信号１１８を発生して他ブロッ
クに供給するとともに、受信オーディオ・サンプルデー
タ１１５と受信Ｃビットデータ１１６および受信Ｕビッ
トデータ１１７とを分離して、それぞれオーディオ・サ
ンプル解析回路１０８と、ＣビットおよびＵビット取り
込み回路１０９と、ＣビットおよびＵビット比較回路１
１０とに供給する受信分離回路である。１１２は、入力
ディジタル・オーディオ信号１２０を装置内部の信号レ
ベル（通常ＴＴＬレベル）に変換して入力チャネル・コ
ーディング信号１１９として送出する入力物理レベル変
換回路である。
【００１９】次に、上記実施例の動作について説明す
る。図１において、ディジタル・オーディオ・インタフ
ェースから入力された所定の電気レベルまたは光レベル
の入力ディジタル・オーディオ信号１２０は、入力物理
レベル変換回路１１２で装置内部の信号レベルに変換さ
れ、入力チャネル・コーディング信号１１９として受信
分離回路１１１に入力される。
る。図１において、ディジタル・オーディオ・インタフ
ェースから入力された所定の電気レベルまたは光レベル
の入力ディジタル・オーディオ信号１２０は、入力物理
レベル変換回路１１２で装置内部の信号レベルに変換さ
れ、入力チャネル・コーディング信号１１９として受信
分離回路１１１に入力される。
【００２０】受信分離回路１１１では、オーディオ・サ
ンプルデータとＶ・Ｕ・Ｃ・Ｐビットが時分割多重化さ
れバイフェーズマーク変調を施された入力チャネル・コ
ーディング信号１１９を復調し、他ブロックの処理に必
要な各種タイミング信号１１８（ブロック先頭タイミン
グ、フレームタイミング、ビットタイミング等）を生成
するとともに、オーディオ・サンプルデータ部とＣビッ
ト、Ｕビットを分離して、されぞれ受信オーディオ・サ
ンプルデータ１１５、受信Ｃビットデータ１１６、受信
Ｕビットデータ１１７として出力する。受信オーディオ
・サンプルデータ１１５は、オーディオ・サンプル解析
回路１０８に入力され、Ｃビットデータ１１６と受信Ｕ
ビットデータ１１７は、ＣビットおよびＵビット取り込
み回路１１０とＣビットおよびＵビット比較回路１１０
とに入力される。
ンプルデータとＶ・Ｕ・Ｃ・Ｐビットが時分割多重化さ
れバイフェーズマーク変調を施された入力チャネル・コ
ーディング信号１１９を復調し、他ブロックの処理に必
要な各種タイミング信号１１８（ブロック先頭タイミン
グ、フレームタイミング、ビットタイミング等）を生成
するとともに、オーディオ・サンプルデータ部とＣビッ
ト、Ｕビットを分離して、されぞれ受信オーディオ・サ
ンプルデータ１１５、受信Ｃビットデータ１１６、受信
Ｕビットデータ１１７として出力する。受信オーディオ
・サンプルデータ１１５は、オーディオ・サンプル解析
回路１０８に入力され、Ｃビットデータ１１６と受信Ｕ
ビットデータ１１７は、ＣビットおよびＵビット取り込
み回路１１０とＣビットおよびＵビット比較回路１１０
とに入力される。
【００２１】オーディオ・サンプル解析回路１０８は、
量子化されたオーディオ信号である受信オーディオ・サ
ンプルデータ１１５に電圧値／ひずみ率／周波数／チャ
ネル間の電圧比等の各種特性を測定する機能を有し、操
作者の指示によってＣＰＵ１０１の制御の基に動作す
る。測定結果はＣＰＵ１０１で処理し、表示装置１０５
に表示される。その際、操作者の指示によって測定結果
を記憶装置１０７に保存することができる。
量子化されたオーディオ信号である受信オーディオ・サ
ンプルデータ１１５に電圧値／ひずみ率／周波数／チャ
ネル間の電圧比等の各種特性を測定する機能を有し、操
作者の指示によってＣＰＵ１０１の制御の基に動作す
る。測定結果はＣＰＵ１０１で処理し、表示装置１０５
に表示される。その際、操作者の指示によって測定結果
を記憶装置１０７に保存することができる。
【００２２】ＣビットおよびＵビット取り込み回路１０
９は、受信分離回路１１１で分離された受信Ｃビットデ
ータ１１６および受信Ｕビットデータ１１７をＣＰＵ１
０１で処理できるような形式でＲＡＭなどに記録する機
能を有する。取り込んだＣビットデータ１１６およびＵ
ビットデータ１１７は、ＣＰＵ１０１で処理し、２進数
または１６進数の形式で表示装置１０５に表示する。そ
の際、操作者の指示によって測定結果を記憶装置１０７
に保存することができる。
９は、受信分離回路１１１で分離された受信Ｃビットデ
ータ１１６および受信Ｕビットデータ１１７をＣＰＵ１
０１で処理できるような形式でＲＡＭなどに記録する機
能を有する。取り込んだＣビットデータ１１６およびＵ
ビットデータ１１７は、ＣＰＵ１０１で処理し、２進数
または１６進数の形式で表示装置１０５に表示する。そ
の際、操作者の指示によって測定結果を記憶装置１０７
に保存することができる。
【００２３】ＣビットおよびＵビット比較回路１１０
は、操作者が入力装置から入力した検出すべき特定パタ
ーンと受信したＣビットデータ１１６またはＵビットデ
ータ１１７のビットパターンを比較し、パターン一致を
検出した場合は、ＣＰＵ１０１へのパターン一致検出割
り込み信号１１３とＣビットおよびＵビット取り込み回
路１０９への取り込み同期信号１１４を発生する。
は、操作者が入力装置から入力した検出すべき特定パタ
ーンと受信したＣビットデータ１１６またはＵビットデ
ータ１１７のビットパターンを比較し、パターン一致を
検出した場合は、ＣＰＵ１０１へのパターン一致検出割
り込み信号１１３とＣビットおよびＵビット取り込み回
路１０９への取り込み同期信号１１４を発生する。
【００２４】図２は検出パターン設定に用いる表示画面
例を示したものである。なお、この例は、検出対象にＣ
ビットを選択した例である。検出対象欄２０１には、Ｃ
ビットをパターン検出の対象とするか、Ｕビットをパタ
ーン検出の対象とするのかを設定する。Ｃビットの場
合、チャネル１とチャネル２には原則として同じ値が伝
送されるが、どちらか一方のチャネルを選択すること
も、または両チャネルを対象として選択することもでき
る。ビット位置表示欄２０２には、パターンデータおよ
びビットマスクのビット位置を表示する。パターンデー
タ設定欄２０３には、比較するビットパターンを設定す
る。Ｃビットの場合、１情報ブロックが１９２ビット
（２４バイト）で構成されるので、２４バイト分のパタ
ーン設定欄がある。ビットマスク設定欄２０４には、当
該ビットを比較対象とするかしないかをビット単位で設
定する。ビットマスクデータの値が論理“０”の場合
は、当該ビットを比較対象として扱わない。こうするこ
とによって、ビット単位でパターン比較を行なうことが
できる。
例を示したものである。なお、この例は、検出対象にＣ
ビットを選択した例である。検出対象欄２０１には、Ｃ
ビットをパターン検出の対象とするか、Ｕビットをパタ
ーン検出の対象とするのかを設定する。Ｃビットの場
合、チャネル１とチャネル２には原則として同じ値が伝
送されるが、どちらか一方のチャネルを選択すること
も、または両チャネルを対象として選択することもでき
る。ビット位置表示欄２０２には、パターンデータおよ
びビットマスクのビット位置を表示する。パターンデー
タ設定欄２０３には、比較するビットパターンを設定す
る。Ｃビットの場合、１情報ブロックが１９２ビット
（２４バイト）で構成されるので、２４バイト分のパタ
ーン設定欄がある。ビットマスク設定欄２０４には、当
該ビットを比較対象とするかしないかをビット単位で設
定する。ビットマスクデータの値が論理“０”の場合
は、当該ビットを比較対象として扱わない。こうするこ
とによって、ビット単位でパターン比較を行なうことが
できる。
【００２５】図３は上記実施例におけるＣビットおよび
Ｕビット比較回路１１０の構成を示している。図３にお
いて、３０１は比較動作実行時に比較データ格納ＲＡＭ
３０３に対して比較アドレス３０９を発生させる比較ア
ドレス発生回路であり、比較アドレスライン３０９に出
力する比較アドレスの値は、ブロック先頭タイミング３
０７によってクリアされ、アドレスカウントタイミング
３０８のタイミングで１アドレスずつカウントアップす
る。３０２は比較データ格納ＲＡＭアドレスライン３１
０にＣＰＵアドレスバス３０５を接続するか比較アドレ
スライン３０９を接続するかを切り換えるアドレス切り
換え回路である。３０３は比較データを格納する比較デ
ータ格納ＲＡＭである。３０４は比較データ格納ＲＡＭ
データライン３１１をＣＰＵデータバス３０６に接続す
るか比較データ出力バス３１９に接続するかを切り換え
るデータ切り換え回路である。３０５はＣＰＵアドレス
バスであり、比較データ格納ＲＡＭ３０３に比較データ
を書き込む場合、比較データ格納ＲＡＭアドレスライン
３１０に接続する。３０６はＣＰＵデータバスであり、
比較データ格納ＲＡＭ３０３に比較データを書き込む場
合、比較データ格納ＲＡＭデータライン３１１に接続す
る。３０７は情報ブロック（ＣビットまたはＵビット）
の先頭タイミングを示すブロック先頭タイミング、３０
８は比較アドレスをカウントアップするためのアドレス
カウントタイミング、３０９は比較アドレス発生回路で
発生したアドレスを示す比較アドレスライン、３１０は
比較データ格納ＲＡＭアドレスライン、３１１は比較デ
ータ格納ＲＡＭデータラインである。３１２はマスクデ
ータラインであり、比較データ出力バス３１９のビット
１に接続されている。３１３は比較データラインであ
り、比較データ出力バス３１９のビット０に接続されて
いる。３１４は比較の対象である受信Ｃビットデータま
たは受信Ｕビットデータである。３１５は１ビットの比
較タイミングを示すビット比較タイミングである。３１
６はそれまでの比較結果の状態（それまでに不一致が発
生したかどうか）を示す比較結果状態信号である。３１
７は１情報ブロックの比較結果を判定するタイミングを
示すブロック比較結果タイミングである。３１８は１情
報ブロックの比較結果を示す信号であり、一致した場合
は正論理のパルスを出力するブロック比較結果出力であ
る。３１９は比較動作実行時に比較データ格納ＲＡＭデ
ータバスに接続される比較データ出力バスである。
Ｕビット比較回路１１０の構成を示している。図３にお
いて、３０１は比較動作実行時に比較データ格納ＲＡＭ
３０３に対して比較アドレス３０９を発生させる比較ア
ドレス発生回路であり、比較アドレスライン３０９に出
力する比較アドレスの値は、ブロック先頭タイミング３
０７によってクリアされ、アドレスカウントタイミング
３０８のタイミングで１アドレスずつカウントアップす
る。３０２は比較データ格納ＲＡＭアドレスライン３１
０にＣＰＵアドレスバス３０５を接続するか比較アドレ
スライン３０９を接続するかを切り換えるアドレス切り
換え回路である。３０３は比較データを格納する比較デ
ータ格納ＲＡＭである。３０４は比較データ格納ＲＡＭ
データライン３１１をＣＰＵデータバス３０６に接続す
るか比較データ出力バス３１９に接続するかを切り換え
るデータ切り換え回路である。３０５はＣＰＵアドレス
バスであり、比較データ格納ＲＡＭ３０３に比較データ
を書き込む場合、比較データ格納ＲＡＭアドレスライン
３１０に接続する。３０６はＣＰＵデータバスであり、
比較データ格納ＲＡＭ３０３に比較データを書き込む場
合、比較データ格納ＲＡＭデータライン３１１に接続す
る。３０７は情報ブロック（ＣビットまたはＵビット）
の先頭タイミングを示すブロック先頭タイミング、３０
８は比較アドレスをカウントアップするためのアドレス
カウントタイミング、３０９は比較アドレス発生回路で
発生したアドレスを示す比較アドレスライン、３１０は
比較データ格納ＲＡＭアドレスライン、３１１は比較デ
ータ格納ＲＡＭデータラインである。３１２はマスクデ
ータラインであり、比較データ出力バス３１９のビット
１に接続されている。３１３は比較データラインであ
り、比較データ出力バス３１９のビット０に接続されて
いる。３１４は比較の対象である受信Ｃビットデータま
たは受信Ｕビットデータである。３１５は１ビットの比
較タイミングを示すビット比較タイミングである。３１
６はそれまでの比較結果の状態（それまでに不一致が発
生したかどうか）を示す比較結果状態信号である。３１
７は１情報ブロックの比較結果を判定するタイミングを
示すブロック比較結果タイミングである。３１８は１情
報ブロックの比較結果を示す信号であり、一致した場合
は正論理のパルスを出力するブロック比較結果出力であ
る。３１９は比較動作実行時に比較データ格納ＲＡＭデ
ータバスに接続される比較データ出力バスである。
【００２６】次に、上記ＣビットおよびＵビット比較回
路１１０の動作について説明する。比較動作を行なう場
合、あらかじめ比較データ格納ＲＡＭ３０３には、図２
に示した検出パターンの設定に用いる画面で操作者が入
力したパターンデータおよびビットマスクデータを書き
込んでおく。
路１１０の動作について説明する。比較動作を行なう場
合、あらかじめ比較データ格納ＲＡＭ３０３には、図２
に示した検出パターンの設定に用いる画面で操作者が入
力したパターンデータおよびビットマスクデータを書き
込んでおく。
【００２７】図４は比較データ格納ＲＡＭ３０３のデー
タ配置例で、Ｃビットのチャネル１および２を対象にし
た場合を示している。１サブフレームが１アドレスに対
応するようにデータを配置している。
タ配置例で、Ｃビットのチャネル１および２を対象にし
た場合を示している。１サブフレームが１アドレスに対
応するようにデータを配置している。
【００２８】比較データ格納ＲＡＭ３０３に比較データ
とマスクデータを書き込み終了後、アドレス切り換え回
路３０２およびデータ切り換え回路３０４において接続
をＢ側に切り換えると比較動作が有効になる。
とマスクデータを書き込み終了後、アドレス切り換え回
路３０２およびデータ切り換え回路３０４において接続
をＢ側に切り換えると比較動作が有効になる。
【００２９】図５は上記ＣビットおよびＵビット比較回
路１１０の動作タイミング例を示している。受信したサ
ブフレームに対応するアドレスが比較アドレス発生回路
３０１から出力され、これに応じて比較データ３１３と
マスクデータ３１２が比較データ格納ＲＡＭ３０３から
出力される。受信Ｃビットデータ３１４は、比較データ
３１３とゲート１（Ｅｘ−ＯＲ）で比較され、不一致の
場合はゲート１出力は“Ｈ”レベルになる。ゲート２
（ＡＮＤ）出力は当該ビットに対応するマスクデータの
値が“０”ならば、ゲート１の出力の値にかかわらず
“Ｌ”（一致した）であり、マスクデータが“１”なら
ば、ゲート１の出力が“Ｈ”（不一致）のとき、ビット
比較タイミング３１５のタイミングで正論理のパルス
（不一致が発生したことを表す）を発生する。ＦＦ１は
１情報ブロック期間内で不一致が発生したことを保持し
ており、１情報ブロックの比較結果は、１情報ブロック
の最後のビットの比較終了後、ブロック比較結果タイミ
ング３１７のタイミングでゲート３からブロック比較結
果出力３１８として出力する。
路１１０の動作タイミング例を示している。受信したサ
ブフレームに対応するアドレスが比較アドレス発生回路
３０１から出力され、これに応じて比較データ３１３と
マスクデータ３１２が比較データ格納ＲＡＭ３０３から
出力される。受信Ｃビットデータ３１４は、比較データ
３１３とゲート１（Ｅｘ−ＯＲ）で比較され、不一致の
場合はゲート１出力は“Ｈ”レベルになる。ゲート２
（ＡＮＤ）出力は当該ビットに対応するマスクデータの
値が“０”ならば、ゲート１の出力の値にかかわらず
“Ｌ”（一致した）であり、マスクデータが“１”なら
ば、ゲート１の出力が“Ｈ”（不一致）のとき、ビット
比較タイミング３１５のタイミングで正論理のパルス
（不一致が発生したことを表す）を発生する。ＦＦ１は
１情報ブロック期間内で不一致が発生したことを保持し
ており、１情報ブロックの比較結果は、１情報ブロック
の最後のビットの比較終了後、ブロック比較結果タイミ
ング３１７のタイミングでゲート３からブロック比較結
果出力３１８として出力する。
【００３０】ブロック比較結果３１８を、図１のＣＰＵ
バス１２１の割り込みラインにパターン一致検出割り込
み信号１１３として接続し、ＣＰＵ１０１にパターン一
致が発生したことを知らせ、この情報をソフトウェアに
処理によって画面に表示する等の方法で操作者にパター
ン一致の発生を通知する。
バス１２１の割り込みラインにパターン一致検出割り込
み信号１１３として接続し、ＣＰＵ１０１にパターン一
致が発生したことを知らせ、この情報をソフトウェアに
処理によって画面に表示する等の方法で操作者にパター
ン一致の発生を通知する。
【００３１】さらに、ブロック比較結果３１８を、Ｃビ
ットおよびＵビット取り込み回路１０９への取り込み同
期信号１１４としてＣビットおよびＵビット取り込み回
路１０９に入力し、この同期信号によって、Ｃビットま
たはＵビットの取り込みを停止することにより、操作者
の指定した特定パターンを検出した情報ブロックそのも
のを確実に捉えることができる。
ットおよびＵビット取り込み回路１０９への取り込み同
期信号１１４としてＣビットおよびＵビット取り込み回
路１０９に入力し、この同期信号によって、Ｃビットま
たはＵビットの取り込みを停止することにより、操作者
の指定した特定パターンを検出した情報ブロックそのも
のを確実に捉えることができる。
【００３２】図６は上記実施例におけるＣビットおよび
Ｕビット取り込み回路１０９の記憶内容例を示してい
る。記憶用バッファの１アドレスに１サブフレーム（１
ビット）のＣビットまたはＵビットの情報と、当該サブ
フレームが情報ブロックの先頭サブフレームであること
を示すブロック先頭ステータと、当該サブフレームで取
り込み動作を終了したことを示す取り込み終了ステータ
スを記憶する。記憶用バッファには市販のＲＡＭを用
い、アドレスを順次カウントアップしながらサイクリッ
クに記憶を行なうようにする。パターン一致検出割り込
み信号１１３によって、パターン一致が発生したことを
認識したＣＰＵ１０１は、すでに取り込み同期信号１１
４によって取り込み動作を停止しているＣビットおよび
Ｕビット取り込み回路１０９の記憶用バッファの取り込
み終了ステータスのビットを検索し、取り込み終了アド
レスを知る。このアドレスに記憶されたＣビットまたは
Ｕビットの情報が特定パターンを検出した情報ブロック
の最終ビット情報である。次に、取り込み終了アドレス
からアドレスをさかのぼってブロック先頭ステータスの
ビットを検出する。はじめてブロック先頭ステータスを
検出したアドレスに記憶されたＣビットまたはＵビット
の情報が、特定パターンを検出した情報ブロックの先頭
ビット情報である。このようにして、パターンを検出し
た情報ブロックを捉えることができる。
Ｕビット取り込み回路１０９の記憶内容例を示してい
る。記憶用バッファの１アドレスに１サブフレーム（１
ビット）のＣビットまたはＵビットの情報と、当該サブ
フレームが情報ブロックの先頭サブフレームであること
を示すブロック先頭ステータと、当該サブフレームで取
り込み動作を終了したことを示す取り込み終了ステータ
スを記憶する。記憶用バッファには市販のＲＡＭを用
い、アドレスを順次カウントアップしながらサイクリッ
クに記憶を行なうようにする。パターン一致検出割り込
み信号１１３によって、パターン一致が発生したことを
認識したＣＰＵ１０１は、すでに取り込み同期信号１１
４によって取り込み動作を停止しているＣビットおよび
Ｕビット取り込み回路１０９の記憶用バッファの取り込
み終了ステータスのビットを検索し、取り込み終了アド
レスを知る。このアドレスに記憶されたＣビットまたは
Ｕビットの情報が特定パターンを検出した情報ブロック
の最終ビット情報である。次に、取り込み終了アドレス
からアドレスをさかのぼってブロック先頭ステータスの
ビットを検出する。はじめてブロック先頭ステータスを
検出したアドレスに記憶されたＣビットまたはＵビット
の情報が、特定パターンを検出した情報ブロックの先頭
ビット情報である。このようにして、パターンを検出し
た情報ブロックを捉えることができる。
【００３３】上記実施例のＣビットおよびＵビット比較
回路１１０は、受信Ｃビットデータ１１６または受信Ｕ
ビットデータ１１７を１ビットずつ直列に比較するよう
に構成されており、並列に比較する場合に比べ、使用部
品も少なく回路も簡単である。また、比較データ格納Ｒ
ＡＭ３０３には市販の安価なＲＡＭが利用でき、大容量
化も容易である。
回路１１０は、受信Ｃビットデータ１１６または受信Ｕ
ビットデータ１１７を１ビットずつ直列に比較するよう
に構成されており、並列に比較する場合に比べ、使用部
品も少なく回路も簡単である。また、比較データ格納Ｒ
ＡＭ３０３には市販の安価なＲＡＭが利用でき、大容量
化も容易である。
【００３４】また、ブロック比較結果３１８を外部に出
力すれば、パターン検出時のトリガ信号として利用でき
る。
力すれば、パターン検出時のトリガ信号として利用でき
る。
【００３５】なお、上記実施例では、ＣビットおよびＵ
ビット取り込み回路１０９に取り込み同期信号１１４と
して、パターン一致を検出したことを示す信号を入力し
ているが、パリティエラー／受信同期はずれ／Ｖビット
の状態／チャネルステータスのＣＲＣエラー等を検出す
る手段を設け、検出結果を取り込み同期信号１１４とし
て入力すれば、これらの状態の検出と同期したＣビット
またはＵビット情報を捉えることができる。
ビット取り込み回路１０９に取り込み同期信号１１４と
して、パターン一致を検出したことを示す信号を入力し
ているが、パリティエラー／受信同期はずれ／Ｖビット
の状態／チャネルステータスのＣＲＣエラー等を検出す
る手段を設け、検出結果を取り込み同期信号１１４とし
て入力すれば、これらの状態の検出と同期したＣビット
またはＵビット情報を捉えることができる。
【００３６】また、上記実施例では、ＣビットまたはＵ
ビットの特定パターンの一致を検出しているが、ブロッ
ク比較結果タイミングの論理を反転することによって、
ＣビットまたはＵビットの特定パターンとの不一致の検
出も可能である。この場合、インタフェース上での伝送
障害または装置の故障またはバグ等によって、一時的に
発生する異常状態を容易かつ確実に捉えることができ
る。
ビットの特定パターンの一致を検出しているが、ブロッ
ク比較結果タイミングの論理を反転することによって、
ＣビットまたはＵビットの特定パターンとの不一致の検
出も可能である。この場合、インタフェース上での伝送
障害または装置の故障またはバグ等によって、一時的に
発生する異常状態を容易かつ確実に捉えることができ
る。
【００３７】
【発明の効果】本発明は、上記実施例から明らかなよう
に、ＣビットおよびＵビット比較回路を備えているの
で、ＣビットまたはＵビットの特定パターンを確実に検
出することができる。
に、ＣビットおよびＵビット比較回路を備えているの
で、ＣビットまたはＵビットの特定パターンを確実に検
出することができる。
【００３８】本発明はまた、ＣビットおよびＵビット取
り込み回路とＣビットおよびＵビット比較回路との同期
手段を備えているので、ＣビットまたはＵビットの特定
のパターン検出時の該当情報ブロックを捉えることがで
きる。
り込み回路とＣビットおよびＵビット比較回路との同期
手段を備えているので、ＣビットまたはＵビットの特定
のパターン検出時の該当情報ブロックを捉えることがで
きる。
【００３９】したがって、本発明によれば、障害の解析
および装置の動作確認を容易かつ迅速に行なえるという
効果を有する。
および装置の動作確認を容易かつ迅速に行なえるという
効果を有する。
【図１】本発明の一実施例におけるディジタル・オーデ
ィオ信号測定装置の構成を示す概略ブロック図
ィオ信号測定装置の構成を示す概略ブロック図
【図２】同装置における検出パターンの設定に用いる画
面例を示す模式図
面例を示す模式図
【図３】同装置におけるＣビットおよびＵビット比較回
路の構成を示す概略ブロック図
路の構成を示す概略ブロック図
【図４】同装置における比較データ格納ＲＡＭのデータ
配置列を示す模式図
配置列を示す模式図
【図５】同装置におけるＣビットおよびＵビット比較回
路の動作を示すタイミングチャート
路の動作を示すタイミングチャート
【図６】同装置におけるＣビットおよびＵビット取り込
みＲＡＭの記憶内容例を示す模式図
みＲＡＭの記憶内容例を示す模式図
【図７】ディジタル・オーディオ信号のフォーマットを
示すデータ構造図
示すデータ構造図
【図８】従来のディジタル・オーディオ信号測定装置の
構成を示す概略ブロック図
構成を示す概略ブロック図
【図９】同装置における受信分離回路の動作を示すタイ
ミングチャート
ミングチャート
１０１ ＣＰＵ １０２ ＲＯＭ １０３ ＲＡＭ １０４ 表示回路 １０５ 表示装置 １０６ 入力装置 １０７ 記憶装置 １０８ オーディオ・サンプル解析回路 １０９ ＣビットおよびＵビット取り込み回路 １１０ ＣビットおよびＵビット比較回路 １１２ 入力物理レベル変換回路 １１３ パターン一致検出割り込み信号 １１４ 取り込み同期信号 １１５ 受信オーディオ・サンプルデータ １１６ 受信Ｃビットデータ １１７ 受信Ｕビットデータ １１８ 各種タイミング信号 １１９ 入力チャネル・コーディング信号 １２０ 入力ディジタル・オーディオ信号 １２１ ＣＰＵバス ２０１ 検出対称欄 ２０２ ビット位置表示 ２０３ パターンデータ設定欄 ２０４ ビットマスク設定欄 ３０１ 比較アドレス発生回路 ３０２ アドレス切り換え回路 ３０３ 比較データ格納ＲＡＭ ３０４ データ切り換え回路 ３０５ ＣＰＵアドレスバス ３０６ ＣＰＵデータバス ３０７ ブロック先頭タイミング ３０８ アドレスカウントタイミング ３０９ 比較アドレスライン ３１０ 比較データ格納ＲＡＭアドレスライン ３１１ 比較データ格納ＲＡＮデータライン ３１２ マスクデータライン ３１３ 比較データライン ３１４ 受信Ｃビットデータ・受信Ｕビットデータ ３１５ ビット比較タイミング ３１６ 比較結果状態信号 ３１７ ブロック比較結果タイミング ３１８ ブロック比較結果出力 ３１９ 比較データ出力バス
Claims (2)
- 【請求項１】 オーディオ入力信号を受信・復調・分離
する受信分離回路と、前記受信分離回路で分離された受
信オーディオ・サンプルデータを解析するオーディオ・
サンプル解析回路と、前記受信分離回路で分離された受
信Ｃビットおよび受信Ｕビットを取り込むＣビットおよ
びＵビット取り込み回路と、あらかじめ設定されたＣビ
ットパターンデータまたはＵビットパターンデータを前
記受信分離回路で分離された受信Ｃビットまたは受信Ｕ
ビットと順次比較してパターン一致を検出するＣビット
およびＵビット比較回路とを備えたディジタル・オーデ
ィオ信号測定装置。 - 【請求項２】 オーディオ入力信号を受信・復調・分離
する受信分離回路と、前記受信分離回路で分離された受
信オーディオ・サンプルデータを解析するオーディオ・
サンプル解析回路と、あらかじめ設定されたＣビットパ
ターンデータまたはＵビットパターンデータを前記受信
分離回路で分離された受信Ｃビットまたは受信Ｕビット
と順次比較してパターン一致を検出するＣビットおよび
Ｕビット比較回路と、前記受信分離回路で分離された受
信Ｃビットおよび受信Ｕビットを周期的に取り込み、前
記ＣビットおよびＵビット比較回路からのパターン一致
検出信号により取り込みを停止するＣビットおよびＵビ
ット取り込み回路とを備えたディジタル・オーディオ信
号測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28766192A JP2829809B2 (ja) | 1992-10-26 | 1992-10-26 | ディジタル・オーディオ信号測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28766192A JP2829809B2 (ja) | 1992-10-26 | 1992-10-26 | ディジタル・オーディオ信号測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06139710A true JPH06139710A (ja) | 1994-05-20 |
| JP2829809B2 JP2829809B2 (ja) | 1998-12-02 |
Family
ID=17720095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28766192A Expired - Fee Related JP2829809B2 (ja) | 1992-10-26 | 1992-10-26 | ディジタル・オーディオ信号測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829809B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006082670A1 (ja) * | 2005-02-03 | 2006-08-10 | Matsushita Electric Industrial Co., Ltd. | 音響再生装置 |
-
1992
- 1992-10-26 JP JP28766192A patent/JP2829809B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006082670A1 (ja) * | 2005-02-03 | 2006-08-10 | Matsushita Electric Industrial Co., Ltd. | 音響再生装置 |
| JPWO2006082670A1 (ja) * | 2005-02-03 | 2008-06-26 | 松下電器産業株式会社 | 音響再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2829809B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823820B2 (ja) | 映像信号処理器のキャップションライン検出回路 | |
| JPS62169589A (ja) | ビデオレコ−ダ用回路配置 | |
| US6148420A (en) | Method and apparatus for analyzing serial data | |
| JP2829809B2 (ja) | ディジタル・オーディオ信号測定装置 | |
| US6744917B1 (en) | Apparatus and method for recognizing color space of a digital video input | |
| US6006352A (en) | Bitstream decoding apparatus with reduced error correction processing and decoding method | |
| CN107295407B (zh) | 用于确定vbo信号的故障来源的装置 | |
| CN115767337A (zh) | 数字麦克风的失效检测方法、装置、设备及介质 | |
| US6784943B1 (en) | Auxiliary digital data extractor in a television | |
| CN114325355A (zh) | 一种芯片测试***和方法 | |
| JP2657351B2 (ja) | シリアル・デジタル・ビデオ・データのエラー検出装置 | |
| JP2002148283A (ja) | データ表示方法およびデータ解析装置 | |
| JPH0546498A (ja) | 伝送データ分析装置 | |
| JP2715953B2 (ja) | 同期回路 | |
| JPS6357992B2 (ja) | ||
| JP2848369B2 (ja) | 映像モニタ装置 | |
| JPS60176379A (ja) | Ｃａｔｖシステムの端末器 | |
| KR100480413B1 (ko) | 텔레비전 내의 보조 디지털 데이터 추출기 | |
| KR100195645B1 (ko) | 리모콘신호의 코드데이타 검출방법 | |
| JPH04360351A (ja) | 障害警報監視装置 | |
| KR950028514A (ko) | 동기 검출장치 및 그 방법 | |
| US20050039102A1 (en) | Method and system for programmable field statistic for picture cyclic redundancy check (CRC) | |
| JPH08149118A (ja) | 同期信号検出装置 | |
| JPH1051371A (ja) | 無線呼出信号モニタ装置 | |
| JP2000106586A (ja) | 情報伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |