KR950028514A - 동기 검출장치 및 그 방법 - Google Patents
동기 검출장치 및 그 방법 Download PDFInfo
- Publication number
- KR950028514A KR950028514A KR1019940004371A KR19940004371A KR950028514A KR 950028514 A KR950028514 A KR 950028514A KR 1019940004371 A KR1019940004371 A KR 1019940004371A KR 19940004371 A KR19940004371 A KR 19940004371A KR 950028514 A KR950028514 A KR 950028514A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- count value
- synchronization
- synchronization signal
- frame length
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Television Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 고선명 텔레비젼(High Definition Television 이하 HDTV라 칭함)의 전송 시스템에서 열악한 채널 환경하에서도 높은 신뢰도의 정보를 전송하기 위하여 사용하는 오류 정정기술에 있어서, 오류 정정기술 중 하나인 인터리브(interleave)/디인터리브(deinterleave)를 수행하기 위하여 고선명 텔레비젼(HDTV) 수신기에 수신된 신호로부터 동기신호를 효과적으로 검출하는 방법을 제시한 동기 검출장치 및 그 방법에 관한 것으로, 수신기에서 전송되어온 신호와 이미 알고있는 기준신호를 비교하여 동기신호와 신호의 회전정도를 검출하는 제1동기검출회로와 신호의 회전을 보정하는 회전 보정회로, 제1동기 검출회로에서 어느 정도 오류가 발생하더라고 동기 신호의 주기성을 이용하여 정확하게 동기신호를 찾을 수 있도록 제2동기 검출회로를 설치함으로써, 열악한 채널 환경하에서 수신된 신호로부터 효과적으로 동기신호를 검출함과 동시에 신호의 회전까지 보정할 수 있도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 동기 검출장치의 구성도,
제2도는 제1도의 동기 검출회로에 대한 상세 구성도,
제3도는 제2도의 라인 버퍼부에 대한 상세 구성도.
Claims (4)
- 수신기에서 전송되어온 신호와 이미 알고있는 기준신호를 비교하여 동기신호와 신호의 회전정도를 검출하는 제1동기 검출회로(10)와; 이 제1동기 검출회로(10)에서 검출된 신호의 회전을 보정하는 회전 보정회로(20)와; 이 회전 보정회로(20)로부터 입력된 신호에서 어느 정도 오류가 발생하더라도 동기신호의 주기성을 이용하여 정확하게 동기신호를 찾을 수 있도록 동기를 검출하는 제2동기 검출회로(30)로 구성함을 특징으로 하는 동기검출장치.
- 제1항에 있어서, 상기 제1동기 검출회로(10)는 수신된 입력신호를 지연시켜 출력하는 라인 버퍼부(11)와; 이 라인 버퍼부(11)에서 지연된 신호를 가감산하여 신호외 회전 정도를 나타내는 신호 및 동기신호를 발생하는 가감산 비교부(12)를 포함하여 구성함을 특징으로 하는 동기검출장치.
- 제1항에 있어서, 상기 회전 보정회로(20)는 입력된 신호를 여러개의 독립된 정보 신호로 분리하여 출력하는 제1멀리플렉서(21)와; 이 제1멀티플렉서(21)에서 출력된 신호를 각각 규정에 의해 회전된 만큼 보정을 행하는 버퍼(22-26)와; 상기 버퍼(22-26)에 의해 보정된 신호를 입력받아 하나의 신호를 선택하여 출력하는 제2멀티플렉서(27)를 포함하여 구성함을 특징으로 하는 동기검출장치.
- 시스템 동작을 위해 초기화한 후 신호가 제1동기 검출회로를 통과하였는가를 판단하는 단계(100)와; 제1동기 검출회로를 통과한 경우 제1카운트값이 프레임 길이인가를 판단하는 단계(101)와; 제1카운트 값이 프레임 길이가 아닌 경우 제2카운트 값이 프레임 길이인가를 판단하는 단계(102)와; 제2카운트 값이 프레임 길이가 아닌 경우 제2동기신호를 1로 세트시키고, 제2카운트 값이 프레임 길이인 경우 제2동기신호의 최소값을 구한 후 제2카운트 값을 “0”으로 클리어 시키는 단계(103)와; 상기 단계(101)에서 제1카운트 값이 프레임길이인 경우 제1동기 신호의 최소값을 구하는 단계(104)와; 제1동기 신호의 최소값을 구한 후 제1카운트값을 “0”으로 클리어하고, 제1동기신호가“1”보다 큰가를 판단하는 단계(105)와; 제1동기신호가 “1”보다 큰 경우 동기를 검출하는 단계(106)와; 상기 단계(100)에서 신호가 제1동기검출회로를 통과하지 않는 경우 제1카운트값의 프레임 길이인가를 판단하는 단계(107)와; 제1카운트값이 프레임길이인 경우, 제1동기신호의 최대값을 구하는 단계(108)와; 제1동기신호의 최대값을 구한 후 제1카운트값을 “0”으로 클리어하여 동기를 검출하는 단계(109)와; 상기 단계(107)에서 제1카운트값이 프레임 길이가 아닌 경우, 제2카운트값이 프레임 길이인가를 판단하는 단계(110)와; 제2카운트값이 프레임 길이인 경우 제1동기신호의 최대값을 구한 후, 제2카운트값을 “0”으로 클리어하는 단계(111); 제2카운트 값을 "0"으로 클리어시킨 후 제2동기신호와 제1동기신호의 크기를 비교하는 단계(112)와, 제2동기신호가 제1동기신호보다 큰 경우 제1, 2 동기신호 및 제1, 2 카운트 값을 교환해 주는 단계(113)와; 교환된 제1동기신호가 “0”보다 큰 가를 판단하는 단계(114)와; 제1동기신호가 “0”보다 큰 경우, 제1카운트값을 “1”만큼 증가시키는 단계(115)와; 제1카운트값을 증가시킨 후 제2동기신호가 “0”보다 큰가를 판단하는 단계(116)와; 제2동기신호가 “0”보다 큰 경우 제2카운트 값을 “1”만큼 증가시키는 단계(117)로 순차동작함을 특징으로 하는 동기검출방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940004371A KR100311965B1 (ko) | 1994-03-07 | 1994-03-07 | 동기검출장치및그방법 |
US08/399,109 US5598444A (en) | 1994-03-07 | 1995-03-03 | Sync detecting apparatus and method thereof |
CN95103084A CN1051426C (zh) | 1994-03-07 | 1995-03-07 | 同步检测装置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940004371A KR100311965B1 (ko) | 1994-03-07 | 1994-03-07 | 동기검출장치및그방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950028514A true KR950028514A (ko) | 1995-10-18 |
KR100311965B1 KR100311965B1 (ko) | 2001-12-28 |
Family
ID=19378461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940004371A KR100311965B1 (ko) | 1994-03-07 | 1994-03-07 | 동기검출장치및그방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5598444A (ko) |
KR (1) | KR100311965B1 (ko) |
CN (1) | CN1051426C (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6839392B1 (en) * | 1999-09-27 | 2005-01-04 | Agere Systems Inc. | Methods and apparatus for adaptive mimic rejection |
US8121228B2 (en) * | 2005-11-04 | 2012-02-21 | Freescale Semiconductor, Inc. | Detecting a data frame |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2159020B (en) * | 1984-05-16 | 1987-11-18 | Sony Corp | Methods of and apparatus for use in decoding digital data |
JPH082060B2 (ja) * | 1989-09-13 | 1996-01-10 | 日本電気株式会社 | 搬送波再生方式およびディジタル位相復調装置 |
US5339337A (en) * | 1989-09-25 | 1994-08-16 | Motorola, Inc. | Permuted block synchronization |
KR920010784B1 (ko) * | 1990-05-11 | 1992-12-17 | 삼성전자 주식회사 | 수상시스템에 있어서 스펙트럼 호환성 고품위 tv신호전송방식 및 회로 |
US5400366A (en) * | 1992-07-09 | 1995-03-21 | Fujitsu Limited | Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same |
US5422916A (en) * | 1992-09-18 | 1995-06-06 | Relm Communications, Inc. | Partial frame detector |
EP0620668B1 (en) * | 1993-04-15 | 2000-06-07 | Samsung Electronics Co., Ltd. | Removal of plus/minus 90 and 180 phase errors in QAM receivers |
KR0134338B1 (ko) * | 1993-07-12 | 1998-04-27 | 김광호 | 디지탈전송시스템의 동기검출방법 및 그 장치 |
-
1994
- 1994-03-07 KR KR1019940004371A patent/KR100311965B1/ko not_active IP Right Cessation
-
1995
- 1995-03-03 US US08/399,109 patent/US5598444A/en not_active Expired - Lifetime
- 1995-03-07 CN CN95103084A patent/CN1051426C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1051426C (zh) | 2000-04-12 |
KR100311965B1 (ko) | 2001-12-28 |
US5598444A (en) | 1997-01-28 |
CN1122551A (zh) | 1996-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4792953A (en) | Digital signal error concealment | |
JP3357397B2 (ja) | ビットエラー率の測定の間のスリップ検出 | |
US6006352A (en) | Bitstream decoding apparatus with reduced error correction processing and decoding method | |
KR950028514A (ko) | 동기 검출장치 및 그 방법 | |
US5847779A (en) | Synchronizing a packetized digital datastream to an output processor in a television signal processing system | |
JPH0666777B2 (ja) | デジタル情報信号の同期方法および同期装置 | |
JPS5820051A (ja) | 論理レベル判定回路 | |
MY117122A (en) | Method and apparatus to accommodate partial picture input to an mpeg-compliant encoder | |
KR940023082A (ko) | 디지탈 전송 시스템 | |
KR0162225B1 (ko) | Vsb시스템의 비트에러율 측정장치 | |
AU724437B2 (en) | Symbol synchronization follow-up method and apparatus using the same | |
JP2007304060A (ja) | Ifm装置 | |
KR960027637A (ko) | 동기신호 검출장치 | |
KR940004391Y1 (ko) | 비트레벨 추적에 의한 텔레텍스트 데이타 검출 회로 | |
JP2008104031A (ja) | 基板間故障検出回路 | |
JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
JP2715953B2 (ja) | 同期回路 | |
JP2559886B2 (ja) | データ処理装置 | |
KR100677195B1 (ko) | 디지털 티브이의 수평동기 신호 검출장치 | |
KR960003182A (ko) | Hdlc nrzi 통신 시스템에서의 선로이중화장치 | |
WO1995034990A1 (en) | Synchronizing a packetized digital datastream to an output processor in a television signal processing system | |
JPH01207836A (ja) | 奇偶交番パリテイ検査回路 | |
JPS63302637A (ja) | 誤り率測定装置 | |
KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
JPH11266282A (ja) | 相補信号反転接続補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |